CALCOLATORI ELETTRONICI I PRINCIPI DI FUNZIONAMENTO DI UN CALCOLATORE ELETTRONICO
|
|
- Ilaria Maggio
- 8 anni fa
- Visualizzazioni
Transcript
1 CALCOLATORI ELETTRONICI I PRINCIPI DI FUNZIONAMENTO DI UN CALCOLATORE ELETTRONICO
2 L architettura di un calcolatore Informatica Linguaggi ad alto livello/applicazioni Sistema operativo Assembler ISA Architettura di un calcolatore CPU Memoria Reti sequenziali Reti combinatorie I/O HW SW Algebra di Boole e aritmetica binaria Codifica binaria dell informazione Elettronica BASI FISICO-MATEMATICHE 2
3 Macchina digitale a esecuzione sequenziale e programma memorizzato Architettura del tutto generale che porta a realizzazioni poco dipendenti dal funzionamento desiderato Il funzionamento desiderato e' espresso in termini di sequenza di istruzioni (programma) memorizzate su un supporto di memoria L'importanza e la diffusione dei calcolatori dipende fortemente dall'unicità di questo modello Per cambiare funzionamento e' sufficiente cambiare il programma L architettura è adatta a trattare problemi molto piu' complessi di quelli visti nel modulo di reti logiche ma con efficienza molto minore 3
4 Rappresentazione astratta dell hardware di un calcolatore elettronico RL John von Neumann wrote "First Draft of a Report on the EDVAC, 945 Dispositivi di ingresso: Tastiera Mouse Scanner Sensori Ecc.. Dispositivi di uscita: Monitor Stampante Attuatori Ecc... CALCOLATORE ELETTRONICO Memoria principale PROGRAMMA DATI Unità di elaborazione (CPU) Bus di sistema ALU REGISTRI Altri CALCOLATORI collegati in rete Ingressi e uscite locali REGISTRI DI STATO REGISTRI DI TRANSITO Interfacce di I/O Rete 4
5 Il cellulare CPU Memoria Alcuni dispositivi di I/O possono essere a loro volta dei calcolatori (es. Chip grafico, modulo radio, ) sistemi multi-master BUS Input Input/Output Ouput Keyboard GPS SD/CF/MicroSD USB Display Vibro-Tactile Camera Tilt sensor Microphone HSDPA/UMTS/GPRS Speakers 5
6 Architettura di una CPU RL L architettura dell hardware di una CPU è definita dalla seguente terna: Il set di istruzioni (architettura vista dall utente, detta anche linguaggio macchina o ISA Instruction Set Architecture) La struttura interna La realizzazione circuitale (cioè la tecnologia microelettronica impiegata nella realizzazione) Uno stesso set di istruzioni può essere realizzato con strutture interne diverse (es. 386, 486, e Pentium) La stessa struttura interna può essere realizzata con tecnologie diverse (es. 486, 486-D2 e 486-D4) Architetture diverse avranno in generale prestazioni diverse 6
7 Il calcolatore è una macchina digitale RL Ogni blocco della struttura è costituito da circuiti elettronici digitali All interno di un calcolatore tutte le informazioni (es. dati e istruzioni) sono codificate in forma binaria, quindi: nell unità di elaborazione vengono elaborate variabili binarie in memoria dati e istruzioni risiedono sotto forma di variabili binarie Il bus è il supporto di interconnessione tra i blocchi che costituiscono il calcolatore quindi: sul bus transitano variabili binarie, pertanto i segnali del bus sono segnali digitali I blocchi interconnessi al bus si chiamano agenti del bus 7
8 Rete sequenziale sincrona per l addizione RL A[n-..] n I n-.. USR Q A LOAD RIGHT C MSB RIGHT USR B[n-..] n LOAD_AB# RIGHT_AB# LOAD RIGHT I n-.. Q USR F.A. B CI CO TEMP[n-..] Q n-.. n I n-.. USR Q D Q n-.. LOAD RESET# C[n-..] n LOAD_C# RSS di controllo LOAD_AB# RIGHT_AB# RESET# LOAD_C# Data path Unità di controllo 8
9 Datapath e Unità di Controllo () La struttura di una CPU, come tutte le reti logiche sincrone che elaborano dati, può essere strutturata in due blocchi Unità di Controllo e Datapath. La CPU, per funzionare, ha bisogno della memoria esterna su cui risiedono il programma e i dati. Segnali di comando istruzioni Unità di Controllo (U.d.C.) interrupt ready reset memoria Segnali di controllo FLAG clock Data Path Dati (in/out) CPU BUS indirizzi Istruzione Dati BUS dati BUS comandi 9
10 I cicli di bus Il trasferimento di un informazione tra agenti del bus avviene con una sequenza di eventi detti nel loro insieme ciclo di bus CLOCK Indirizzo BUS CYCLE T T2 T3 T4 Address i BUS CYCLE T T2 T3 T4 Address i Comando Dati Data IN Data OUT Ciclo di lettura Memoria Comando = MRDC# I/O Comando = IORDC# Ciclo di scrittura Memoria Comando = MWRC# I/O Comando = IOWRC#
11 Datapath e Unità di Controllo (2) DATAPATH: contiene tutte le unità di elaborazione ed i registri necessari per l esecuzione delle istruzioni della CPU. Ogni istruzione appartenente all Instruction Set è eseguita mediante una successione di operazioni elementari, dette micro-operazioni. Micro-operazione: operazione eseguita all interno del DATAPATH in un ciclo di clock (esempi: trasferimento di un dato da un registro ad un altro registro, elaborazione ALU) CONTROLLER: è una RSS che in ogni ciclo di clock invia un ben preciso insieme di segnali di controllo al DATAPATH al fine di specificare l esecuzione di una determinata microoperazione.
12 PROVA I del 4/4/2 Reset# COD_OP DATA_IN2[7..] DATA_IN[7..] DATA_OUT[7..] RESET* OP Flag SF M WE_AB Segnali di controllo WE_C Unità di controllo A B C Data Path T 2
13 Diagramma degli stati dell unità di controllo Reset* OP SF, M WE_AB WE_C --, -, - E -, --,- -, R --,- F --, - W --,- -, --, -, - E -, --,- 3
14 Sintesi dell unità di controllo Reset* F Codifica dello stato: R =, F =, E =, E =,W = M WE_AB WE_C M = /y2 WE_AB = Reset* /y2 /y y WE_C =/y2 y + y2 /y SF OP G 3 3 Y = Reset* Y = Reset* y2 /y SF + Reset* /y2 y SF + Reset* /y2 /y y OP y2yy Y2YY Y2 =Reset* y2 /y SF + Reset* /y2 y SF + Reset* /y2 /y y /OP 4
15 Data path SF 8 8 A B M= C = A + B M = C = A ex-or B I 7.. USR A.. Q ALU A.. = (HOLD) (SHIFT LEFT) 2 (SHIFT RIGHT) 3 (LOAD) WE_AB I USR 7.. Q 7.. M 8 A I USR A.. Q 7.. C2CC CI 8 C WE_AB M WE_C 5
16 6 C B A W_C W_AB M Y y SF OP Reset* H H FFH FFH FFH 4AH 4AH 35H 35H H 8H 34H 5H H 7FH 6H 2H R F E F W E F E F E F R R R R R F E F W E F E F E F R R Andamento temporale dei segnali Stato u.d.c. Segnali di controllo Ingressi u.d.c. Dati IN/OUT data path
17 Dimensionamento del periodo di clock T Rmax T Fmax T ALUmax T Gmax T SUmin t t t 2 t 3 t 4 t 5 t : arriva un fronte positivo del segnale di clock t : i registri hanno aggiornato le loro uscite t 2 : le uscite dell u.d.c. sono aggiornate (rete combinatoria F) t 3 : l ALU ha calcolato il risultato e quindi aggiornato anche il flag SF t 4 : la rete G sulla base del valore di SF ha calcolato lo stato futuro t 5 : lo stato futuro è stabile per un tempo di set-up e quindi può essere campionato T CKmin = T Rmax + T Fmax + T ALUmax + T Gmax + T SUmin = 5 nsec Fmax = /5 GHz =.2 GHz = 2 MHz 7
18 ALU RL ALU - Rete combinatoria in grado di eseguire diverse operazioni di tipo aritmetico o logico. L operazione di volta in volta eseguita (Fc) dipende dal valore attribuito ai bit di programmazione (codice operazione) Y n Comando n m ALU CI ZF n SF CF PF U = F (x, y,ci) OF U = F 2 m - (x, y,ci) FLAGS Comando Il parallelismo dell ALU è uno dei parametri che caratterizzano l architettura della CPU n = parallelismo dell ALU 8
19 Registro RL OE* D D O CK Qi Oi D2 D3 D4 O2 O3 O4 Di Flip-Flop D D D5 D6 O5 O6 t SU t H D7 O7 CK OE* CK Di Sul fronte positivo di CK viene campionato il segnale Di che deve rispettare i tempi di hold e setup Qi OE* Oi Z 9
20 Latch RL OE* D D D2 O O2 CK C Latch CD Qi Oi D3 D4 O3 O4 Di D D5 D6 O5 O6 t SU t H D7 CK O7 OE* CK Quando CK= l uscita Qi riproduce l ingresso Di Sul fronte negativo di CK viene campionato il segnale Di che deve rispettare i tempi di hold e setup Di Qi OE* Oi Z 2
21 Datasheet RL 2
22 : Requirements e Responses RL Requirements Responses 22
23 Clock RL Il concetto di clock viene usato nei sistemi sequenziali sincroni per stabilire quando il valore degli elementi di stato deve essere aggiornato Fronte positivo Fronte negativo Periodo Il periodo del clock deve essere tale da fare in modo che siano rispettati tutti i requirements dei vari elementi di stato presenti nel sistema Elemento di stato Elemento combinatorio Elemento di stato 2 23
24 Metastabilità RL Il segnale che vuole essere campionato non rispetta i requisiti (tempo di set-up e tempo di hold) Il tal caso i F.F. che compongono l elemento di stato potranno andare in uno stato metastabile in cui: L uscita non è determinata Non è prevedibile entro quanto tempo il F.F. uscirà da tale stato Occorre che tutti i segnali all interno del sistema rispettino i requisiti sincronizzazione degli ingressi asincroni IPOTESI: il tempo di metastabilità è minore del periodo del clock Ingresso asincrono Clock D Q F.F.- D CK D Q F.F.- D CK Ingresso sincrono 24
25 Modello di esecuzione del programma Il programma risiede in memoria ed è costituito da istruzioni codificate in forma binaria In memoria risiedono anche gli operandi delle istruzioni, cioè i dati elaborati e da elaborare Le istruzioni vengono eseguite dalla CPU in sequenza La CPU è una macchina sequenziale sincrona e a livello di massima astrazione il suo automa ha due stati: CLOCK RESET IF E IF (INSTRUCTION FETCH): lettura in memoria della prossima istruzione da eseguire E (EECUTE): esecuzione dell istruzione letta in IF Per funzionare la CPU ha bisogno almeno degli ingressi di RESET e CLOCK. Quando il RESET non è attivo la CPU perennemente legge e esegue istruzioni, cambiando stato ad ogni impulso di clock. La frequenza del clock è uno dei parametri che caratterizzano l architettura della CPU 25
26 Il program counter e la sua dinamica durante l esecuzione di un programma Per poter eseguire le istruzioni in sequenza la CPU dispone al suo interno di un registro detto Program Counter (PC) Il PC contiene l indirizzo di memoria della prossima istruzione da leggere nella prossima fase di FETCH Il PC viene incrementato ad ogni FETCH* PC Memoria principale Indirizzo in memoria 99 Istruzioni I I..99 I2 I2..I299 I3 3 2 PC 3 I3. Il grafico mostra la dinamica del PC quando il calcolatore ripete per 2 volte la sequenza di istruzioni I2-I3 (es loop programmato con istruzione do while ) t * in questo esempio l istruzione I3 modifica il PC nella fase di EECUTE volta 26
27 Spazio di indirizzamento in memoria La memoria principale è vista dalla CPU come un vettore M[..2 n -] di 2 n elementi detti celle o parole di memoria; questo vettore è detto spazio di indirizzamento in memoria. In questo spazio vengono mappati i dispositivi fisici di memoria (chip). L indice i che identifica la cella M[i] si chiama indirizzo della cella ed è una configurazione binaria di n bit Nella maggior parte dei calcolatori ogni cella è composta da 8 bit (un byte); in questo caso si dice che la memoria è organizzata in byte; il byte è quindi la più piccola quantità di memoria indirizzabile Pentium 4 GB 886 MB KB 8 bit FFFF FFFFH (4 G - ) F FFFFH (M -) FFFFH (64K -) H Conviene rappresentare gli indirizzi in codice esadecimale (..FH): ogni cifra esadecimale corrisponde a 4 bit (es. b H, b H, b AH, b BH, b CH, b FH) Quantità comunemente utilizzate per esprimere la dimensione di uno spazio di indirizzamento: Kilobyte Megabyte Gigabyte KB MB GB 2 Byte 2 2 Byte 2 3 Byte 24 B B B La dimensione dello spazio di indirizzamento è uno dei parametri che caratterizzano l architettura della CPU 27
28 Spazio di indirizzamento in I/O Così come i dispositivi di memoria, anche le interfacce di ingresso/uscita sono mappate in uno spazio di indirizzamento Le interfacce di I/O possono essere mappate in uno spazio distinto da quello della memoria oppure nello stesso; in quest ultimo caso si dice che l I/O è mappato in memoria (memory mapped I/O) Lo spazio di indirizzamento in I/O è solitamente più piccolo dello spazio di indirizzamento in memoria (es: nelle architetture Intel IA6 e IA32 lo spazio di indirizzamento in I/O è di 64 KB) FFFFH 8 bit H La modalità con cui vengono mappate le interfacce di I/O è uno dei parametri che caratterizzano l architettura della CPU 28
29 n Dimensione dello spazio di indirizzamento in funzione del numero di bit dell indirizzo Numero di elementi indirizzabili con n bit 2 n n 24 (K) 2K 4K 8K 6K 32K 64K 28K 256K 52K 2 2+n 24K (M) 2M 4M 8M 6M 32M 64M 28M 256M 52M 2 3+n 24M (G) 2G 4G 8G 6G 32G 64G 28G 256G 52G Numero di celle indirizzabili 4G 2G 24M (G) 24K (M) 64K 24 (K) Indirizzo dell ultima cella FFFF FFFF 7FFF FFFF 3FFF FFFF F FFFF FFFF 3FF FF Numero di bit dell indirizzo (n)
30 Indirizzamento di memoria e interfacce da parte della CPU MEMORIA PRINCIPALE CPU INTERFACCE DI I/O Bus dati Bus degli indirizzi Bus dei segnali di comando In questo schema a blocchi la CPU genera i segnali di indirizzo e di comando per la memoria e le interfacce e per questo motivo è detta agente master del bus. Il bus risulta essere così strutturato: Bus dati bi-direzionale Bus degli indirizzi uni-direzionale Bus dei segnali di comando uni-direzionale 3
31 Struttura del bus di sistema I segnali del bus di sistema sono suddivisi in tre gruppi Il bus dati è costituito da m segnali che portano istruzioni e operandi; m è multiplo di 8 secondo una potenza di 2 (es. 8, 6, 32, 64 bit). Il bus dati è identificato dal vettore di bit D[m-..] Il bus degli indirizzi è costituito dai segnali che identificano la posizione delle informazioni trasferite nello spazio di indirizzamento a cui si intende accedere; il bus degli indirizzi è solitamente identificato dal vettore di bit A[n-..] (es. n= 6, 2, 24, 32, 36, 64) Il bus dei segnali di comando è composto dai segnali che comandano i trasferimenti di dati sul bus; esempi di segnali di comando sono: il comando con cui la CPU esegue una lettura nello spazio di indirizzamento in memoria (MRDC#) il comando con cui la CPU esegue una scrittura in memoria (MWRC#) il comando con cui la CPU esegue una lettura nello spazio di indirizzamento in I/O (IORDC#) il comando con cui la CPU esegue una scrittura in I/O (IOWRC#) Il parallelismo dei bus, ovvero il numero di segnali di cui è costituito un bus, è un altro parametro caratteristico dell architettura della CPU 3
32 Calcolo del numero di cicli di bus necessari per eseguire un programma Domanda: quante volte accede al bus la CPU se si desidera eseguire il seguente programma? A = B+C D = E-F G = A*D Si facciano le seguenti tre ipotesi tutte le variabili A, B, C, D, E, F, G sono residenti in memoria l accesso a ciascuna di esse richiede un ciclo di bus la lettura di ogni istruzione in memoria richiede un ciclo di bus Risposta: il programma è lungo tre istruzioni, quindi la CPU deve eseguire tre fasi di FETCH e tre fasi di EECUTE ogni fase di FETCH (lettura dell istruzione da eseguire) implica un accesso al bus ogni fase di EECUTE implica 3 cicli di bus (2 per la lettura in memoria dei due operandi e uno per la scrittura in memoria del risultato) dunque per eseguire il programma dato nelle ipotesi fissate sono necessari 2 cicli di bus 32
33 Punto della situazione Abbiamo visto quali sono: i blocchi che compongono un calcolatore i principi di funzionamento del calcolatore Ora andremo a: definire come valutare le prestazioni di una CPU capire come le prestazioni siano influenzate dall architettura Successivamente: analizzeremo alcune architetture di CPU impareremo a progettare semplici sistemi di elaborazione basati sull impiego di una CPU 33
34 Prestazioni: CPU time Le prestazioni di una CPU vanno sempre riferite a un programma di riferimento (detto benchmark) Il parametro che caratterizza le prestazioni rispetto a un determinato benchmark è il tempo di esecuzione detto anche CPU time CPU time = N ck * T ck = N istruzioni * CPI medio * T ck N ck = numero di periodi di clock necessari per completare l esecuzione del programma Tck = /Fck è il periodo del clock di macchina N istruzioni = numero di istruzioni necessarie per completare l esecuzione del programma CPI medio è il numero di periodi di clock che in media impiega un istruzione ad essere eseguita (N ck /N istruzioni ) 34
35 CPI medio al variare del mix di istruzioni Consideriamo un benchmark contenente M tipi diversi di istruzioni: I, I 2 I M e siano: N i : numero di istruzioni di tipo i presenti nel benchmark M Ni = Nistruzioni i= CPI i : numero di cicli di clock necessari ad eseguire un istruzione di tipo i M CPU = CPI N T time i i ck i= Per avere un basso CPI medio è necessario che siano veloci (basso CPI i ) le istruzioni eseguite più frequentemente CPU N CPI N T M i time = istruzioni i ck i= Nistruzioni CPI medio 35
36 Impatto dell architettura sulle prestazioni N istruzioni CPI medio T ck Compilatore A R C H I T E T T U R A Instruction Set Architecture (ISA) Struttura interna Tecnologia CPU time = N ck * T ck = N istruzioni * CPI medio * T ck 36
37 Da un linguaggio ad alto livello al linguaggio dell hardware Perché i linguaggi ad alto livello?. Linguaggio più naturale 2. Incremento di produttività (concisione meno righe di codice) 3. Indipendenza dall hardware (compilatori) Compilatore: si occupa di tradurre un linguaggio ad alto livello in un linguaggio macchina direttamente eseguibile dall hardware sottostante Portabilità vs prestazioni (es: Virtual Machine) 37
38 Linguaggi & Compilatori Programma in un linguaggio ad alto livello (in C) int V[]; memorizzato a partire dall indirizzo int a; memorizzata all indirizzo 4 int i;memorizzata all indirizzo 44 a = ; For(i=; i < ; i++) { V[i] = a; a = a + ; } Compilatore α Benchmark Programma in linguaggio assemblatore (DL) ADDI R,R, ;a = ADDI R2,R, ;i = FOR: SEQI R3,R2, ;i < BNEZ R3,END SW (R2),R ; V[i] = a ADDI R,R, ; a = a + ADDI R2,R2,4 ; i++ J FOR END: SW 4(R),R SW 44(R),R2 Programma in linguaggio assemblatore (DL) SW 4(R),R ;a = SW 44(R),R ;i= FOR: LW R2,44(R) SEQI R3,R2, ;i < BNEZ R3,END LW R,4(R) SW (R2),R ;V[i] = a ADDI R,R, ; a = a + ADDI R2,R2,4 ;i++ SW 4(R),R SW 44(R),R2 J FOR END: Tipi di istruzioni: TIPO A: ADDI, SEQI TIPO B: BNEZ, J TIPO C: LW,SW Compilatore β 38
39 Influenza del compilatore sulle prestazioni Consideriamo un architettura di riferimento (ISA, struttura interna, tecnologia) Vediamo come variano CPI medio e N istruzioni al variare del compilatore Tipo di istruzione CPI Compilatore α Compilatore β TIPO A 5 N (Numero di istruzioni di TIPO A) 33 3 TIPO B 3 N2 (Numero di istruzioni di TIPO B) 2 2 TIPO C 6 N3 (Numero di istruzioni di TIPO C) 2 53 Compilatore α : N ck = 5x33 + 3x2 + 6x2 = 3 N istruzioni = = 66 CPI medio = N ck / N istruzioni = 3 / 66 = 4.5 Compilatore β: N ck = 5x3 + 3x2 + 6x53 = 536 N istruzioni = = 5 CPI medio = 536 / 5 = 5. CPI medio = N ck /N istruzioni N ck = Σ CPIi x Ni N istruzioni = Σ Ni CPI medio = Σ CPIi x (Ni/N istruzioni ) Al fine di minimizzare CPImedio è importante tenere basso il valore di CPIi delle istruzioni eseguite con frequenza maggiore (cioè per le quali si ha un valore grande di Ni) 39
40 Impatto dell architettura sulla prestazioni Architettura ISA Struttura interna Il parallelismo dell ALU La dimensione dello spazio di indirizzamento / Il parallelismo dei bus La modalità con cui vengono mappate le interfacce di I/O Sequenziale vs Pipeline Tecnologia La frequenza del clock CPU time = N istruzioni CPI medio T ck 4
41 Prestazioni vs consumo Tecnologia e struttura interna evolvono nell ottica di aumentare le prestazioni e ridurre il consumo/operazione elementare POTENZA (Tensione Alimentazione)^2 * Fck Evoluzione nell ottimizzazione dei consumi e nella ricerca del miglior compromesso tra prestazioni e consumo: Riduzione delle tensioni di alimentazione Definizione di diversi stati di funzionamento in modo da alimentare selettivamente a divisione di tempo solo i blocchi istante per istante necessari Variazione della frequenza di funzionamento in funzione del carico computazionale Variazione della tensione di alimentazione in funzione della frequenza istantanea di funzionamento Power management esteso all intero sistema, non solo alla CPU 4
Calcolatori Elettronici L-A
1 Calcolatori Elettronici L-A Obiettivo del modulo è lo studio dei seguenti aspetti dell hardware dei calcolatori: l architettura i principi di funzionamento le tecniche di progettazione l impatto dell'architettura
DettagliCPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
DettagliC. P. U. MEMORIA CENTRALE
C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato
DettagliArchitettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliEsame di INFORMATICA
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore
DettagliArchitettura del calcolatore
Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliIntroduzione all'architettura dei Calcolatori
Introduzione all'architettura dei Calcolatori Introduzione Che cos è un calcolatore? Come funziona un calcolatore? è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso
DettagliLezione 3: Architettura del calcolatore
Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile
DettagliLa macchina programmata Instruction Set Architecture (1)
Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un
Dettagli- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN
ALGORITMI E MACCHINA DI VON NEUMANN 1 COMPUTER= ELABORATORE NON CERVELLO ELETTRONICO CERVELLO: Capacità decisionali ELABORATORE: Incapacità di effettuare scelte autonome di fronte a situazioni impreviste
DettagliCALCOLATORI ELETTRONICI. I dispositivi di memoria
CALCOLATORI ELETTRONICI I dispositivi di memoria I dispositivi di memoria Linguaggi ad alto livello/ Applicazioni SW Informatica Sistema operativo Assembler ISA Architettura di un calcolatore Memoria I/O
DettagliDispensa di Informatica I.1
IL COMPUTER: CONCETTI GENERALI Il Computer (o elaboratore) è un insieme di dispositivi di diversa natura in grado di acquisire dall'esterno dati e algoritmi e produrre in uscita i risultati dell'elaborazione.
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliCiclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6
Ciclo di Istruzione Può essere suddiviso in 4 tipi di sequenze di microoperazioni (cioè attività di calcolo aritmetico/logico, trasferimento e memorizzazione dei dati), non tutte necessariamente da realizzare
DettagliIl processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
DettagliArchitettura degli elaboratori (A)
Laurea in Informatica a.a. 2010-2011 Laboratorio del corso di Architettura degli elaboratori (A) Modulo 1: l Architettura dell 8086 Valeria Carofiglio Linguaggi a vari livelli e loro relazioni Programma
DettagliRETI E SISTEMI INFORMATIVI
RETI E SISTEMI INFORMATIVI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: mercoledì, 10.00-11.00. Studio 34, primo piano. Dip. Statistica 1 Modalità esame: scritto + tesina facoltativa
DettagliInformatica - A.A. 2010/11
Ripasso lezione precedente Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Matematica, Statistica e Informatica Modulo: Informatica Esercizio: Convertire
DettagliL architettura del calcolatore (Prima parte)
L architettura del calcolatore (Prima parte) Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Calcolatore astratto e reale Concetto astratto
DettagliIl calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi
Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da
DettagliMemoria Secondaria o di Massa
.. Pacman ha una velocità che dipende dal processore...quindi cambiando computer va più velocemente..sarà poi vero? Memoria Secondaria o di Massa dischi fissi (hard disk), floppy disk, nastri magnetici,
DettagliCalcolo numerico e programmazione Architettura dei calcolatori
Calcolo numerico e programmazione Architettura dei calcolatori Tullio Facchinetti 30 marzo 2012 08:57 http://robot.unipv.it/toolleeo Il calcolatore tre funzionalità essenziali:
DettagliVari tipi di computer
Hardware Cos è un computer? Un computer è un elaboratore di informazione. Un computer: riceve informazione in ingresso (input) elabora questa informazione Può memorizzare (in modo temporaneo o permanente)
DettagliTesti di Esercizi e Quesiti 1
Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica
Dettagliintroduzione I MICROCONTROLLORI
introduzione I MICROCONTROLLORI Definizione Un microcontrollore è un dispositivo elettronico programmabile Può svolgere autonomamente diverse funzioni in base al programma in esso implementato Non è la
DettagliInformazione analogica e digitale
L informazione L informazione si può: rappresentare elaborare gestire trasmettere reperire L informatica offre la possibilità di effettuare queste operazioni in modo automatico. Informazione analogica
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU
Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi
DettagliArchitettura di un calcolatore
2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von
DettagliParte II.2 Elaboratore
Parte II.2 Elaboratore Elisabetta Ronchieri Università di Ferrara Dipartimento di Economia e Management Insegnamento di Informatica Dicembre 1, 2015 Elisabetta Elisabetta Ronchieri II Software Argomenti
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:
DettagliCorso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18
Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Calcolatore: sottosistemi Processore o CPU (Central Processing
DettagliValutazione delle Prestazioni. Valutazione delle Prestazioni. Architetture dei Calcolatori (Lettere. Tempo di risposta e throughput
Valutazione delle Prestazioni Architetture dei Calcolatori (Lettere A-I) Valutazione delle Prestazioni Prof. Francesco Lo Presti Misura/valutazione di un insieme di parametri quantitativi per caratterizzare
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 PRESTAZIONI DEL CALCOLATORE Massimiliano Giacomin Due dimensioni Tempo di risposta (o tempo di esecuzione): il tempo totale impiegato per eseguire un task (include
DettagliCONCETTI BASE dell'informatica Cose che non si possono non sapere!
CONCETTI BASE dell'informatica Cose che non si possono non sapere! Pablo Genova I. I. S. Angelo Omodeo Mortara A. S. 2015 2016 COS'E' UN COMPUTER? È una macchina elettronica programmabile costituita da
DettagliArchitettura di un computer
Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su
DettagliArchitettura dei calcolatori II parte Memorie
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica ed Elementi di Statistica 3 c.f.u. Anno Accademico 2010/2011 Docente: ing. Salvatore Sorce Architettura dei calcolatori
DettagliIl Sistema Operativo. C. Marrocco. Università degli Studi di Cassino
Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.
DettagliIl Processore: i registri
Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono
DettagliIl sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione
Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia
DettagliIng. Paolo Domenici PREFAZIONE
Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte
DettagliArchitettura dei calcolatori I parte Introduzione, CPU
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 1 Informatica ed Elementi di Statistica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori
DettagliArchitettura di un calcolatore: introduzione
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliSISTEMI DI ELABORAZIONE DELLE INFORMAZIONI
SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: martedì, 12.00-13.00. Dip. Di Matematica Modalità esame: scritto + tesina facoltativa 1
DettagliFONDAMENTI di INFORMATICA L. Mezzalira
FONDAMENTI di INFORMATICA L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software
DettagliDispensa di Fondamenti di Informatica. Architettura di un calcolatore
Dispensa di Fondamenti di Informatica Architettura di un calcolatore Hardware e software La prima decomposizione di un calcolatore è relativa ai seguenti macro-componenti hardware la struttura fisica del
DettagliVon Neumann. John Von Neumann (1903-1957)
Linguaggio macchina Von Neumann John Von Neumann (1903-1957) Inventore dell EDVAC (Electronic Discrete Variables AutomaFc Computer), la prima macchina digitale programmabile tramite un soiware basata su
DettagliCalcolatori Elettronici
Calcolatori Elettronici La Pipeline Superpipeline Pipeline superscalare Schedulazione dinamica della pipeline Processori reali: l architettura Intel e la pipeline dell AMD Opteron X4 Ricapitolando Con
DettagliElementi di Informatica e Programmazione. # Memoria di massa. Problema: comprare un PC. Architettura del calcolatore. Architettura di Von Neumann
Elementi di Informatica e Programmazione Architettura del calcolatore (prima parte) Corsi di Laurea in: Ingegneria Civile Ingegneria per l Ambiente e il Territorio Università degli Studi di Brescia Problema:
DettagliArchitettura hardware
Ricapitolando Architettura hardware la parte che si può prendere a calci Il funzionamento di un elaboratore dipende da due fattori principali 1) dalla capacità di memorizzare i programmi e i dati 2) dalla
DettagliArchitettura del computer (C.Busso)
Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)
DettagliOrganizzazione della memoria
Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010
DettagliCorso di Sistemi di Elaborazione delle informazioni
Corso di Sistemi di Elaborazione delle informazioni Sistemi Operativi Francesco Fontanella Complessità del Software Software applicativo Software di sistema Sistema Operativo Hardware 2 La struttura del
DettagliContenuti. Visione macroscopica Hardware Software. 1 Introduzione. 2 Rappresentazione dell informazione. 3 Architettura del calcolatore
Contenuti Introduzione 1 Introduzione 2 3 4 5 71/104 Il Calcolatore Introduzione Un computer...... è una macchina in grado di 1 acquisire informazioni (input) dall esterno 2 manipolare tali informazioni
DettagliARCHITETTURA DEL CALCOLATORE
Orologio di sistema (Clock) UNITÀ UNITÀ DI DI INGRESSO Schema a blocchi di un calcolatore REGISTRI CONTROLLO BUS DEL SISTEMA MEMORIA DI DI MASSA Hard Hard Disk Disk MEMORIA CENTRALE Ram Ram ALU CPU UNITÀ
DettagliPROVA INTRACORSO TRACCIA A Pagina 1 di 6
PROVA INTRACORSO DI ELEMENTI DI INFORMATICA MATRICOLA COGNOME E NOME TRACCIA A DOMANDA 1 Calcolare il risultato delle seguenti operazioni binarie tra numeri interi con segno rappresentati in complemento
DettagliFondamenti di informatica: un po di storia
Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi
DettagliI componenti di un Sistema di elaborazione. CPU (central process unit)
I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.
DettagliARCHITETTURA DELL ELABORATORE
1 ISTITUTO DI ISTRUZIONE SUPERIORE ANGIOY ARCHITETTURA DELL ELABORATORE Prof. G. Ciaschetti 1. Tipi di computer Nella vita di tutti giorni, abbiamo a che fare con tanti tipi di computer, da piccoli o piccolissimi
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
DettagliCorso: Informatica+ Andrea Cremonini. Lezione del 20/10/2014
Corso: Informatica+ Andrea Cremonini Lezione del 20/10/2014 1 Cosa è un computer? Un elaboratore di dati e immagini Uno smartphone Il decoder di Sky Una console di gioco siamo circondati! andrea.cremon
DettagliIn un modello a strati il SO si pone come un guscio (shell) tra la macchina reale (HW) e le applicazioni 1 :
Un Sistema Operativo è un insieme complesso di programmi che, interagendo tra loro, devono svolgere una serie di funzioni per gestire il comportamento del computer e per agire come intermediario consentendo
DettagliArchitettura hw. La memoria e la cpu
Architettura hw La memoria e la cpu La memoria centrale e la CPU Bus controllo Bus indirizzi Bus dati Bus di collegamento con la cpu indirizzi controllo dati Bus Indirizzi 11 Bus controllo Leggi/scrivi
DettagliLezione n.19 Processori RISC e CISC
Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni
DettagliCalcolatori Elettronici L-A
Calcolatori Elettronici L-A Mapping di chip di memoria e interfacce negli spazi di indirizzamento di sistemi con bus dati da 8 bit Decodifica degli indirizzi Decodifica completa Decodifica semplificata
Dettagli8 Microcontrollori PIC
8 Microcontrollori PIC 8.1 Descrizione generale Un microcontrollore è un dispositivo elettronico che opportunamente programmato è in grado di svolgere diverse funzioni in modo autonomo. Essenzialmente
Dettagliclock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo
Schede a microprocessore Seconda parte Mondo esterno clock MEMORIA CPU PERIFERICA ADATTATORE DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus dati
DettagliCORSO BASE DI TECNICO RIPARATORE HARDWARE Introduzione all informatica: Hardware e Software Docente: Dott. Ing. Antonio Pagano ORIGINI DEI CALCOLATORI Nato come potente strumento di calcolo per i centri
DettagliLez. 3 L elaborazione (II parte) Prof. Pasquale De Michele Gruppo 2
Lez. 3 L elaborazione (II parte) Prof. Pasquale De Michele Gruppo 2 1 Dott. Pasquale De Michele Dipartimento di Matematica e Applicazioni Università di Napoli Federico II Compl. Univ. Monte S.Angelo Via
DettagliNOZIONI ELEMENTARI DI HARDWARE E SOFTWARE
CORSO INTRODUTTIVO DI INFORMATICA NOZIONI ELEMENTARI DI HARDWARE E SOFTWARE Dott. Paolo Righetto 1 CORSO INTRODUTTIVO DI INFORMATICA Percorso dell incontro: 1) Alcuni elementi della configurazione hardware
DettagliAppunti di informatica. Lezione 2 anno accademico 2015-2016 Mario Verdicchio
Appunti di informatica Lezione 2 anno accademico 2015-2016 Mario Verdicchio Sistema binario e logica C è un legame tra i numeri binari (0,1) e la logica, ossia la disciplina che si occupa del ragionamento
DettagliSTRUTTURE DEI SISTEMI DI CALCOLO
STRUTTURE DEI SISTEMI DI CALCOLO 2.1 Strutture dei sistemi di calcolo Funzionamento Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione Hardware Architettura di un generico sistema
DettagliRichiami di informatica e programmazione
Richiami di informatica e programmazione Il calcolatore E una macchina usata per Analizzare Elaborare Collezionare precisamente e velocemente una grande quantità di informazioni. Non è creativo Occorre
DettagliCorsi Speciali Abilitanti Indirizzo 2: Fisico-Matematico Modulo Didattico: Elementi di Informatica Classi: 48/A TEST D INGRESSO
Corsi Speciali Abilitanti Indirizzo 2: Fisico-Matematico Modulo Didattico: Elementi di Informatica Classi: 48/A TEST D INGRESSO NOME: COGNOME: LAUREA IN: ABILITAZIONI CONSEGUITE: ESPERIENZE DIDATTICHE
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di
DettagliInput/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche
Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli
DettagliINFORMATICA 1 L. Mezzalira
INFORMATICA 1 L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software del modello
Dettagli23/02/2014. Dalla scorsa lezione. La Macchina di Von Neumann. Uomo come esecutore di algoritmi
Dalla scorsa lezione LABORATORIO DI PROGRAMMAZIONE Corso di laurea in matematica LA MACCHINA DI VON NEUMANN Marco Lapegna Dipartimento di Matematica e Applicazioni Universita degli Studi di Napoli Federico
DettagliArchitettura dei calcolatori
Architettura dei calcolatori Dott. Ing. Leonardo Rigutini Dipartimento Ingegneria dell Informazione Università di Siena Via Roma 56 53100 SIENA Uff. 0577233606 rigutini@dii.unisi.it http://www.dii.unisi.it/~rigutini/
DettagliFunzionalità di un calcolatore
Funzionalità di un calcolatore Il calcolatore: modello concettuale 1. Elaborazione 2. Memorizzazione Interconnessione 3. Comunicazione (interfaccia) Architettura di un computer componenti per elaborare
DettagliLezione 2 OPERAZIONI ARITMETICHE E LOGICHE ARCHITETTURA DI UN ELABORATORE. Lez2 Informatica Sc. Giuridiche Op. aritmetiche/logiche arch.
Lezione 2 OPERAZIONI ARITMETICHE E LOGICHE ARCHITETTURA DI UN ELABORATORE Comunicazione importante dalla prossima settimana, la lezione del venerdì si terrà: dalle 15:00 alle 17.15 in aula 311 l orario
DettagliFondamenti di Informatica PROBLEMI E ALGORITMI. Fondamenti di Informatica - D. Talia - UNICAL 1
Fondamenti di Informatica PROBLEMI E ALGORITMI Fondamenti di Informatica - D. Talia - UNICAL 1 Specifica di un algoritmo Primo approccio, scrittura diretta del programma: la soluzione coincide con la codifica
DettagliL architettura di riferimento
Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27
DettagliCLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO
CLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO 1 Domanda [1 punto] Dato il formato in virgola mobile su 32 bit così definito (precisione singola): o 1
DettagliInformatica B a.a 2005/06 (Meccanici 4 squadra) PhD. Ing. Michele Folgheraiter
Informatica B a.a 2005/06 (Meccanici 4 squadra) Scaglione: da PO a ZZZZ PhD. Ing. Michele Folgheraiter Architettura del Calcolatore Macchina di von Neumann Il calcolatore moderno è basato su un architettura
DettagliCentro Iniziative Sociali Municipio III
Centro Iniziative Sociali Municipio III C.I.S Municipio III Corso di informatca Roberto Borgheresi C ORSO BASE DI I NFORMATICA Centro Iniziative Sociali Municipio III Coordinatore: Roberto Borgheresi Insegnanti:
DettagliComponenti di base di un computer
Componenti di base di un computer Architettura Von Neumann, 1952 Unità di INPUT UNITA CENTRALE DI ELABORAZIONE (CPU) MEMORIA CENTRALE Unità di OUTPUT MEMORIE DI MASSA PERIFERICHE DI INPUT/OUTPUT (I/O)
DettagliDIMENSIONI E PRESTAZIONI
DIMENSIONI E PRESTAZIONI Prof. Enrico Terrone A. S: 2008/09 Le unità di misura Le due unità di misura fondamentali dell hardware sono: i Byte per le dimensioni della memoria gli Hertz (Hz) per le prestazioni
DettagliAnatomia e fisiologia del computer: l architettura del calcolatore
Corso di Laurea Ingegneria Civile Fondamenti di Informatica Dispensa 01 Anatomia e fisiologia del computer: l architettura del calcolatore Marzo 2009 L architettura del calcolatore 1 Nota bene Alcune parti
DettagliReti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
DettagliI componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica
I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica
DettagliCALCOLATORI ELETTRONICI
CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1
DettagliIntroduzione. Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD... 6
Appunti di Calcolatori Elettronici Esecuzione di istruzioni in parallelo Introduzione... 1 Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD...
DettagliLa microarchitettura. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1
La microarchitettura. anno accademico 2006 2007 pagina 1 Integer Java virtual machine Ogni microprocessore può avere una microarchitettura diversa, ma la modalità di funzionamento per certi aspetti è generale.
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome
DettagliSistema operativo: Gestione della memoria
Dipartimento di Elettronica ed Informazione Politecnico di Milano Informatica e CAD (c.i.) - ICA Prof. Pierluigi Plebani A.A. 2008/2009 Sistema operativo: Gestione della memoria La presente dispensa e
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16. Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16 Pietro Frasca Lezione 15 Martedì 24-11-2015 Struttura logica del sottosistema di I/O Processi
DettagliL unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliLinguaggi e Paradigmi di Programmazione
Linguaggi e Paradigmi di Programmazione Cos è un linguaggio Definizione 1 Un linguaggio è un insieme di parole e di metodi di combinazione delle parole usati e compresi da una comunità di persone. È una
Dettagli