Programmazione di microcontrollori STM32: Protocollo SPI e comunicazione con sensore

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Programmazione di microcontrollori STM32: Protocollo SPI e comunicazione con sensore"

Transcript

1 Scuola Politecnica e delle Scienze di Base Corso di Laurea in Ingegneria Informatica Elaborato finale in Misure per l Automazione e la Produzione Industriale Programmazione di microcontrollori STM32: Protocollo SPI e comunicazione con sensore Anno Accademico 2014/2015 Candidato: Antonio Pagano matr. N

2 Alla nonna Lucia e alla zia Carolina, le quali hanno sempre creduto nelle mie capacità

3 Indice Indice... III Introduzione... 4 Capitolo 1: Serial Peripheral Interface (SPI) Interfaccia Configurazione master-slave Struttura interna Comunicazione sul bus Modalità Half-duplex Capitolo 2: SPI (STM32F4xx) Caratteristiche principali Registri SPI Gestione della trasmissione e della ricezione Capitolo 3: Comunicazione con il sensore (il Giroscopio) Attivazione PIN e settaggio della modalità Trasmissione tra SPI1 e sensore di Giroscopio Capitolo 4: Esempio di utilizzo del protocollo SPI e comunicazione con il sensore sul microcontrollore STM32F4xx Bibliografia III

4 Introduzione L utilizzo di microcontrollori è sempre più consistente nella società moderna. Tale successo lo si deve principalmente all enorme utilizzo che tale componente prevede in molti dispositivi, anche di uso comune, come ad esempio una lavatrice o un caricabatterie. I microcontrollori della famiglia STM32 sono tra i più diffusi e utilizzati sul mercato. Tali dispositivi sono prodotti dalla STMicroelectronics, una società franco-italiana, tra i più grandi produttori di componenti elettronici al mondo. In questo elaborato verrà adoperato proprio un microcontrollore STM32 per studiare e mostrare l utilizzo di uno dei principali protocolli di comunicazione tra dispositivi: il protocollo Serial Peripheral Interface (SPI). In particolare, la trattazione sarà suddivisa in livelli: si mostreranno le caratteristiche tecniche e teoriche riguardanti il protocollo SPI, per giungere successivamente alla sua applicazione nei microcontrollori STM32. In particolar modo sarà poi mostrata come effettuare la comunicazione tra il microcontrollore e il sensore interno di giroscopio digitale. Viene infine fornito il codice sorgente da caricare sul microcontrollore che consente di ottenere i valori degli assi di rotazione x, y e z. 4

5 Capitolo 1: Serial Peripherl Interface (SPI) SPI (Serial Peripheral Interface) è un bus di comunicazione seriale sincrono sviluppato da Motorola e utilizzato per comunicazioni tra dispositivi a brevi distanze: tra un microcontrollore e altri circuiti integrati tra più microcontrollori. La trasmissione avviene tra un dispositivo detto master e uno o più slave (letteralmente dall inglese padrone e schiavo). Il master controlla il bus, cioè ne prende possesso così da evitare che altri dispositivi possano utilizzarlo mentre questo è occupato. Di seguito, emette il segnale di clock e decide quando iniziare e terminare la comunicazione, inviando frames di scrittura/lettura al dispositivo slave. Il protocollo SPI prevede un architettura single-master multi-slave. Per quanto riguarda la velocità di scambio dei dati, essa dipende fortemente dalla scelta della frequenza di clock, cioè dal numero di impulsi che il segnale di clock genera in un secondo. Ad ogni impulso generato, si effettua la trasmissione di un bit. Risulta evidente quindi che tanto più questi impulsi sono frequenti, tanto più velocemente sarà passato il dato. La frequenza di clock viene settata dal dispositivo master. Non vi è un limite di velocità minimo, in quanto i dispositivi sono statici: se alimentati possono mantenere uno stato logico per un tempo indefinito. Vi è tuttavia un limite massimo che va determinato dai datasheet [1] dei singoli dispositivi connessi. Il bus SPI di definisce full-duplex in quanto il colloquio può avvenire contemporaneamente sia in trasmissione che in ricezione. 1 Documentazione che riassume le caratteristiche di un componente, un apparato, un software o anche un composto chimico. Di solito si presenta in formato PDF. 5

6 1.1 Interfaccia Il generico dispositivo SPI prevede 4 canali: SCLK (SCK): Serial Clock; MOSI: Master Output Slave Input; MISO: Master Input Slave Output; CS (SS): Chip Select (Slave Select); Essendo a 4 canali, il sistema è genericamente detto a 4 fili. Va però tenuto conto che deve esserci una connessione di riferimento (Vref) e che quindi fisicamente i fili sono cinque. Nel dettaglio: Figura 1.1 SCLK (SCK) è il canale del clock, il quale scandisce gli istanti in cui master e slave possono trasmettere e ricevere i bit sul bus. Tale canale è gestito dal master, il quale dunque richiede la trasmissione, di volta in volta, di una parola ; MOSI è il canale adoperato per trasmettere il dato dal dispositivo master a quello slave; MISO è il canale adoperato per trasmettere il dato dal dispositivo slave a quello master; CS (SS) è il canale attraverso cui il master sceglie con quale dispositivo slave comunicare. Per abilitare la comunicazione è necessario settare il pin SS ad un livello logico basso (come si nota dalla Figura 1.1, il pin SS è negato, dunque nel caso sia settato al livello logico alto esso diventa di livello logico basso, disabilitando la comunicazione). 6

7 1.2 Configurazioni master-slave Si mostrano di seguito due configurazioni possibili per il collegamento tra master e slave: Dispositivi slave controllati singolarmente Ogni dispositivo slave è collegato ad un pin con il segnale SS del dispositivo master. Il dispositivo master dovrà avere un numero di pin SS pari al numero di dispositivi slaves collegati. Dunque abilitando un determinato pin SSi, verrà attivato lo slave corrispondente a tale pin. Figura 1.2 In definitiva ogni slave si collega al dispositivo master indipendentemente dagli altri slaves. Il numero di dispositivi slaves che si possono connettere al bus è limitato esclusivamente dal numero massimo di linee gestibili dal master. Il vantaggio di tale soluzione è la velocità di comunicazione tra il master e i singoli slave. Di contro, lo svantaggio è l eccessivo numero di pin SS richiesti per tale architettura. 7

8 Dispositivi slaves connessi in catena (daisy chain) Il dispositivo master possiede un unico pin SS in uscita ed il segnale che esso pilota è inviato a tutti i dispositivi slave sui relativi pin SS. I dispositivi slave vengono quindi attivati tutti contemporaneamente, ma lavorano in catena: il dispositivo master invia il dato effettivamente solo al primo dispositivo slave, attraverso il canale MOSI. Successivamente, i dispositivi Figura 1.3 slave comunicano tra loro in cascata, utilizzando i canali MISO e MOSI: lo slave i-1 invia il dato attraverso il suo canale MISO, mentre lo slave i riceve il dato sul suo canale MOSI. Tale catena si ripete fino all ultimo slave, il quale avrà il proprio canale MISO collegato a quello del master. Il vantaggio di tale soluzione è l abolizione di un numero elevato di pin SS a favore di un unico pin SS che gestisce tutti gli slave. Di contro lo svantaggio è la minore velocità di aggiornamento dei singoli slaves. 1.3 Struttura interna Figura 1.4 Ogni dispositivo SPI possiede un registro a scorrimento utilizzato per inviare e ricevere i dati serializzati. Un registro a scorrimento è un componente molto utilizzato in elettronica 8

9 digitale: esso è costituito da una serie di flip-flop [2] di tipo D, collegati tra loro in modo tale che l uscita del precedente sia l ingresso del successivo. Un flip-flop di tipo D è dotato di un ingresso per il dato (D), di un ingresso per la sincronizzazione (clock) e di un uscita (Q). Quando riceve il segnale di clock, trasferisce l ingresso in uscita e lo mantiene finché non cambia l ingresso. Nella sua versione più semplice il registro a scorrimento ha il seguente funzionamento: ad ogni colpo di clock, ogni flip-flop passa il proprio valore al successivo ed il primo flipflop della catena assume il valore del segnale di ingresso al registro. Il valore precedentemente memorizzato nell'ultimo flip-flop viene assegnato al segnale di uscita del registro a scorrimento. Lo scorrimento può avvenire dal bit più significativo verso quello meno significativo, o viceversa. In SPI, usualmente tale registro ha una dimensione di 8 bit, ma in generale potrebbe avere dimensione arbitraria, a patto che siano di uguali dimensioni il registro del dispositivo master e quello slave. Se si suppone un trasferimento da parte del master verso lo slave, il dato contenuto nell'ultimo flip-flop verrà trasmesso sul canale MOSI. Nel dispositivo slave, a sua volta, il canale MOSI sarà collegato al primo flip-flop del suo registro a scorrimento. I dati avanzano nei due registri a scorrimento utilizzando la sincronizzazione del segnale SCLK inviato dal dispositivo master. L'ultimo flip-flop del registro a scorrimento del dispositivo slave, a sua volta, è collegato al segnale in uscita MISO. I dati pervenuti nel dispositivo master e provenienti dal dispositivo slave, sul segnale MISO, saranno caricati a loro volta nel primo flip-flop del registro a scorrimento del master. L'architettura interna composta dai registri a scorrimento, unita alla configurazione delle interconnessioni dei segnali MISO e MOSI, consentono di realizzare un anello chiuso. 2 Circuito elettronico sequenziale utilizzato in elettronica digitale come cella di memoria elementare 9

10 Proprio tale architettura ad anello permette ai dispositivi SPI di effettuare una comunicazione di tipo full-duplex. Nei dispositivi commerciali è possibile configurare la direzione dei dati trasmessi dal registro a scorrimento: in un caso si ha che il primo bit ad essere trasmesso è quello più significativo, viceversa si ha quello meno significativo. 1.4 Comunicazione sul bus La comunicazione tra master e slave avviene seguendo nell ordine le seguenti operazioni: 1. Il dispositivo master, nel caso in cui il dispositivo slave sia controllato singolarmente, seleziona lo slave con cui comunicare settando il segnale SS corrispondente al livello logico basso (logica 0-Attiva). Nel caso di un architettura di tipo slaves in catena, il master setta il suo unico segnale SS al livello logico basso; 2. Il master invia il segnale di clock, configurandolo ad una frequenza tale che tutti i dispositivi possano supportarlo; 3. Ad ogni ciclo di clock avviene la comunicazione: il master invia il primo bit del dato attraverso il canale MOSI, insieme al segnale di clock; 4. Il dispositivo slave riceverà il segnale di clock e il primo bit sul canale MOSI, interpretandolo come l inizio della comunicazione. In contemporanea invierà un altro dato sul canale MISO. Notiamo come la comunicazione tra i due dispositivi sia effettivamente seriale, in quanto sia sul canale MISO che su quello MOSI sarà trasmesso un solo bit alla volta. Tuttavia, i dispositivi compiono effettivamente un tipo di comunicazione in parallelo, in quanto verranno passati due bit in contemporanea: uno sul canale MOSI, uno sul canale MISO. Questo implica che ogni dispositivo invierà il suo bit più significativo (o meno significativo in base alla direzione dello scorrimento del registro) e riceverà in contemporanea un bit che verrà posto come bit meno significativo (o più significativo) sul registro. 10

11 Si è detto che il dispositivo master setta la frequenza del segnale di clock. Esso deve inoltre configurare la sua polarità, ovvero il valore logico su cui si porta il segnale di clock quando questo è inattivo, e la sua fase, ovvero il fronte di clock in cui il ricevente campiona il segnale in ingresso. Tali attributi sono settabili attraverso due parametri: CPOL per la polarità, CPHA per la fase. Le possibili combinazioni sono le seguenti: 1. CPOL = 0, CPHA = 0: Il dato è catturato sul fronte di salita e propagato sul fronte di discesa del clock 2. CPOL = 0, CPHA = 1: Il dato è catturato sul fronte di discesa e propagato sul fronte di salita del clock 3. CPOL = 1, CPHA = 0: Il dato è catturato sul fronte di discesa e propagato sul fronte di salita del clock 4. CPOL = 1, CPHA = 1: Il dato è catturato sul fronte di salita e propagato sul fronte di discesa del clock Figura

12 1.5 Modalità Half-duplex Come si è detto, il protocollo SPI implementa implicitamente la modalità full-duplex. Tuttavia alcune implementazioni dei dispositivi supportano la modalità half-duplex: il dispositivo master e il dispositivo slave comunicano tra loro su un unico canale detto SISO (Slave input Slave output), il quale può essere bidirezionale in presenza di un dispositivo slave che trasmette dati verso il master oppure no. 12

13 Capitolo 2: SPI (STM32F4xx) I SoC [3] della famiglia STM32F4xx, prodotti da ST Microelectronics, supportano e implementano il bus SPI. Essi posseggono 3 periferiche per l utilizzo di SPI: SPI1, SPI2, SPI3. Il dispositivo indicato con SPI1 è connesso al bus APB2 a 84MHz, mentre gli altri due (SPI2 e SPI3) sono connessi al bus APB1 a 42MHz. Tramite l interfaccia di tali dispositivi è possibile la trasmissione seriale sincrona dei dati verso i dispositivi esterni al System-on-a-Chip. Oltre alla modalità full-duplex, è supportata anche la modalità halfduplex. 2.1 Caratteristiche principali Attraverso l interfaccia SPI dei dispositivi forniti dalla famiglia STM32F4xx, è possibile settare le seguenti caratteristiche: Modalità full-duplex per la trasmissione dei dati utilizzando tre canali (SCK, MISO e MOSI); Modalità half-duplex per la trasmissione monodirezionale o bidirezionale su due canali; Lunghezza delle frame di 8-bit o 16-bit; Modalità operative master o slave; 8 prescaler per la regolazione del baud rate (fpclk/2 max); Selezione del dispositivo slave in hardware o software (NSS); Configurazione in software dei parametri CPOL e CPHA; 3 System-on-a-chip (sistema su circuito integrato), è un circuito integrato in cui un solo chip contiene un intero sistema. 13

14 Configurazione in software della direzione di trasferimenti dei dati (prima il bit più significativo, o prima quello meno significativo); Flag nei registri di stati dedicati alle interruzioni; Generazione e controllo in hardware del CRC [4] ; Controllo degli errori con flag e interruzioni (master mode fault, overrun e CRC). L'interfaccia possiede 4 canali principali: 1. MOSI: Linea dati per la trasmissione dei dati dal dispositivo master a quello slave; 2. MISO: Linea dati per la trasmissione dei dati dal dispositivo slave a quello master; 3. SCK: Serial clock inviato dal dispositivo master a quello slave; 4. NSS: Linea di controllo utilizzata per la selezione del dispositivo slave. La struttura di SPI su STM32F4xx è fornito dal seguente diagramma a blocchi: Figura Cyclic redundancy check (controllo a ridondanza ciclica), metodo per il calcolo delle somme di controllo (checksum). Utilizzato per il controllo sulla trasmissione dei dati. 14

15 2.2 Registri SPI Nel seguito saranno mostrati come settare i registri del microcontrollore STM32F4xx riguardanti SPI, per configurare le varie caratteristiche. In particolare verranno utilizzati i seguenti registri: SPI_CR1 SPI_CR2 SPI_SR Selezione del dispositivo in modalità master o slave Il dispositivo seleziona la sua modalità di master o di slave attraverso la configurazione del bit MSTR del registro SPI_CR1. Settando tale bit al livello logico 1, il dispositivo opererà in modalità master; settato al livello logico 0, il dispositivo sarà configurato in modalità slave. Gestione della selezione dello slave (NSS) La selezione del dispositivo slave può avvenire sia in hardware che in software. Tale scelta si effettua configurando il bit SSM (Software Slave Management) nel registro SPI_CR1: se il bit viene settato al valore logico 1, la selezione dello slave è fatta in software, se settato a 0, la selezione è fatta in hardware. Se la selezione è fatta in software, il valore del bit SSI (Internal Slave Select) viene forzato sul pin NSS, ignorando il valore che quest ultimo possedeva: in questo modo, dunque, il dispositivo (che opererà in modalità 15

16 slave) verrà selezionato in base alla configurazione software presente nel bit SSI. Ricordiamo che per essere attivo, lo slave deve avere livello logico basso su SS, per cui il bit SSI deve essere settato a 0 per attivarlo. Il valore del bit SSI viene ignorato nel caso in cui il bit SSM non sia stato settato. Se la selezione è fatta in hardware, invece, il pin NSS può essere configurato come input o output, a seconda che si tratti rispettivamente di un dispositivo slave o master. Se configurato come output (dunque per la modalità master), la periferica piloterà opportunamente questo segnale al livello logico basso (logica 0-attiva) quando è necessario selezionare il dispositivo slave a cui è collegato. A questo punto il dispositivo master è pronto per il trasferimento dei dati e il dispositivo slave agirà da tale, a valle della rilevazione del passaggio del livello logico alto -> basso del segnale NSS. Il segnale NSS dovrà essere al livello logico basso durante tutta la durata della trasmissione della frame. Configurazione baud rate E prevista la possibilità di selezionare 8 possibili configurazioni di baud rate attraverso l interfaccia SPI. Tanto più alto sarà il baud rate, cioè la velocità con cui viaggiano i dati, tanto meno tempo sarà impiegato per la comunicazione. Il baud rate è definito come: fpclk / 2 max dove fpclk è la frequenza del segnale di clock (SCK), e max equivale a 2 i, con i che varia nell intervallo [1, 8]. Sono messi a disposizione 3 bit, corrispondenti a BR[2:0], del registro SPI_CR1 (i bit 3, 4 e 5), per selezionare il baud rate desiderato. Le possibili configurazioni sono: 16

17 Configurazione parametri CPOL e CPHA (clock polarity e clock phase) Al fine di determinare gli istanti temporali di propagazione e cattura del dato sui canali MISO e MOSI, è possibile configurare la polarità e la fase del clock dando luogo a quattro possibili modalità operative differenti, così come visto precedentemente. I due parametri CPOL e CPHA sono configurabili nel registro SPI_CR1, attraverso i bit CPOL e CPHA. Dal settaggio di tali bit, si determinano, dunque, se la lettura del dato deve avvenire sul fronte di salita o discesa e se il livello logico idle del segnale di clock deve essere quello basso oppure alto. Si noti inoltre che siccome il segnale SCK è mappato su un pin in uscita per il master (entrata nel caso dello slave) mediante GPIO, è necessario configurare una resistenza di pull-up nel caso in cui CPOL=1 o una resistenza di pull-down nel caso in cui CPOL=0. Il dispositivo master e quello slave devono configurare questi due parametri allo stesso modo. Lunghezza della frame e direzione L'interfaccia può lavorare con frame di dimensione differenti. È possibile configurare la lunghezza del frame (singola trasmissione) usando il bit DFF del registro SPI_CR1: se impostato a 0, la frame di trasmissione/ricezione sarà di 8-bit, viceversa di 16-bit. La direzione di trasferimento (prima il bit più significativo o prima quello meno significativo) è configurabile, invece, utilizzando il bit LSBFIRST nel registro SPI_CR1: se settato a 0 la trasmissione inizia dal bit più significativo, se settato a 1 dal bit meno significativo. Modalità half-duplex L interfaccia SPI in STM32F4xx prevede la possibilità di utilizzare la modalità halfduplex. Con tale modalità è possibile utilizzare un unico canale per la trasmissione delle informazioni. Tale trasmissione può essere bidirezionale, cioè i dati possono essere 17

18 trasferiti dal master allo slave e viceversa, o monodirezionale, ovvero i dati possono essere trasferiti esclusivamente dal master allo slave. Nella modalità half-duplex, inoltre, i canali vengono ridotti da 4 a 3, in quanto si userà un unico canale per la trasmissione: il MOSI se si tratta del dispositivo master, il MISO se si tratta di quello slave. L interfaccia sarà costituita allora dai canali SCK, MOSI/MISO, NSS. Si mostrano quindi i bit da configurare per la modalità half-duplex di tipo: Bidirezionale: si setta a 1 il bit BIDIMODE del registro SPI_CR1. Si può inoltre configurare la direzione del trasferimento attraverso il bit BIDIOE, sempre del registro SPI_CR1; se posto a 1, la direzione sarà di output per quella periferica (uscente), se posto a 0 sarà di input (entrante). Monodirezionale: si setta il bit BIDIMODE a 0. La direzione del trasferimento viene impostata dal bit RXONLY del registro SPI_CR1; se posto a 0, la trasmissione sarà dal master allo slave, se posto a 1, la trasmissione sarà di sola ricezione, quindi il master sarà in grado esclusivamente di ricevere i dati dallo slave. Si noti che, anche nel caso in cui il master sia in modalità di sola ricezione, lo slave, prima di cominciare la trasmissione, dovrà comunque attendere la selezione sul segnale NSS e rilevare il cambiamento di fronte sul segnale SCK. Data Register (DR) Il registro SPI_DR mantiene i dati ricevuti o da trasmettere durante la comunicazione attraverso SPI. Tale registro è suddiviso in due buffer: uno dedicato alla trasmissione, Trasmission buffer (Tx buffer), e uno dedicato alla ricezione, Receive buffer (Rx buffer). In caso di scrittura su SPI_DR, il dato sarà scritto sul Tx buffer; in caso di lettura su SPI_DR, sarà letto il dato tenuto sul Rx buffer. 18

19 Tale struttura è chiarita dal particolare dello schema a blocchi di figura 2.1: Figura 2.2 Si ricordi inoltre che SPI prevede la selezione di due formati diversi di frame: 8-bit o 16- bit. Nel caso in cui la lunghezza della frame sia di 8-bit, i buffers saranno di soli 8-bit, corrispondenti agli 8 bit meno significativi del registro SPI_DR, e solo tali bit saranno utilizzati per la ricezione/trasmissione. Generazione e controllo del CRC Per garantire trasferimenti affidabili, l'interfaccia SPI nei SoC della famiglia STM32F4xx implementa in hardware il calcolo e la verifica del CRC. Il calcolo avviene serialmente su ogni bit, attraverso l utilizzo di un polinomio di grado n- 1, dove n è il numero di bit della frame da verificare. E possibile settare il polinomio generatore del codice CRC nel registro SPI_CRCPR. Ricordiamo che le frames possono essere di 8 o 16 bit, dunque il polinomio sarà al massimo di grado 15. La generazione e il controllo del CRC è abilitata settando il bit CRCEN nel registro SPI_CR1. Durante una trasmissione, il codice CRC viene calcolato serialmente e riposto 19

20 nel registro SPI_TXCRCR. Quindi ad ogni bit trasmesso, si calcolerà il corrispettivo CRC, il quale verrà memorizzato nell apposita locazione del registro SPI_TXCRCR. Quando si è in procinto di trasferire l'ultimo byte della sequenza dei dati, se i trasferimenti sono gestiti dalla CPU e non da un dispositivo DMA, il software dovrà settare il bit CRCNEXT sul registro SPI_CR1 e, in hardware, verrà caricato lo shift-register (registro a scorrimento) con il codice CRC calcolato fino ad allora e riposto nel registro SPI_TXCRCR. In questo modo, dunque, il codice CRC viene trasmesso come ultimo byte (se il formato della frame è su 8-bit) dopo aver trasmesso i dati. In maniera del tutto analoga avviene la fase di ricezione e controllo del CRC: alla ricezione dell'ultimo byte, se la ricezione è gestita dalla CPU e non da un dispositivo DMA, sarà necessario settare in software il bit CRCNEXT. Dopodiché l'hardware controllerà se il codice CRC ricevuto come ultimo byte è uguale a quello generato in ricezione e riposto nel registro SPI_RXCRCR. Eventuali errori scaturiti dal fallimento del controllo, ricezioni o trasferimenti errati del CRC verranno indicati dall'hardware attraverso il flag CRCERR del registro SPI_SR. Opzionalmente è possibile abilitare un'interruzione nel caso si manifestino errori settando il bit ERRIE nel registro SPI_CR2. 20

21 Interruzioni L'interfaccia SPI presenta sette eventi interrompenti, ognuno indicato da appositi flag del registro SPI_SR. Gli eventi interrompenti sono i seguenti: TXE: il buffer in trasmissione (Tx buffer) è stato svuotato ed è possibile caricare altri dati; RXNE: il buffer in ricezione (Rx buffer) è stato caricato con un nuovo dato e può essere letto; MODF: master mode fault event. Può accadere quando il dispositivo è impostato come master e il segnale NSS viene settato a 0 (in modalità di selezione dello slave in hardware) o quando il bit SSI è settato a 0 (in modalità di selezione dello slave in software); OVR: errore di overrun. Può accadere quando sono stati ricevuti nuovi dati e il flag RXNE è ancora alto, ovvero il buffer in ricezione non è stato ancora letto dal software mediante il registro SPI_DR; CRCERR: errore di controllo o ricezione/trasferimento errato del codice CRC; BSY: busy flag. Si verifica quando il bus SPI è occupato oppure se il buffer Tx (buffer di trasmissione) non è vuoto; FRE: frame format error. Errore scatenato da un formato di frame non supportato. Si noti che i bit UDR e CHSIDE del registro SPI_SR non sono utilizzati dal SPI. 21

22 2.3 Gestione della trasmissione e della ricezione Di seguito si mostrano gli eventi caratterizzanti la trasmissione e la ricezione attraverso SPI. Trasmissione: 1. Il dato è caricato (in parallelo) dal bus APB al Tx buffer interno; 2. Il bit più significativo del Tx buffer (o quello meno significativo) è posto sul segnale in uscita; 3. La trasmissione comincia appena il dispositivo slave ha ricevuto la variazione del segnale SCK; 4. I restanti 7 bits (se la frame è impostata su 8-bit) o 15 bits (se la frame è impostata su 16-bit) vengono caricati nello shift-register e inviati uno per volta sul segnale in uscita; 5. Quando i dati dal Tx buffer vengono caricati nello shift-register, viene settato il flag TXE nel registro SPI_SR ad indicare che il buffer è vuoto ed è possibile caricare altri bit nel buffer per la trasmissione successiva; 6. Opzionalmente, se settato il bit TXEIE nel registro SPI_CR2, verrà lanciata la relativa interruzione Ricezione: 1. Quando il trasferimento è completo, i dati vengono trasferiti dallo shiftregister al Rx buffer; 2. Dopo l'ultimo bit ricevuto, viene settato il flag RXNE nel registro SPI_SR ad indicare che il buffer in ricezione non è vuoto; 3. Opzionalmente, se settato il bit RXNEIE nel registro SPI_CR2, verrà lanciata la relativa interruzione; 4. I dati ricevuti possono essere letti dalla periferica con un'operazione di lettura sul registro SPI_DR. Ciò provocherà, in hardware, il reset del flag RXNE. 22

23 Capitolo 3: Comunicazione con il sensore (il Giroscopio) Un giroscopio è un dispositivo che usa la gravità terrestre per determinare l orientamento. Esso è costituito da un disco a forma toroidale, chiamato rotore, libero di ruotare intorno ad un asse di simmetria che lo attraversa centralmente e che termina con due punte che fungono da perni di rotazione. Tali perni sono inseriti in due fori presenti in un giunto cardanico [5]. Tramite un sistema di giunti cardanici, vengono collegati all asse di rotazione 3 anelli metallici, disposti perpendicolarmente tra loro. Tali giunti permettono al giroscopio di effettuare qualsiasi movimento, mantenendo però fisso il baricentro. Il principio su cui si basa il funzionamento di un giroscopio è quello secondo il quale, in assenza di momenti di forze esterne, il vettore momento angolare [6] si conserva [7] e ciò comporta che l orientamento nello spazio dell asse di rotazione rimanga invariato. Tale comportamento prende nome di inerzia giroscopica. Se il dispositivo è messo in rapida rotazione con una cordicella, avvolta lungo l asse di rotazione, si osserva che tale asse mantiene invariata la direzione per la notevole inerzia 5 Il giunto cardanico o giunto di Cardano è un quadrilatero articolato spaziale. Esso permette di trasmettere il moto tra due assi in rotazione i cui prolungamenti sono incidenti in un punto. 6 Grandezza di tipo vettoriale, legata alle rotazioni spaziali. 7 Principio fisico che afferma che il momento angolare è costante nel tempo se è nullo il momento delle forze esterne che agiscono su esso. 23

24 del giroscopio. Inoltre, se si sollecita un giroscopio in rotazione con una forza, il suo asse non si muove nella direzione della forza, ma tende a muoversi in una direzione ad essa perpendicolare. Per tali motivi, il giroscopio è utilizzato per misurare e mantenere l orientamento. Applicazioni tecnologiche del giroscopio si riscontrano nelle bussole giroscopiche (girobussole) presenti a bordo di aerei o di navi, attraverso le quali si riescono a stabilizzare i mezzi sui quali si trovano quando questi cambiano direzione. Sono alla base inoltre dei modellini radiocomandati (ad esempio droni), in cui prevedono l uso di un giroscopio montato nella ruota motrice, così da poter mantenere l equilibrio. Inoltre è spesso presente negli smartphone, i quali sfruttano la sua capacità di captare ogni minimo movimento del dispositivo per svariate applicazioni (sicurezza, giochi, etc ). I microcontrollori della famiglia STM32F4xx, prevedono un sensore interno di giroscopio digitale, capace di fornire le misurazioni delle rotazioni rispetto all asse x, y e z. La comunicazione tra il microcontrollore del SoC con tale sensore viene effettuata attraverso il protocollo SPI. 3.1 Attivazione PIN e settaggio della modalità Si è detto che i microcontrollori STM32F4xx prevedono 3 bus SPI: SPI1, SPI2, SPI3. Supponiamo da ora in poi di utilizzare SPI1. In generale SPI necessita la configurazione di 4 PIN, uno per ogni canale (SCK, MISO, MOSI, NSS). Nel caso specifico in cui la comunicazione deve avvenire tra il microcontrollore e il sensore di giroscopio, si setta come master il microcontrollore stesso, mentre si setta come slave il sensore. La comunicazione tra microcontrollore e sensore avverrà attraverso il PIN PE3, settato in modalità di output. Tale PIN fungerà da NSS: infatti settandolo a 0 si abiliterà la trasmissione (logica 0-attiva), settandolo a 1 si disabiliterà. Inoltre, è necessario settare i PIN di SPI1 così da avere un canale MISO, un canale MOSI e un canale SCK. 24

25 In particolare è necessario settare i PIN PA5, PA6, PA7 nella modalità alternativa AF05, così come mostrato nella seguente tabella: Figura Trasmissione tra SPI1 e sensore di Giroscopio La trasmissione tra SPI1 e Giroscopio funziona nel seguente modo: 1- Abilito il canale di comunicazione attraverso il pin P3 per avviare la trasmissione; 2- SPI1 aspetta che possa mandare la richiesta. Invia quindi la richiesta del registro del Giroscopio da cui vuole ricevere i dati; 3- Il giroscopio invia un messaggio di conferma; 4- SPI1 riceve tale messaggio e risponde con un altro messaggio di conferma; 5- Il giroscopio manda il dato effettivo; 6- SPI1 riceve il dato, il quale viene salvato in un apposita variabile; 7- Si termina la comunicazione bloccando il canale di comunicazione. Tale processo deve essere effettuato due volte per ogni asse. Il sensore del giroscopio, infatti, memorizza ogni asse in due registri: ad esempio la rotazione sull asse x è memorizzata nei registri OUT_X_L e OUT_X_H. Questo implica che per ottenere i valori degli assi x, y e z sarà necessario effettuare i passi da 1 a 7 per sei volte. 25

26 I registri a cui accedere per ottenere i valori degli assi sono mostrati nella seguente tabella: Figura 3.2 Si noti inoltre che la modalità con cui si deve accedere ai registri deve essere in lettura; per ottenere ciò è necessario effettuare una or tra il registro a cui si accedere e il valore esadecimale 0x80. 26

27 Capitolo 4: Esempio di utilizzo del protocollo SPI e comunicazione con il sensore sul microcontrollore STM32F4xx Di seguito è mostrato il codice sorgente riguardante la programmazione del microcontrollore STM32F4xx con il quale si utilizza il protocollo SPI per ottenere i valori degli assi di rotazione x, y e z, attraverso la comunicazione con il sensore del giroscopio. #include "stm32f4xx.h" short int data; short int cont = 8; short x; short y; short z; #define N 1000 #define CS_LO (uint16_t) 0x8 //Definizione abilitazioni #define GPIOACKEN (uint32_t) 0x1 #define GPIOECKEN (uint32_t) (1<<4) #define SPI1CKEN (uint32_t) (1<<12) // Definizione porte GPIOA #define PA7_AF (uint32_t) (1<<15) #define PA6_AF (uint32_t) (1<<13) #define PA5_AF (uint32_t) (1<<11) 27

28 #define PA5_SCK (uint32_t) (5<<20) #define PA6_MOSI (uint32_t) (5<<24) #define PA7_MISO (uint32_t) (5<<28) #define PA5_50MHZ (uint32_t) (1<<15) #define PA6_50MHZ (uint32_t) (1<<13) #define PA7_50MHZ (uint32_t) (1<<11) #define PA5_PD (uint32_t) (1<<15) #define PA6_PD (uint32_t) (1<<13) #define PA7_PD (uint32_t) (1<<11) // Definizione porte GPIOE #define PE3_DO (uint32_t) (1<<6) int main (void){ // Abilitazione periferiche RCC->AHB1ENR = (GPIOACKEN GPIOECKEN); //attiva porta A e porta E RCC->APB2RSTR = SPI1CKEN; //il registro APB2RSTR è un registro di reset. Si setta a 1 il bit di SPI1 per resettarlo RCC->APB2RSTR &=!((uint32_t)spi1cken); //abbassa il bit dell'spi1 a 0 così non avverrà più il reset RCC->APB2ENR = SPI1CKEN; //attiva l'isp1 // Configurazione GPIOA GPIOA->MODER = (PA5_AF PA6_AF PA7_AF); //setta i PIN PA5 PA6 PA7 in modalità alternata GPIOA->AFR[0] = (PA5_SCK PA6_MOSI PA7_MISO); //setta la configurazione delle funzioni alternate. AFR[0] corrisponde al registro AFRL. Setta per ogni PIN i corrispondenti bit a 0101, impostando la configurazione AF05. Importando la configurazione AF05 per ogni PIN si imposta la modalità da usare sull'spi, come si può verificare dal DataSheet GPIOA->OSPEEDR = (PA5_50MHZ PA6_50MHZ PA7_50MHZ); //setta la velocità di ogni PIN a 50MH 28

29 GPIOA->PUPDR = (PA5_PD PA6_PD PA7_PD); //setta i PIN in Pull- Down // Configurazione GPIOE GPIOE->MODER = PE3_DO; //seleziona il PIN PE3 come output // Configurazione SPI1 SPI1->CR1 =1<<9; //SSM=1; si abilita la selezione dello slave via software SPI1->CR1 =1<<8; //setta a 1 il bit SSI (se si imposta SSM=1, SSI deve essere settato a 1) SPI1->CR1 = 0x18; //si imposta il baud rate a 1/16 (più è alto il baud rate più velocemente riceve/trasmette) SPI1->CR1 =1<<2; //si abilita il bit MSTR, in pratica si imposta il microcontrollore in modalità master SPI1->CR1 = 1<<6; //SPI attivo while(1){ //lettura di X GPIOE->ODR &=!(CS_LO); // setta a 0 il CH SELECT while(((spi1->sr)&0x2)==0); //attende che il buffer di trasmissione sia vuoto SPI1->DR = (uint16_t) (0x80 0x28); //"punta" il registro OUT_X_L del giroscopio in modalità lettura; while(((spi1->sr)&0x1)==0); //attende che il buffer di ricezione sia vuoto data = SPI1->DR; //legge il dato ricevuto. Il dato letto non ha rilevanza, ma è necessario eseguire tale istruzione altrimenti il buffer di ricezione non si libera while(((spi1->sr)&0x2)==0); //attende che il buffer di trasmissione sia vuoto 29

30 SPI1->DR = (uint16_t) 0x1; while(((spi1->sr)&0x1)==0); //invia un dummy //attende che il buffer di ricezione sia vuoto data = SPI1->DR; GPIOE->ODR = CS_LO; //riceve il valore X_L //setta a 1 il CH SELECT x =( uint16_t)data; //copia il dato letto da X_L sui bit da 0 a 7 della variabile x GPIOE->ODR &=!(CS_LO); while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) (0x80 0x29); //"punta" il registro OUT_X_H del giroscopio in modalità lettura; while(((spi1->sr)&0x1)==0); data = SPI1->DR; while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) 0x1; while(((spi1->sr)&0x1)==0); data = SPI1->DR; //riceve il valore X_H GPIOE->ODR = CS_LO; x =(uint16_t)data<<8; //copia il dato letto da X_H sui bit da 8 a 15 della variabile x //lettura di Y GPIOE->ODR &=!(CS_LO); while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) (0x80 0x2A); //"punta" il registro OUT_Y_L del giroscopio in modalità lettura; while(((spi1->sr)&0x1)==0); 30

31 data = SPI1->DR; while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) 0x1; while(((spi1->sr)&0x1)==0); data = SPI1->DR; //riceve il valore Y_L GPIOE->ODR = CS_LO; y=(uint16_t)data; GPIOE->ODR &=!(CS_LO); while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) (0x80 0x2B); //"punta" il registro OUT_Y_H del giroscopio in modalità lettura; while(((spi1->sr)&0x1)==0); data = SPI1->DR; while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) 0x1; while(((spi1->sr)&0x1)==0); data = SPI1->DR; //riceve il valore Y_H GPIOE->ODR = CS_LO; y =(uint16_t)data<<8; //lettura di Z GPIOE->ODR &=!(CS_LO); while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) (0x80 0x2C); //"punta" il registro OUT_Z_L del giroscopio in modalità lettura; while(((spi1->sr)&0x1)==0); data = SPI1->DR; 31

32 while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) 0x1; while(((spi1->sr)&0x1)==0); data = SPI1->DR; //riceve il valore Z_L GPIOE->ODR = CS_LO; z=(uint16_t)data; GPIOE->ODR &=!(CS_LO); while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) (0x80 0x2D); //"punta" il registro OUT_Z_H del giroscopio in modalità lettura; while(((spi1->sr)&0x1)==0); data = SPI1->DR; while(((spi1->sr)&0x2)==0); SPI1->DR = (uint16_t) 0x1; while(((spi1->sr)&0x1)==0); data = SPI1->DR; //riceve il valore Z_H GPIOE->ODR = CS_LO; z =(uint16_t)data<<8; } } 32

33 Bibliografia [1] STMicroelectronics group, RM0368 Reference manual, 835, 2014 [2] STMicroelectronics group, PM0214 Programming manual, 245, 2014 [3] STMicroelectronics group, MEMS motion sensor: three-axis digital output gyroscope, 44,

Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena

Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Aldo Romani A.a. 2005-2006 UART UART Universal Asynchronous Receiver/Transmitter Clock implicito e trasmissione

Dettagli

LABORATORIO DI SISTEMI

LABORATORIO DI SISTEMI ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in

Dettagli

Esame di INFORMATICA

Esame di INFORMATICA Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello

Dettagli

Circuiti sequenziali e elementi di memoria

Circuiti sequenziali e elementi di memoria Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock

Dettagli

Input/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche

Input/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli

Dettagli

Dispensa di Informatica I.1

Dispensa di Informatica I.1 IL COMPUTER: CONCETTI GENERALI Il Computer (o elaboratore) è un insieme di dispositivi di diversa natura in grado di acquisire dall'esterno dati e algoritmi e produrre in uscita i risultati dell'elaborazione.

Dettagli

Architettura del computer (C.Busso)

Architettura del computer (C.Busso) Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)

Dettagli

KEYSTONE. OM8 - EPI 2 Modulo interfaccia AS-i Manuale di istruzione. www.pentair.com/valves. Indice 1 Modulo Opzionale OM8: Interfaccia AS-i 1

KEYSTONE. OM8 - EPI 2 Modulo interfaccia AS-i Manuale di istruzione. www.pentair.com/valves. Indice 1 Modulo Opzionale OM8: Interfaccia AS-i 1 KEYSTONE Indice 1 Modulo Opzionale OM8: Interfaccia AS-i 1 2 Installazione 1 3 Dettagli sulla comunicazione 1 5 Descrizione del modulo interfaccia AS-i OM8 2 5 Protocollo interfaccia AS-i 3 6 Interfaccia

Dettagli

La memoria - generalità

La memoria - generalità Calcolatori Elettronici La memoria gerarchica Introduzione La memoria - generalità n Funzioni: Supporto alla CPU: deve fornire dati ed istruzioni il più rapidamente possibile Archiviazione: deve consentire

Dettagli

Con il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione.

Con il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione. Con il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione. Compito fondamentale di un S.O. è infatti la gestione dell

Dettagli

STRUTTURE DEI SISTEMI DI CALCOLO

STRUTTURE DEI SISTEMI DI CALCOLO STRUTTURE DEI SISTEMI DI CALCOLO 2.1 Strutture dei sistemi di calcolo Funzionamento Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione Hardware Architettura di un generico sistema

Dettagli

Architettura di un calcolatore

Architettura di un calcolatore 2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von

Dettagli

C. P. U. MEMORIA CENTRALE

C. P. U. MEMORIA CENTRALE C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato

Dettagli

ARCHITETTURA DI RETE FOLEGNANI ANDREA

ARCHITETTURA DI RETE FOLEGNANI ANDREA ARCHITETTURA DI RETE FOLEGNANI ANDREA INTRODUZIONE È denominata Architettura di rete un insieme di livelli e protocolli. Le reti sono organizzate gerarchicamente in livelli, ciascuno dei quali interagisce

Dettagli

CPU. Maurizio Palesi

CPU. Maurizio Palesi CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 11 Martedì 12-11-2013 1 Tecniche di allocazione mediante free list Generalmente,

Dettagli

Sistema operativo: Gestione della memoria

Sistema operativo: Gestione della memoria Dipartimento di Elettronica ed Informazione Politecnico di Milano Informatica e CAD (c.i.) - ICA Prof. Pierluigi Plebani A.A. 2008/2009 Sistema operativo: Gestione della memoria La presente dispensa e

Dettagli

DMA Accesso Diretto alla Memoria

DMA Accesso Diretto alla Memoria Testo di rif.to: [Congiu] - 8.1-8.3 (pg. 241 250) 08.a DMA Accesso Diretto alla Memoria Motivazioni Organizzazione dei trasferimenti DMA Arbitraggio del bus di memoria Trasferimento di un blocco di dati

Dettagli

La gestione di un calcolatore. Sistemi Operativi primo modulo Introduzione. Sistema operativo (2) Sistema operativo (1)

La gestione di un calcolatore. Sistemi Operativi primo modulo Introduzione. Sistema operativo (2) Sistema operativo (1) La gestione di un calcolatore Sistemi Operativi primo modulo Introduzione Augusto Celentano Università Ca Foscari Venezia Corso di Laurea in Informatica Un calcolatore (sistema di elaborazione) è un sistema

Dettagli

clock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo

clock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo Schede a microprocessore Seconda parte Mondo esterno clock MEMORIA CPU PERIFERICA ADATTATORE DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus dati

Dettagli

Architettura hardware

Architettura hardware Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

1. RETI INFORMATICHE CORSO DI LAUREA IN INGEGNERIA INFORMATICA SPECIFICHE DI PROGETTO A.A. 2013/2014. 1.1 Lato client

1. RETI INFORMATICHE CORSO DI LAUREA IN INGEGNERIA INFORMATICA SPECIFICHE DI PROGETTO A.A. 2013/2014. 1.1 Lato client RETI INFORMATICHE - SPECIFICHE DI PROGETTO A.A. 2013/2014 1. RETI INFORMATICHE CORSO DI LAUREA IN INGEGNERIA INFORMATICA SPECIFICHE DI PROGETTO A.A. 2013/2014 Il progetto consiste nello sviluppo di un

Dettagli

Struttura del calcolatore

Struttura del calcolatore Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione

Dettagli

L applicazione dei vettori di collaudo

L applicazione dei vettori di collaudo L applicazione dei vettori di collaudo Fulvio Corno Maurizio Rebaudengo Matteo Sonza Reorda Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Introduzione Gli ATE I programmi di collaudo.

Dettagli

Il Sistema Operativo. C. Marrocco. Università degli Studi di Cassino

Il Sistema Operativo. C. Marrocco. Università degli Studi di Cassino Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.

Dettagli

UTILIZZATORI A VALLE: COME RENDERE NOTI GLI USI AI FORNITORI

UTILIZZATORI A VALLE: COME RENDERE NOTI GLI USI AI FORNITORI UTILIZZATORI A VALLE: COME RENDERE NOTI GLI USI AI FORNITORI Un utilizzatore a valle di sostanze chimiche dovrebbe informare i propri fornitori riguardo al suo utilizzo delle sostanze (come tali o all

Dettagli

Laboratorio di Informatica

Laboratorio di Informatica per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:

Dettagli

Manuale Terminal Manager 2.0

Manuale Terminal Manager 2.0 Manuale Terminal Manager 2.0 CREAZIONE / MODIFICA / CANCELLAZIONE TERMINALI Tramite il pulsante NUOVO possiamo aggiungere un terminale alla lista del nostro impianto. Comparirà una finestra che permette

Dettagli

Livello logico digitale. bus e memorie

Livello logico digitale. bus e memorie Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità

Dettagli

La memoria centrale (RAM)

La memoria centrale (RAM) La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore

Dettagli

Testi di Esercizi e Quesiti 1

Testi di Esercizi e Quesiti 1 Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica

Dettagli

Mon Ami 3000 Centri di costo Contabilità analitica per centri di costo/ricavo e sub-attività

Mon Ami 3000 Centri di costo Contabilità analitica per centri di costo/ricavo e sub-attività Prerequisiti Mon Ami 000 Centri di costo Contabilità analitica per centri di costo/ricavo e sub-attività L opzione Centri di costo è disponibile per le versioni Contabilità o Azienda Pro. Introduzione

Dettagli

Registratori di Cassa

Registratori di Cassa modulo Registratori di Cassa Interfacciamento con Registratore di Cassa RCH Nucleo@light GDO BREVE GUIDA ( su logiche di funzionamento e modalità d uso ) www.impresa24.ilsole24ore.com 1 Sommario Introduzione...

Dettagli

CONTATORI ASINCRONI. Fig. 1

CONTATORI ASINCRONI. Fig. 1 CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo

Dettagli

Sistemi Operativi. 5 Gestione della memoria

Sistemi Operativi. 5 Gestione della memoria Gestione della memoria Compiti del gestore della memoria: Tenere traccia di quali parti della memoria sono libere e quali occupate. Allocare memoria ai processi che ne hanno bisogno. Deallocare la memoria

Dettagli

FONDAMENTI di INFORMATICA L. Mezzalira

FONDAMENTI di INFORMATICA L. Mezzalira FONDAMENTI di INFORMATICA L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software

Dettagli

Dispositivi di rete. Ripetitori. Hub

Dispositivi di rete. Ripetitori. Hub Ripetitori Dispositivi di rete I ripetitori aumentano la distanza che può essere ragginta dai dispositivi Ethernet per trasmettere dati l'uno rispetto all'altro. Le distanze coperte dai cavi sono limitate

Dettagli

Corso di Laurea in Informatica Architetture degli Elaboratori

Corso di Laurea in Informatica Architetture degli Elaboratori Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di

Dettagli

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi

Dettagli

Configurazione & Programmazione Profibus DP. in Ambiente Siemens TIA Portal

Configurazione & Programmazione Profibus DP. in Ambiente Siemens TIA Portal Configurazione & Programmazione Profibus DP in Ambiente Siemens TIA Portal Configurazione Optional: Aggiungere File GSD Inserire Masters e Slaves Inserire Sottorete Profibus DP e collegare tutte le interfacce

Dettagli

Che differenza c è tra una richiesta XML ed una domanda XML? (pag. 4)

Che differenza c è tra una richiesta XML ed una domanda XML? (pag. 4) FAQ INVIO DOMANDE CIGO CON FLUSSO XML Cosa serve per inviare una domanda CIGO con il flusso XML? (pag. 2) Come si prepara una domanda in formato XML? (pag. 3) Che differenza c è tra una richiesta XML ed

Dettagli

Reti e Sistemi per l Automazione MODBUS. Stefano Panzieri Modbus - 1

Reti e Sistemi per l Automazione MODBUS. Stefano Panzieri Modbus - 1 MODBUS Stefano Panzieri Modbus - 1 La Storia Diventa uno STANDARD nel 1979 Nato come protocollo di comunicazione SERIALE si è successivamente adattato alle specifiche TCP/IP Permette una comunicazione

Dettagli

COLLI. Gestione dei Colli di Spedizione. Release 5.20 Manuale Operativo

COLLI. Gestione dei Colli di Spedizione. Release 5.20 Manuale Operativo Release 5.20 Manuale Operativo COLLI Gestione dei Colli di Spedizione La funzione Gestione Colli consente di generare i colli di spedizione in cui imballare gli articoli presenti negli Ordini Clienti;

Dettagli

Manuale Amministratore Legalmail Enterprise. Manuale ad uso degli Amministratori del Servizio Legalmail Enterprise

Manuale Amministratore Legalmail Enterprise. Manuale ad uso degli Amministratori del Servizio Legalmail Enterprise Manuale Amministratore Legalmail Enterprise Manuale ad uso degli Amministratori del Servizio Legalmail Enterprise Pagina 2 di 16 Manuale Amministratore Legalmail Enterprise Introduzione a Legalmail Enterprise...3

Dettagli

Sistema di gestione Certificato MANUALE PER L'UTENTE

Sistema di gestione Certificato MANUALE PER L'UTENTE Sistema di gestione Certificato MANUALE PER L'UTENTE Pagina 1 di 16 Indice 1 Introduzione...3 2 Genera certificato...4 3 Sospendi certificato...10 4 Riattiva certificato...12 5 Revoca certificato...14

Dettagli

Capitolo. Interfacciamento di periferiche I/O con il PC. 1.1 Il BUS di espansione del PC

Capitolo. Interfacciamento di periferiche I/O con il PC. 1.1 Il BUS di espansione del PC Capitolo 1 Interfacciamento di periferiche I/O con il PC 1.1 Il BUS di espansione del PC 1.2 Interfacciamento di periferiche I/O con il PC, con dispositivi non programmabili 1.3 Istruzioni per leggere

Dettagli

Raspberry Pi: Hardware Programming. Rossi Pietro Alberto

Raspberry Pi: Hardware Programming. Rossi Pietro Alberto Rossi Pietro Alberto Agenda Introduzione Hardware Software Programmazione, primi passi Protocolli di comunicazione Programmazione Conclusioni Introduzione Il Raspberry Pi è una scheda elettronica impementante

Dettagli

MODELLO CLIENT/SERVER. Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it

MODELLO CLIENT/SERVER. Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it MODELLO CLIENT/SERVER Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it POSSIBILI STRUTTURE DEL SISTEMA INFORMATIVO La struttura di un sistema informativo

Dettagli

Comunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica

Comunicazione. Prof. Antonino Mazzeo. Corso di Laurea Specialistica in Ingegneria Informatica Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica UART/USART Intel 8251A Standard Universal Synchronous/Asynchronous Receiver/Trasmitter (USART) Progettata

Dettagli

Corso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa. Raccolta prove scritte. Prova scritta

Corso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa. Raccolta prove scritte. Prova scritta Corso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa Raccolta prove scritte Realizzare una classe thread Processo che deve effettuare un numero fissato di letture da una memoria

Dettagli

NOTE OPERATIVE. Prodotto Inaz Download Manager. Release 1.3.0

NOTE OPERATIVE. Prodotto Inaz Download Manager. Release 1.3.0 Prodotto Inaz Download Manager Release 1.3.0 Tipo release COMPLETA RIEPILOGO ARGOMENTI 1. Introduzione... 2 2. Architettura... 3 3. Configurazione... 4 3.1 Parametri di connessione a Internet... 4 3.2

Dettagli

Laboratorio di Informatica

Laboratorio di Informatica per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,

Dettagli

Consiglio regionale della Toscana. Regole per il corretto funzionamento della posta elettronica

Consiglio regionale della Toscana. Regole per il corretto funzionamento della posta elettronica Consiglio regionale della Toscana Regole per il corretto funzionamento della posta elettronica A cura dell Ufficio Informatica Maggio 2006 Indice 1. Regole di utilizzo della posta elettronica... 3 2. Controllo

Dettagli

Architettura dei calcolatori II parte Memorie

Architettura dei calcolatori II parte Memorie Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica ed Elementi di Statistica 3 c.f.u. Anno Accademico 2010/2011 Docente: ing. Salvatore Sorce Architettura dei calcolatori

Dettagli

Coordinazione Distribuita

Coordinazione Distribuita Coordinazione Distribuita Ordinamento degli eventi Mutua esclusione Atomicità Controllo della Concorrenza 21.1 Introduzione Tutte le questioni relative alla concorrenza che si incontrano in sistemi centralizzati,

Dettagli

La Comunicazione tra i dispositivi

La Comunicazione tra i dispositivi La Comunicazione tra i dispositivi Per fare comunicare i dispositivi occorre : a) stabilire un protocollo di comunicazione - definire una forma di interazione e sincronizzazione che rispecchi certe regole

Dettagli

Sistema Operativo. Fondamenti di Informatica 1. Il Sistema Operativo

Sistema Operativo. Fondamenti di Informatica 1. Il Sistema Operativo Sistema Operativo Fondamenti di Informatica 1 Il Sistema Operativo Il Sistema Operativo (S.O.) è un insieme di programmi interagenti che consente agli utenti e ai programmi applicativi di utilizzare al

Dettagli

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114 SCH 31 Scrittura/lettura RAM Obiettivi Strumenti e componenti Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo S1 S5 P1 IC1 = 74LS244 Dip switch Pulsante n.a. Octal tri-state

Dettagli

Ricevitore Supervisionato RX-24 Dati tecnici

Ricevitore Supervisionato RX-24 Dati tecnici Ricevitore Supervisionato RX-24 Dati tecnici Gestione a microprocessore 24 sensori memorizzabili 8 uscite allarme uno per canale 8 canali con 3 sensori per ogni canale 10 telecomandi programmabili 1 uscita

Dettagli

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: martedì, 12.00-13.00. Dip. Di Matematica Modalità esame: scritto + tesina facoltativa 1

Dettagli

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Università di Udine - Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Circuiti logici, lezione 1 Sintetizzare

Dettagli

Airone Gestione Rifiuti Funzioni di Esportazione e Importazione

Airone Gestione Rifiuti Funzioni di Esportazione e Importazione Airone Gestione Rifiuti Funzioni di Esportazione e Importazione Airone Funzioni di Esportazione Importazione 1 Indice AIRONE GESTIONE RIFIUTI... 1 FUNZIONI DI ESPORTAZIONE E IMPORTAZIONE... 1 INDICE...

Dettagli

MANUALE UTENTE Fiscali Free

MANUALE UTENTE Fiscali Free MANUALE UTENTE Fiscali Free Le informazioni contenute in questa pubblicazione sono soggette a modifiche da parte della ComputerNetRimini. Il software descritto in questa pubblicazione viene rilasciato

Dettagli

Gestione di una UART SOFTWARE.

Gestione di una UART SOFTWARE. Corso di BASCOM 8051 - (Capitolo 3 1 ) Corso Teorico/Pratico di programmazione in BASCOM 8051. Autore: DAMINO Salvatore. Gestione di una UART SOFTWARE. Capita, a volte in alcune applicazioni, di avere

Dettagli

Ing. Paolo Domenici PREFAZIONE

Ing. Paolo Domenici PREFAZIONE Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte

Dettagli

Invio SMS. DM Board ICS Invio SMS

Invio SMS. DM Board ICS Invio SMS Invio SMS In questo programma proveremo ad inviare un SMS ad ogni pressione di uno dei 2 tasti della DM Board ICS. Per prima cosa creiamo un nuovo progetto premendo sul pulsante (Create new project): dove

Dettagli

Comunicazione tra Computer. Protocolli. Astrazione di Sottosistema di Comunicazione. Modello di un Sottosistema di Comunicazione

Comunicazione tra Computer. Protocolli. Astrazione di Sottosistema di Comunicazione. Modello di un Sottosistema di Comunicazione I semestre 04/05 Comunicazione tra Computer Protocolli Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ Università degli studi di Salerno Laurea in Informatica 1

Dettagli

Manuale di Aggiornamento BOLLETTINO. Rel. 5.20.1H4. DATALOG Soluzioni Integrate a 32 Bit

Manuale di Aggiornamento BOLLETTINO. Rel. 5.20.1H4. DATALOG Soluzioni Integrate a 32 Bit Manuale di Aggiornamento BOLLETTINO Rel. 5.20.1H4 DATALOG Soluzioni Integrate a 32 Bit - 2 - Manuale di Aggiornamento Sommario 1 2 PER APPLICARE L AGGIORNAMENTO... 3 1.1 Aggiornamento Patch Storica...

Dettagli

G S M C O M M A N D E R Duo S

G S M C O M M A N D E R Duo S Il GSM Commander Duo S permette, di attivare indipendentemente o contemporaneamente due contatti elettrici, Contatto1 (C1) e Contatto2 (C2), attraverso una chiamata telefonica a costo zero al numero della

Dettagli

Mon Ami 3000 Multimagazzino Gestione di più magazzini fisici e/o logici

Mon Ami 3000 Multimagazzino Gestione di più magazzini fisici e/o logici Prerequisiti Mon Ami 3000 Multimagazzino Gestione di più magazzini fisici e/o logici L opzione Multimagazzino è disponibile per le versioni Azienda Light e Azienda Pro. Introduzione L opzione Multimagazzino

Dettagli

Strutturazione logica dei dati: i file

Strutturazione logica dei dati: i file Strutturazione logica dei dati: i file Informazioni più complesse possono essere composte a partire da informazioni elementari Esempio di una banca: supponiamo di voler mantenere all'interno di un computer

Dettagli

Introduzione all analisi dei segnali digitali.

Introduzione all analisi dei segnali digitali. Introduzione all analisi dei segnali digitali. Lezioni per il corso di Laboratorio di Fisica IV Isidoro Ferrante A.A. 2001/2002 1 Segnali analogici Si dice segnale la variazione di una qualsiasi grandezza

Dettagli

Guida Compilazione Piani di Studio on-line

Guida Compilazione Piani di Studio on-line Guida Compilazione Piani di Studio on-line SIA (Sistemi Informativi d Ateneo) Visualizzazione e presentazione piani di studio ordinamento 509 e 270 Università della Calabria (Unità organizzativa complessa-

Dettagli

Mon Ami 3000 Varianti articolo Gestione di varianti articoli

Mon Ami 3000 Varianti articolo Gestione di varianti articoli Prerequisiti Mon Ami 3000 Varianti articolo Gestione di varianti articoli L opzione Varianti articolo è disponibile per le versioni Azienda Light e Azienda Pro e include tre funzionalità distinte: 1. Gestione

Dettagli

CP Customer Portal. Sistema di gestione ticket unificato

CP Customer Portal. Sistema di gestione ticket unificato CP Customer Portal Sistema di gestione ticket unificato Sommario CP Customer Portal...1 Sistema di gestione ticket unificato...1 Sommario...2 Flusso gestione ticket...3 Modalità di apertura ticket...3

Dettagli

Corso di Informatica

Corso di Informatica CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Le Reti di Computer 2 Introduzione Una rete è un complesso insieme di sistemi di elaborazione

Dettagli

Il Sistema Operativo

Il Sistema Operativo Il Sistema Operativo Il Sistema Operativo Il Sistema Operativo (S.O.) è un insieme di programmi interagenti che consente agli utenti e ai programmi applicativi di utilizzare al meglio le risorse del Sistema

Dettagli

Laboratorio di Ingegneria del software Sistema di controllo di un ascensore Requisisti preliminari

Laboratorio di Ingegneria del software Sistema di controllo di un ascensore Requisisti preliminari Laboratorio di Ingegneria del software Sistema di controllo di un ascensore Requisisti preliminari A.A. 2012 2013 1 Introduzione Questo documento raccoglie i requisiti preliminari per il software di controllo

Dettagli

Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione

Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia

Dettagli

Reti sequenziali sincrone

Reti sequenziali sincrone Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T

Dettagli

GIROSCOPIO. Scopo dell esperienza: Teoria fisica. Verificare la relazione: ω p = bmg/iω

GIROSCOPIO. Scopo dell esperienza: Teoria fisica. Verificare la relazione: ω p = bmg/iω GIROSCOPIO Scopo dell esperienza: Verificare la relazione: ω p = bmg/iω dove ω p è la velocità angolare di precessione, ω è la velocità angolare di rotazione, I il momento principale d inerzia assiale,

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2014-15. Pietro Frasca. Parte II Lezione 5

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2014-15. Pietro Frasca. Parte II Lezione 5 Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2014-15 Parte II Lezione 5 Giovedì 19-03-2015 1 Intensità del traffico e perdita dei pacchetti La componente

Dettagli

In un modello a strati il SO si pone come un guscio (shell) tra la macchina reale (HW) e le applicazioni 1 :

In un modello a strati il SO si pone come un guscio (shell) tra la macchina reale (HW) e le applicazioni 1 : Un Sistema Operativo è un insieme complesso di programmi che, interagendo tra loro, devono svolgere una serie di funzioni per gestire il comportamento del computer e per agire come intermediario consentendo

Dettagli

LINEE GUIDA PER L EROGAZIONE DELLA FORMAZIONE INTERNA

LINEE GUIDA PER L EROGAZIONE DELLA FORMAZIONE INTERNA LINEE GUIDA PER L EROGAZIONE DELLA FORMAZIONE INTERNA Versione 01 25/10/2012 Indice PREMESSA... 2 1 ACCETTAZIONE CONDIZIONI GENERALI PER L EROGAZIONE DELLA FORMAZIONE INTERNA... 2 2 DEFINIZIONE MODULI

Dettagli

Manuale d uso. Fatturazione elettronica attiva

Manuale d uso. Fatturazione elettronica attiva Manuale d uso Fatturazione elettronica attiva Prima FASE Data Versione Descrizione Autore 10/03/2015 Versione 2.0 Manuale Utente Patrizia Villani 28/05/2015 Versione 3.0 Revisione Manuale Utente Patrizia

Dettagli

Guida rapida Vodafone Internet Box

Guida rapida Vodafone Internet Box Guida rapida Vodafone Internet Box Benvenuti nel mondo della connessione dati in mobilità di Vodafone Internet Box. In questa guida spieghiamo come installare e cominciare a utilizzare Vodafone Internet

Dettagli

Organizzazione della memoria principale Il bus

Organizzazione della memoria principale Il bus Corso di Alfabetizzazione Informatica 2001/2002 Organizzazione della memoria principale Il bus Organizzazione della memoria principale La memoria principale è organizzata come un insieme di registri di

Dettagli

Il protocollo MODBUS. Il protocollo MODBUS Pag. 1 di 11

Il protocollo MODBUS. Il protocollo MODBUS Pag. 1 di 11 Il protocollo MODBUS Il protocollo MODBUS Pag. 1 di 11 1. IL PROTOCOL MODBUS II protocollo MODBUS definisce il formato e la modalità di comunicazione tra un "master" che gestisce il sistema e uno o più

Dettagli

Gestione Risorse Umane Web

Gestione Risorse Umane Web La gestione delle risorse umane Gestione Risorse Umane Web Generazione attestati di partecipazione ai corsi di formazione (Versione V03) Premessa... 2 Configurazione del sistema... 3 Estrattore dati...

Dettagli

La Gestione delle risorse Renato Agati

La Gestione delle risorse Renato Agati Renato Agati delle risorse La Gestione Schedulazione dei processi Gestione delle periferiche File system Schedulazione dei processi Mono programmazione Multi programmazione Gestione delle periferiche File

Dettagli

SINT-13 SINTESI VOCALE VIA RADIO CON ATTIVAZIONE. Il presente manuale può essere soggetto a modifiche senza preavviso

SINT-13 SINTESI VOCALE VIA RADIO CON ATTIVAZIONE. Il presente manuale può essere soggetto a modifiche senza preavviso SINT-13 SINTESI VOCALE VIA RADIO CON ATTIVAZIONE MANUALE D USO E INSTALLAZIONE (VERSIONE 1.1) Il presente manuale può essere soggetto a modifiche senza preavviso Vi ringraziamo per aver scelto il nostro

Dettagli

ISTRUZIONI PER LA GESTIONE BUDGET

ISTRUZIONI PER LA GESTIONE BUDGET ISTRUZIONI PER LA GESTIONE BUDGET 1) OPERAZIONI PRELIMINARI PER LA GESTIONE BUDGET...1 2) INSERIMENTO E GESTIONE BUDGET PER LA PREVISIONE...4 3) STAMPA DIFFERENZE CAPITOLI/BUDGET.10 4) ANNULLAMENTO BUDGET

Dettagli

Reti di Calcolatori. Il software

Reti di Calcolatori. Il software Reti di Calcolatori Il software Lo Stack Protocollare Application: supporta le applicazioni che usano la rete; Transport: trasferimento dati tra host; Network: instradamento (routing) di datagram dalla

Dettagli

MANUALE D'USO DEL PROGRAMMA IMMOBIPHONE

MANUALE D'USO DEL PROGRAMMA IMMOBIPHONE 1/6 MANUALE D'USO DEL PROGRAMMA IMMOBIPHONE Per prima cosa si ringrazia per aver scelto ImmobiPhone e per aver dato fiducia al suo autore. Il presente documento istruisce l'utilizzatore sull'uso del programma

Dettagli

Cliens Redigo Versione 2015.2. Aggiornamento al manuale.

Cliens Redigo Versione 2015.2. Aggiornamento al manuale. Versione 2015.2 Processo Telematico Richiamando il Punto di Accesso Giuffrè dalla finestra principale di viene immediatamente proposta la finestra di selezione accesso tramite smart-card o OTP. Navigando

Dettagli

Introduzione. Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD... 6

Introduzione. Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD... 6 Appunti di Calcolatori Elettronici Esecuzione di istruzioni in parallelo Introduzione... 1 Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD...

Dettagli

Sistema ATM con rete NetRail. Divisione elco srl

Sistema ATM con rete NetRail. Divisione elco srl Sistema ATM con rete NetRail Divisione elco srl Introduzione Verrà di seguito descritto un sistema di gestione degli impianti automotore di tipo evoluto. Questo sistema si basa sull'utilizzo di una rete

Dettagli

INTERFACCIA PER PC MEDIANTE PORTA SERIALE

INTERFACCIA PER PC MEDIANTE PORTA SERIALE INTERFACCIA PER PC MEDIANTE PORTA SERIALE Scheda d interfaccia per PC da collegare alla porta seriale. Consente di controllare otto uscite a relè e di leggere otto ingressi digitali e due analogici. Un

Dettagli

Manuale di programmazione BerMar_Drive_Software

Manuale di programmazione BerMar_Drive_Software Invert er LG Manuale di programmazione BerMar_Drive_Software Mot ori elet t ric i Informazioni preliminari... 2 Installazione... 3 Avvio del programma... 4 Funzionamento Off-Line... 7 Caricamento di una

Dettagli