VLSI Testing. Motivazioni

Transcript

1 VLSI Testing Motivazioni Tipi di collaudo Specifiche e pianificazione Programmazione Analisi dei dati di collaudo Automatic Test Equipment Collaudo parametrico Sommario 1 Motivazioni Automatic Test Equipment (ATE) Influenzano quali test sono possibili Serie limitazioni di tipo analogico nelle misure ad alte frequenze Bisogna capirne le capacità rispetto alla logica digitale, memorie, nelle tecnologie System-on-a- Chip (SOC) Collaudo parametrico Misure di setup e hold time Calcolo di V IL, V IH, V OL, V OH, t r, t f, t d, I OL, I OH, I IL, I IH 2 1

2 Tipi di Testing Verification testing, characterization testing Verifica la correttezza del progetto e delle procedure di collaudo di solito richiede correzioni al progetto Manufacturing testing Collaudo di fabbrica di tutti i chip prodotti per guasti parametrici e difetti casuali Acceptance testing (incoming inspection) Collaudo svolto dai clienti sui chip acquistati per verificarne la qualità 3 Principi fondamentali del collaudo 4 2

3 Automatic Test Equipment Consiste di: Calcolatore 32-bit Digital Signal Processor (DSP) per il collaudo analogico Test Program (scritto in un linguaggio ad alto livello) Probe Head (con i contatti per i pin del chip) Probe Card o Membrane Probe (contiene elettronica di misura dei segnali) 5 Verification Testing Molto costoso Consiste di: Microscopio elettronico a scansione Analisi ottica Electron beam testing Metodi di intelligenza artificiale Collaudi funzionali 6 3

4 Characterization Test Collaudo di caso peggiore Scelta dei collaudi che discriminano fra i chip che discriminano i chip corretti da quelli guasti Seleziona dei campioni significativi di chip Ripete i test per ogni condizione di collaudo ambentale Risultati rappresentabili su Schmoo plot Diagnosi e correzione di errori di progetto Continua durante la produzione per migliorare progetti e processi e la resa (yield) 7 Schmoo Plot 8 4

5 Manufacturing Test Determina se i chip prodotti rispettano le specifiche Deve coprire % alte di guasti Deve minimizzare i tempi di collaudo (e quindi i costi) Non svolge alcuna diagnosi di guasto Collauda ogni dispositivo sul chip Il collaudo deve avvenire alla velocità cui operano i dispositivi 9 Burn-in o Stress Test Processo: Sottopone i chip a alte temperature & sovratensioni di alimentazione, durante l esecuzione di collaudi di produzione E in grado di rivelare: Mortalità infantile chip danneggiati che tipicamente falliscono nei primi 2 giorni di applicazione provoca questi guasti prima che i chip vengano dati ai clienti Freak failures dispositivi con gli stessi meccanismi di guasto dei dispositivi affidabili 10 5

6 Incoming Inspection Viene fatta in modo: Simile al collaudo di produzione Più comprensiva del collaudo di produzione E orientata ad applicazioni specifiche Viene fatta su un campione casuale di dispositivi Dimensioni che dipendono dalla qualità dei dispositivi e dalle specifiche di affidabilità dei sistemi Evita di inserire dispositivi difettosi in sistemi dove i costi di diagnosi eccedono quelli della incoming inspection 11 Tipi di collaudo di produzione Wafer sort o probe test viene fatto prima che il wafer sia tagliato in chip Caratterizzazione preliminare dispositivi di test sono verificati per misurare alcuni parametri di test Collaudo di dispositivi una volta inseriti nel package 12 6

7 Sottotipi di collaudo Parametrico misura le proprietà elettroniche dei pin di I/O ritardi, tensioni, correnti, etc. veloce ed economico Funzionale utilizzato per coprire % molto alte di guasti modellati collauda ciascun transistore e connessione nei circuiti digitali lungo e costoso principale soggetto del corso 13 Significati differenti di collaudo funzionale ATE e Produzione vettori di collaudo applicati per avere alte coperture nel collauto di produzione Verifica di progetto collaudo con vettori di verifica, che determinano se un circuito verifica le specifiche coperture di guasto molto basse (< 70 %) 14 7

8 Specifiche & Pianificazione Specifiche: Caratteristiche funzionali Tipo di Device Under Test (DUT) Vincoli fisici Package, no. di pin, etc. Caratteristice ambientali alimentazione, temperatura, umidità, etc. Affidabilità livello di qualità di accettazione (#difetti/milione), rateo di guasto, etc. Pianificazione: Tipi di ATE da utilizzare Tipi di collaudo Specifiche sulla copertura di guasto 15 Programmazione di Collaudo 16 8

9 Analisi dei dati di collaudo Utilizzi dei dati degli ATE: Elimina i DUTs malfunzionanti Informazioni sul progetto di fabbricazione Informazioni sulle debolezze di progetto I dispositivi che passano il collaudo sono sicuramente corretti solo se i vettori di collaudo coprono il 100% dei guasti Failure mode analysis (FMA) Diagnosi delle cause dei dispositivi malfunzionanti Permettono di migliorare il progetto logico & e le regole di layout 17 Automatic Test Equipment (ATE) Jan. 25, 2001 VLSI Test: Bushnell-Agrawal/Lecture

10 ADVANTEST Model T6682 ATE 19 T6682 ATE 20 10

11 T6682 ATE Specifiche 0.35 µm VLSI chip nella realizzazione 1024 pin Velocità: 250, 500, o 1000 MHz Accuratezza temporale: +/- 200 ps Range di tensione: -2.5 to 6 V Accuratezza sull istante di campionamento del: +/- 870 ps Risoluzione sul periodo di clock: ps Pattern multiplexing: 2 test in un periodo di ATE Pin multiplexing: 2 pin per controllarne 1 del DUT 21 Generazione di Test Pattern (fisica fisica) Sequential pattern generator (SQPG): memorizza 16 Mvectors di patterns da applicare al DUT Algorithmic pattern generator (ALPG): 32 indirizzi independenti, 36 data bits Collaudo di memorie Scan pattern generator (SCPG) supporta il JTAG boundary scan, riducendo l occupazione di memoria 2 Gvector or 8 Gvector sizes 22 11

12 Pin Electronics 23 T6682 ATE Software Solaris UNIX su una UltraSPARC 167 MHz CPU per le funzioni non in tempo reale Sistema operativo in tempo reale su una UltraSPARC 200 MHz CPU per il controllo del tester Periferiche Viewpoint software per debug, valutazione, & analisi di chip VLSI 24 12

13 Tipico Programma di Test 1. Probe test per i difetti più grossolani 2. Verifica dei contatti elettrici 3. Collaudo funzionale 4. DC collaudo parametrico 5. AC collaudo parametrico Valori non accettabili di tensione/corrente/delay ai pin Limiti non accettabili sulle operazioni 25 Sommario Collaudo parametrico determina se l elettronica sui pin di I/O funziona correttamente dal punto di vista digitale per quello che riguarda la tensione logica, correnti, e ritardi Test funzionali determina se i sottosistemi interni del chip internal logic/analog sub-systems funzionano correttamente Problemi di costo degli ATE Pin induttanza dei pin Frequenze > GHz Alto numero di pin (1024) Riduzione del costo degli ATE Multi-Site Testing (parallelizzazione) Metodi di DFT come Built-In Self-Test 26 13