Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 1 di 5

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 1 di 5"

Transcript

1 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 1 di 5 IL MICROCONTROLLORE 68HC11 Il dispositivo 68HC11 e' un microcontrollore. La differenza più marcata rispetto ai microprocessori (quali 80xx86,Z80,68000,..) consiste nella presenza a bordo del chip di blocchi funzionali (interfacce di I/O, memorie, timer,controllori di interruzione, convertitori A/D, interfacce seriali,..) che nei sistemi a microprocessore sono realizzati da sottosistemi (integrati) esterni. L'uso dei microcontrollori rende dunque possibile il progetto di piccoli sistemi di controllo con un ridotto numero di componenti aggiuntivi esterni. Nel 68HC11A1 1 e' presente ad esempio un piccolo quantitativo di RAM,EEPROM,ROM 2 ed alcune interfacce di I/O (chiamate PORTI, con funzioni simili ai 244/373) che rendono possibile un modo di funzionamento chiamato SINGLE-CHIP MODE che non richiede alcun modulo aggiuntivo di memoria. I pin che andrebbero usati come address bus e data bus per le memorie restano cosi' disponibili per altri scopi (I/O) EXPANDED-MULTIPLEXED MODE Il modo di funzionamento che permette l' accesso a moduli esterni di I/O e memoria e' detto EXPANDED-MULTIPLEXED MODE e per risparmiare sul numero dei pins, prevede un bus ADDRESS/DATA multiplato. I pin del data bus, prima di funzionare come data-bus vero e proprio 3, per un certo intervallo di tempo funzionano come parte bassa (segnali A0..A7) dell 'address-bus. Lo stesso gruppo di pin, cioe', in un primo intervallo di tempo svolge la funzione di address-bus poi quello di data-bus. Poiche' le memorie hanno bisogno di indirizzi stabili e completi per tutta la durata delle operazioni di lettura/scrittura, il progettista HW deve incaricarsi di realizzare una rete logica (basta un 373) che separi gli indirizzi dai dati ricostruendo l' address.bus completo a 16 bit. l 373 di figura realizza questo scopo: appena vede uscire sugli 8 pin D0..D7/A0..A7 un indirizzo, lo 'fotografa' e ne mostra il valore sulle sue uscite in modo permanente alle memorie, cioè lo trattiene anche quando al suo ingresso l indirizzo scompare per far posto al dato. Quando sugli stessi fili viaggia invece un dato, il 373 lo ignora lasciando inalterate le uscite (in modo che trattengano i segnali dell' ultimo indirizzo). Il micro, per far capire al 373 quando sul data bus viaggia temporaneamente un indirizzo, attiva un segnale particolare detto AS\ (Address Strobe). E' questo segnale che il progettista deve usare (come in figura) per controllare l' ingresso di comando G del 373 in modo che campioni, al momento giusto, i segnali di indirizzo e non quelli del dato. SEGNALI DI CONTROLLO RD\ e WR\ Un altra particolarita' dell' HC11 e' legata la fatto che i segnali di controllo delle operazioni di lettura RD\ e scrittura WR\ debbono essere generati a cura dal progettista a partire dalle uscite del micro E 4 ed R/W\ 5. Il segnale RD dev' essere attivato SE E SOLO SE R/W vale 1 ed il clock E vale 1 (cioe' si trova nella seconda meta' del suo periodo, in cui il data bus risulta sgombro, non impegnato dall' indirizzo, come si puo' osservare in fig. 3). In formule RD= R/W\*E RD\= (R/W\ E) L' equazione di WR si trova in modo analogo. Queste espressioni logiche possono essere realizzate usando il PAL 6 FASI DI ATTIVITA DEL MICROPROCESSORE L attivita della CPU 7 dell HC11 si svolge secondo lo schema semplificato di figura in cui si evidenzia l alternanza continua di due fasi principali: lettura dell istruzione (fase di FETCH) e sua esecuzione (fase di EXECUTE). Per svolgere in modo ordinato la sequenza delle istruzioni dei programmi, la CPU usa un registro a 16 bit di nome PC (Program Counter, nei sistemi 80XXX si chiama EIP..)che contiene sempre l indirizzo dell istruzione da eseguire. 8 Quando l HC11 viene acceso (ovvero resettato) in expanded-mode, il valore di PC viene caricato con il valore reperito nei due byte posti in memoria all indirizzo FFFEH. Ecco perche e necessario che questo indirizzo sia coperto da un chip di memoria non volatile Cio giustifica il fatto di collocare la EPROM in fondo alla mappa degli indirizzi.in particolare, dentro la EPROM negli ultimi due byte si deve inserire l indirizzo di partenza del programma. LE PRINCIPALI ISTRUZIONI Ricadono nelle seguenti categorie: 9 1 esistono diverse versioni dell' HC11,che differiscono soprattutto per la quantita' ed il tipo di memoria installata. Il chip 68HC11K4 contiene, ad esempio 24KPROM (OTP), assente nella versione HC11A1.La frequenza max di Eclock e' 5MHz contro i 2 della A1 2 Quest' ultima puo' programmarla solo il costruttore. Risulta conv. per grandi quantitativi e percio' nei nostri progetti verra' sempre ignorata, cosi' come il single-chip mode che dovrebbe utilizzarla per i programmi. C' e' tuttavia un modo di funzionamento, detto special-bootstrap mode, assai simile al single-chip (differisce per il meccanismo di avvio ed altri piccoli dettagli).avviando l' HC11 in special-bootstrap mode (pin MODA, MODB=0,0) e' ancora possibile fare a meno di moduli aggiuntivi di memoria, mettendo i programmi in EEPROM (solo512bytes) e facendo partire il micro con i pin PD0 e PD1 collegati assieme (questa connessione ha l' effetto di costringere l' HC11 ad eseguire il programma in EEPROM) 3 per ricevere/spedire il dato da/alla memoria o I/O 4 E' il segnale di clock (onda quadra) che scandisce le fasi delle operazioni di lettura scrittura del micro. Nella sua prima meta' il data bus e' temporaneamente impegnato con la parte bassa dell' indirizzo e quindi non puo' ospitare dati. I comandi RD e WR\ dovranno essere attivati SOLO nella seconda meta'. 5 vale 1 quando il micro vuole leggere e 0 quando vuole scrivere 6 al quale, percio',andranno cllegati all' ingresso i sgenali E ed R/W\. In uscita preleveremo RD\ e WR\ da collegare agli OE\ ed ai WE\ delle memorie. 7 Central Processing Unit: e' unita che esegue le istruzioni. Nell HC11 ci sono altri blocchi funzionali (TIMER, SERIALE,A/D, MEM: 8 PC puo essere alterato dalle istruzioni di salto. 9

2 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 2 di 5 INTERFACCIAMENTO DELL HC11 CON LE MEMORIE ED I DISPOSITIVI I/O ESTERNI (expanded mode) Quando l HC11 esegue una istruzione che gli comanda di accedere (in lettura o scrittura) ad un byte (cella) di memoria o I/O gestisce i segali di interfaccia 10 secondo la sequenza temporale descritta in seguito che globalmente e detta CICLO DI LETTURA o SCRITTURA ed e divisa in due fasi, corrispondenti alle due meta del periodo del clock E (T Eclock=500ns) (il diagramma sottostante si riferisce al caso di una lettura (da un 244 posto all indirizzo 7) seguita da una scrittura su un 373 (addr 4) 1)Viene posto sull address bus l INDIRIZZO della cella da leggere o scrivere (NB:la parte bassa cioe i bit A0..A7 in questa prima meta del ciclo occupano temporaneamente il data bus 11 ) l INDIRIZZO della cella da leggere o scrivere(nb:la parte bassa cioe i bit A0..A7 in questa prima meta del ciclo occupano.il PAL decodifica questo indirizzo determinando in quale dispositivo di memoria o I/O risiede la cella corrispondente e subito provvede ad attivare il suo chip-select. Il dispositivo (unico) che ha ricevuto il chip select si prepara a rispondere al micro cosa che accadrà non appena riceverà il comando di scrittura (WR\) o lettura(rd\). 2)Viene attivato il segnale RD\ oppure WR\ a seconda del tipo di operazione che il micro deve compiere 12. Se l operazione e una lettura, la memoria (o l I/O) invia il dato al micro tramite il data bus. Sul fronte di discesa del segnale E il micro incamera(campiona) questo dato depositandolo in uno dei suoi registri interni pronto per sottoporlo alle operazioni previste dalle successive istruzioni.. Il tempo concesso dal micro alle memorie o I/O per rispondergli, dal momento in cui emette sull address-bus l indirizzo della cella desiderata, e pari a 276ns (con T Eclock=500ns).A questo intervallo bisogna sottrarre il tempo di propagazione degli indirizzi attraverso il 373 e, se T ACC=T CE 13, anche il ritardo di propagazione del PAL, come descritto nel paragrafo Verifica della compatibilta' con le temporizzazioni dell' HC11 (a 8MHz) Perché i cicli di accesso alle memorie o I/O funzionino correttamente, cioè il micro riesca a leggere e scrivere la cella desiderata, e necessario che il progettista HW assegni un indirizzo ad ogni byte contenuto nei vari chip. Cio viene fatto utilizzando una mappa degli indirizzi come negli esempi visti a lezione. Essa serve a capire quale chip deve essere selezionato (abilitato) ogni volta che il micro emette sull address bus un certo indirizzo, in particolare serve a calcolare le equazioni dei segnali, detti CHIP-SELECT, che si collegano ai pin CE\ dei vari integrati, fornendogli l abilitazione generale. Per ogni accesso effettuato al micro un solo chip-select e attivo ed un solo integrato (quello che contiene il byte indirizzato dal micro), risulta conseguentemente abilitato. 10 (address bus A0..A15, data bus D0..D7 e control bus RD\ e WR\ ottenuti a partire da E ed R/W\ con una semplice rete logica RD=E*R/W\, WR=E*(R/W\)\) 11 La funzione del 373 collegato al segnale AS e quella di catturare la parte bassa dell indirizzo nel momento in cui appare sul data BUS, rendendola poi disponibile sulle sue uscite (collegate alle memorie/io/pal) in modo permanente per il resto dell operazione di lettura/scrittura, quando sul data bus l indirizzo scompare per cedere il posto al dato. 12 Il micro imposta il segnale R/W a 1 oppure a 0 a seconda che voglia leggere o scrivere. E' il PAL che genera i segnali RD e WR a partire da questo segnale e dal segnale E. L'equazione è: RD= R/W * E. 13 Cioè se il parametro più critico delle temporizzazioni della memoria è T CE= ritardo nell'emissione dei dati rispetto all'attivazione del pin CE..

3 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 3 di 5 Progetto HW DI SISTEMI BASATI SUL Mc 68hc11 IN EXPANDED-MODE Il progetto HW consiste sommariamente nella scelta e nel corretto collegamento al micro delle memorie e delle interfacce di I/O e nella definizione del contenuto del PAL. Il PAL è il dispositivo che ha il compito di selezionare, sulla base degli indirizzi emessi dal micro, il chip di memoria o I/O che deve rispondergli. IL PAL seleziona il chip che deve rispondere al micro attivando quella, delle sue diverse uscite, che è collegata proprio al pin di abilitazione (ad eempio CE) del chip interessato. Questo segnale di uscita si chiama chip-select; è generato all'interno del PAL da una rete logica di cui il progettista deve determinare (calcolare) l'espressione (come si faceva in 3 nel progetto delle reti logiche). Questa fase di progetto possiamo chiamarla calcolo delle equazioni dei chip select Calcolo delle equazioni dei chip select: Cosa sono i chip select? Ogni volta che il micro vuole accedere ad una cella, emette il suo indirizzo sui fili dell'addres bus, che nel acso dell'hc11 sono 16, A0..A15. Occorre un circuito che in base a questo indirizzo, cio' sulla base dei valori di A0..A15 selezioni il chip giusto, cioè quello contente la cella corrispondente all'indirizzo emesso dal micro. La selezione avviene semplicemente attivando un segnale collegato al pin CE del chip da abilitare. Questi segnali collegati ai pin CE dei vari moduli, e che selezionano (abilitano) il solo chip destinato ad essere letto/scritto dal micro si chiamano chip-select. Come si progetta il circuito che genera i chip select? Il chip select di un determinato modulo deve essere attivato solo quando sui fili del'address bus c'è n indirizzo associato ad una cella contenuta in quel modulo. Prima di tutto occorre stabilire per ogni cella contenuta nei vari moduli, qual'è il suo indirizzo. Ciò è deciso dal progettista HW compilando una mappa degli indirizzi, in cui sono elencati tutti gli indirizzi che il micro puo' emettere e di fianco le celle che si desidera associare a quegli indirizzi (basta scrivere il nome del chip) Una volta compilata la mappa cerca di progettare il circuito che genera il chip select di ogni chip, guardando cosa hanno in comune tutti gli indirizzi delle celle contenute nel chip. Nell'esempio elementarissimo di figura 1, in cui si è fata l'ipotesi che il micro abbia solo 4 fili di indirizzo (A0..A3) si nota che le celle della memoria EPR2 hanno indirizzi che iniziano tutti con A3=0, A2=1. Se allora il progettista fa generare il chip select di EPR2 (chiamato CEROM2: il nome lo sceglie il progettista in modo arbitrario) da un circuito che fa l'and di A3 negato ed A2 otterrà l'effetto di attivare EPR2 (attivando l chip select collegato al suo pin CE) proprio ogni volta che il micro emetterà uno degli indirizzi associato a questo chip. Quindi CEROM2 = A 3 x A 2 Per le altre equazioni si procede in modo analogo. Progetto HW: tecnica di calcolo delle equazioni dei chip select con chip di memoria commerciali vedi appunti, esempio di progetto Quando i fili di indirizzo del micro sono molti è impensabile compilare una mappa degli indirizzi come si è fatto nell'esempio precedente, servito solo ad illustrate i concetti fondamentali.

4 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 4 di 5 Una tecnica di calcolo delle equazioni è esposta nell'esempio completo di progetto negli appunti ftp://ftp.itisvinci.com/ftp/4be_5be/4be appunti/appunti_4_hc11 (marzo_aprile 2009).pdf, pag da studiare! CALCOLO DELLE EQUAZIONI DEI CHIP-SELCT 0) Si disegna la mappa degli indirizzi da 0x0000 (primo indirizzo emesso dal micro) all'ultimo 0xFFFF 1)Si sceglie la posizione (cioe' l' indirizzo di partenza) del chip all' interno della mappa degli indirizzi. Quando sia possibile, per semplificare la scrittura delle equazioni, conviene scegliere un valore che sia multiplo della capacita' del chip, oppure 0. Ad esempio, un chip di 4K andrà collocato, se possibile ad un indirizzo multiplo di 4K, cioe' 4K (0x1000), 8K (0x2000), 12K(0x3000),..etc, oppure 0. Cio' si ottiene se i chip vengono disposti in ordine di capacità decrescente (dal più grande al più piccolo) sia quando si deve partire dall'inizio della mappa (indirizzo 0x0000) sia quando si deve partire dal fondo (indirizzo 0xFFFF) NB: In expanded-mode, e' necessario che gli ultimi due indirizzi della mappa (FFFE,FFFF) siano sempre coperti da un chip di memoria non volatile. Le due locazioni poste a questi indirizzi debbono infatti contenere l' indirizzo (16bit=2bye!) di partenza del programma che il micro deve eseguire quando viene acceso/resettato. L' HC11 infatti, appena avviato, preleva da queste celle l' indirizzo della prima istruzione da eseguire. E' per questa ragione che d'ora in avanti porremo sempre un chip di EPROM in fondo alla mappa degli indirizzi (e le SRAM all'inizio) 2)Si scrive il prodotto di tutti i segnali dell' address bus, dal piu significativo A15 fino ad AN, dove N e' legato alla capacita' del chip dalla relazione capacita' = 2 N. Ad esempio, se la capacita' e' 8KB (=2 13 ) scriveremo CHIP_SELECT = A15*A14*A13 3) Si scrive in binario l' indirizzo di partenza del chip sopra ai segnali individuati al punto precedente, e per ogni bit uguale a 0 si NEGA il segnale sottostante. Es: Un chip di SRAM da 2KB e' collocato all' indirizzo 0x7000. Esprimo 2K come potenza del 2: 2K=2 11 Scrivo il prodotto del segnali da A15 fino ad A11: CS_SRAM= A15*A14*A13*A12*A11 Scrivo l' indirizzo di partenza 7000H (in binario ) sopra ai segnali di indirizzo CS_SRAM= A15*A14*A13*A12*A11 Nego i segnali sottoposti ad uno 0 CS_SRAM= A15*A1*A13*A12*A11 NB: i dispositivi elementari di I/O, come i 244 ed i 373, avendo un solo pin di abilitazione e non 2 o 3 (come le SRAM che hanno CE\, OE\, WE\) esigono generalmente che a questo unico pin arrivi un chip-select condizionato in modo da tenere conto anche del tipo di operazione, LETTURA o SCRITTURA. Alle equazioni dei chip-select dei 244 e 373 occorre perciò aggiungere il prodotto (and) per RD o WR in modo che i segnali si attivino quando il micro emette l indirizzo associato E (and) sta facendo un lettura (caso 244) oppure una scrittura (caso 373) Un esempio completo di compilazione della mappa degli indirizzi e di calcolo delle equazioni dei chip select è mostrato nel punto 2 del progetto svolto in fondo agli appunti Le equazioni così ottenute debbono poi essere programmate all interno del PAL (perche si formino i circuiti logici corrispondenti) tramite apposite apparecchiature (EPROM PROGRAMMER) da collegare al PC. Per questa operazione e disponibile del SW opportuno che permette di scivere le equazioni in un file e fornisce tutti comandi necessari per programmare il PAL. Progetto HW: Utilizzo di un PAL per realizzare le equazioni (circuiti) dei chip select e dei segali RD e WR La descrizione dei dispositivi PAL è svolta in una scheda apposita, più avanti. oppure vedi ftp://ftp.itisvinci.com/ftp/4be_5be/4be appunti/appunti_4_hc11 (marzo_aprile 2009).pdf pag 8 Progetto HW: interfacciamento del micro con le memorie Le memorie dispongono innanzitutto del pin di abilitazione generale CE (Chip Enable) da collegare al chip select. Infati un chip dei memoria deve ricevere l'abilitazione generale solo quando l'indirizzo emesso dal micro corrisponde ad una cella posta al suo interno, e questo fatto è segnalato proprio dall'attivazione del chp select. I pin che comandano la lettura e la scrittura OE e WE si collegano a segnali RD e WR prodotti da un circuito (realizzato a carico del progettista) che li attiva in base ai segnali del micro R / W ed E. Ricordando che solo quando E vale 1 il data bus è pronto per trasferire i dati, e che quando il micro vuole scrivere pone il segnale R/W a 0, il circuito che genera il WR avrà equazione WR= R / W E ed inoltre per il RD, RD = R / W E I pin di indirizzo A 0..A N-1 (in cui N è legato alla capacità del chip = numero di BYTE contenuti nel chip, dalla relazione 2 N = capacità si collegano ai primo N segnali dell'address bus del micro. I pin D0..D7 su cui entrano/escono dati, si collegano al data bus del micro. Progetto HW: interfacciamento del micro con i porti di input ed output I porti elementari 244 e 373 non hanno due pin di controllo separati per l'abilitazione generale (CE) e per la lettura (OE) o scrittura (WE) come le memorie, ma un solo pin. Per il 373, ad esempio questo pin si chiama G. Il chip select del 373 deve allora essere condizionato (moltiplicato, ossia messo in AND) con il segnale WR in modo che si attivi quando il micro emette il suo indirizzo ed inoltre vuole scrivere (e non leggere) Vedi equazione di G373 nella figura figura. Per accedere nei programmi C ai porti di I/O in un sistema HC11, si puo' usare la notazione MB(indirizzo del porto) Esempi: vedi lezione. Progetto HW: Porti di I/O disponibili a bordo dell'hc11 (da usarsi, nel caso bastino, al posto di 244 e 373 esterni) Anche nella modalità di funzionamento expanded-mode, sono disponibili sull'hc11 diversi porti di I/O che possono evitare, qualora i segnali da collegare siano pochi, l'utilizzo di 373/244 esterni. la descrizione dettagliata dei pin di I/O disponibili è svolta in una scheda appsita più avani

5 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 5 di 5 Progetto HW: dispositivo di output HPDL2416 Si tratta di un display con 4 caratteri i visualizzabili. Dal punto di vista HW, puo essere considerato come un piccolo chip di memoria di sola scrittura (e presente il solo segnale WR ) contenente 4 celle selezionabili tramite i due fili di indirizzo A1A0.Cio che scriviamo dentro le celle viene interpretato come il codice ASCII di un carattere e subito mostrato sul corrispondente blocco visualizzatore. Inserendo ad esempio il numero 65 dentro alla cella 0, si ottiene l effetto di visualizzare il carattere A nella posizione 0 (estrema destra).disponendo diversi chip in serie/parallelo si possono ottenere sistemi di visualizzazione piu complessi. NB: nella mappa degli indirizzi questo componente occupa 4 locazioni (4 indirizzi ad esempio da 0x2000 a 0x2003) All interno dei programmi C potremo accedere a questo dispositivo usando la funzione, appositamente definita per gestire l HPDL printf_hp (indirizzo HPDL,stringa_di_formato,espressioni); in tutto simile alla ordinaria printf(..) gia studiata in 3 a colla differenza principale di dover indicare come primo parametro l indirizzo assegnato al display 14 dal progettista. Il codice della printf_hp puo essere sviluppato per esercizio o visto a lezione. Altre funzioni più semplici per visualizzare un intero ed un numero reale sono mostrate nel riquadro. //esempio 1 Funzione che visualizza un numero intero (passatogli come secondo argomento) su un HPDL posto ad un certo indirizzo (passatogli come primo argomento) void visinthpdl(int addr, int A) {MB(addr )=(IV %10) +'0'; MB(addr+1)=(IV/10 ) %10 +'0'; MB(addr+2)=(IV/100) %10+'0'; MB(addr+3)=(IV/1000)%10+'0'; } //esempio 2 Funzione che visualizza un float con una due cifre decimali void visfloathpdl(int addr, float V) {int IV; IV=V*100; MB(addr )=(IV %10) +'0'; MB(addr+1)=(IV/10)%10 +'0'; MB(addr+2)='.'; MB(addr+3)=(IV/100)%10+'0'; } I dispositivi PAL Per implementare le equazioni dei chipslect si possono usare circuiti LSI come il 74xx00 (contenente 4 NAND), decoder (come il 74xx138), oppure più comodamente dei dispositivi chiamati PAL (Programmable Array Logic). Si tratta di componenti che contengono al loro interno porte AND e porte OR (nelle versioni più semplici) come mostrato nella figura a lato. Tra gli ingressi del PAL e quelli degli AND c'è una griglia (matrice) di connessione programmabile, nel senso che il contatto tra le righe e le colonne, e quindi il collegamento tra gli ingressi e gli AND può essere programmato in base ai desideri del progettista. In particolare, le righe sono collegate alle colonne da elementi assimilabili a fusibili. La programmazione, effettuata da apposite apparecchiature, brucia i fusibili nei punti in cui il contatto deve essere aperto. In questo modo è possibile realizzare espressioni SOMME DI PODOTTI (vedi prima forma canonica studiata in terza, e le equazioni ottenute con il metodo di Karnaugh) Nella figura le X simboleggiano contatti CHIUSI quindi l'equazione dell'uscita S è: ABC+A\B\C+A\BC\+AB\C\ Esistono versioni di PAL che possono essere anche riprogrammati. Per la programmazione occorre usare apparecchiature chiamate EPROM o PLD POGRAMMER da collegare ad un PC. Usando un apposito software (sono ad esempio liberamente scaricabili da internet PALASM oppure il più avanzato CUPL della Logical Devices) si è aiutati nella scrittura delle equazioni e nella loro programmazione all'interno del PAL. (altre info sul Manuale Hoepli pag XIV-194 etc) 14 (quello stabilito compilando la mappa di tutti gli indirizzi)

Architettura del computer (C.Busso)

Architettura del computer (C.Busso) Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A Calcolatori Elettronici L-A Mapping di chip di memoria e interfacce negli spazi di indirizzamento di sistemi con bus dati da 8 bit Decodifica degli indirizzi Decodifica completa Decodifica semplificata

Dettagli

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono

Dettagli

ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE

ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE 1. INTRODUZIONE In questo capitolo viene presentata la struttura, sia interna che esterna, di un microprocessore generico riprendendo i concetti esposti nella

Dettagli

Struttura del calcolatore

Struttura del calcolatore Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione

Dettagli

Lezione 3: Architettura del calcolatore

Lezione 3: Architettura del calcolatore Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile

Dettagli

Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18

Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Calcolatore: sottosistemi Processore o CPU (Central Processing

Dettagli

ARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4

ARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4 ARCHITETTURE MICROPROGRAMMATE. 1 Necessità di un architettura microprogrammata 1 Cos è un architettura microprogrammata? 4 Struttura di una microistruzione. 5 Esempi di microprogrammi 9 Esempio 1 9 Esempio

Dettagli

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR Architettura di un computer La macchina di Von Neumann Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.

Dettagli

Anatomia e fisiologia del computer: l architettura del calcolatore

Anatomia e fisiologia del computer: l architettura del calcolatore Corso di Laurea Ingegneria Civile Fondamenti di Informatica Dispensa 01 Anatomia e fisiologia del computer: l architettura del calcolatore Marzo 2009 L architettura del calcolatore 1 Nota bene Alcune parti

Dettagli

8 Microcontrollori PIC

8 Microcontrollori PIC 8 Microcontrollori PIC 8.1 Descrizione generale Un microcontrollore è un dispositivo elettronico che opportunamente programmato è in grado di svolgere diverse funzioni in modo autonomo. Essenzialmente

Dettagli

Ing. Paolo Domenici PREFAZIONE

Ing. Paolo Domenici PREFAZIONE Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte

Dettagli

Interfacciamento con memorie Pagina 1 di 9

Interfacciamento con memorie Pagina 1 di 9 Interfacciamento con memorie Pagina 1 di 9 Supponiamo di voler interfacciare il microprocessore con un chip di memoria RAM da 2 Kbyte in modo che le 2048 locazioni del chip occupino i primi 2048 indirizzi

Dettagli

SISTEMI A MICROPROCESSORE

SISTEMI A MICROPROCESSORE Istituto Tecnico Industriale Statale EUGENIO BARSANTI 80038 POMIGLIANO D ARCO (NA) Via Mauro Leone, 105 Specializzazioni: Meccanica Tel. (081) 8841350 - Fax (081) 8841676 Elettrotecnica e Automazione Distretto

Dettagli

La macchina programmata Instruction Set Architecture (1)

La macchina programmata Instruction Set Architecture (1) Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un

Dettagli

DISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10

DISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10 DISPLAY REMOTO PILOTATO DALLA SERIALE su CPU18LCD LCD_SERv10 035-693737 1 FUNZIONI del sistema: Il sistema è composto da: 1. una scheda con a bordo ÄÅ Un regolatore 12Vcc / 7Vcc Ä a 5Vcc ÄÇ Un microprocessore

Dettagli

Insegnamenti di Sistemi Elettronici Dedicati 1 (Corso di Laurea in Ingegneria Elettronica)

Insegnamenti di Sistemi Elettronici Dedicati 1 (Corso di Laurea in Ingegneria Elettronica) Insegnamenti di Sistemi Elettronici Dedicati 1 (Corso di Laurea in Ingegneria Elettronica) Sistemi Elettronici Digitali1 (Corso di Laurea Specialistica in Ingegneria delle Telecomunicaizoni) Introduzione

Dettagli

I sistemi di elaborazione

I sistemi di elaborazione 2 I sistemi di elaborazione 2.0 I sistemi di elaborazione c Diego Calvanese Fondamenti di Informatica Corso di Laurea in Ingegneria Elettronica A.A. 2001/2002 2.0 0 2 I sistemi di elaborazione Architettura

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore

Dettagli

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da

Dettagli

Architettura degli Elaboratori

Architettura degli Elaboratori Circuiti combinatori slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni 1 Circuiti integrati I circuiti logici sono realizzati come IC (circuiti integrati)! realizzati su chip di silicio

Dettagli

Microprocessori, Microcontrollori e DSP (Digital Signal Processors)

Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Il microprocessore è un dispositivo integrato digitale che può essere programmato con una serie di istruzioni per effettuare una specifica

Dettagli

Sistemi Elettronici #1. Sistemi Elettronici. Definizioni e concetti generali. Sistemi Elettronici Laurea Triennale in Elettronica A.A.

Sistemi Elettronici #1. Sistemi Elettronici. Definizioni e concetti generali. Sistemi Elettronici Laurea Triennale in Elettronica A.A. Sistemi Elettronici Definizioni e concetti generali Concetti generali Il microcontrollore è un dispositivo che raggruppa su un unico chip un processore ed un insieme di dispositivi CPU Memoria RAM Memoria

Dettagli

UNITÀ DI ELABORAZIONE (CPU) UNITÀ DI ELABORAZIONE (CPU) Opcode OpCode Operazione

UNITÀ DI ELABORAZIONE (CPU) UNITÀ DI ELABORAZIONE (CPU) Opcode OpCode Operazione RCHITETTUR DI UN ELORTORE MCCHIN DI VON NEUMNN Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). UNITÀ FUNZIONLI fondamentali Processore (CPU) Centrale

Dettagli

clock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo

clock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo Schede a microprocessore Seconda parte Mondo esterno clock MEMORIA CPU PERIFERICA ADATTATORE DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus dati

Dettagli

Lezione n.9. Introduzione al linguaggio macchina

Lezione n.9. Introduzione al linguaggio macchina Lezione n.9 Autore:Luca Orrù 1 Sommario Esecuzione delle istruzioni Architettura interna ed esterna Linguaggio assembler e modi d indirizzamento Consideriamo ora la singola istruzione e la scomponiamo

Dettagli

CALCOLATORI ELETTRONICI

CALCOLATORI ELETTRONICI CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1

Dettagli

RUSSO EX7 SONCINI EX2 TONDELLI EX1 TUSBERTI EX4

RUSSO EX7 SONCINI EX2 TONDELLI EX1 TUSBERTI EX4 BALLERINI EX3 BERNARDI EX3 COVEZZI EX1 GRISENDI EX4 HAFEEZ EX6 LUPPI (ass) EX7 MAGRI' EX6 MATTIELLO EX6 OLIVI (ass) EX7 RIGHI EX2 J:\!!!!!!########USB_sav\!5be\!!!SistemiDigitali\esercizi_facsimili\C5_EXALL.odt

Dettagli

Temperatura in gradi centigradi; R{T)

Temperatura in gradi centigradi; R{T) Maturità AMBRA 1994 Sessione ordinaria Un'azienda automobilistica, nel corso dei test su pista di un nuovo tipo di motore, intende monitorare in tempo reale la temperatura di fimzionamento in otto punti

Dettagli

Elettronica dei Sistemi Digitali Dispositivi logici programmabili

Elettronica dei Sistemi Digitali Dispositivi logici programmabili Elettronica dei Sistemi Digitali Dispositivi logici programmabili Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 6013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/

Dettagli

Fondamenti di informatica: un po di storia

Fondamenti di informatica: un po di storia Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi

Dettagli

che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico-

che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico- Principi di architetture dei calcolatori: l unità di controllo Mariagiovanna Sami L unità di controllo Per eseguire le istruzioni di macchina, occorre che vengano generati nell ordine corretto i segnali

Dettagli

1 Unità di generazione PWM del ADMCF32X

1 Unità di generazione PWM del ADMCF32X SOMMARIO 1 UNITÀ DI GENERAZIONE PWM DEL ADMCF3X... 1 PWM TIMER OPERATION... REGISTRO PWMTM... REGISTRO PWMDT (DEAD-TIME REGISTER)... PWM DUTY-CYCLE... 3 PWMTRIP... 3 GENERAZIONE DI MODELLI SINUSOIDALI

Dettagli

Architetture DSP. Capitolo 6

Architetture DSP. Capitolo 6 Capitolo 6 Architetture DSP Un convertitore analogico-digitale (ADC) trasforma un segnale a tempo continuo in una sequenza di bit; viceversa un convertitore digitale-analogico (DAC) trasforma una sequenza

Dettagli

Architettura di un computer

Architettura di un computer Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su

Dettagli

Architettura hw. La memoria e la cpu

Architettura hw. La memoria e la cpu Architettura hw La memoria e la cpu La memoria centrale e la CPU Bus controllo Bus indirizzi Bus dati Bus di collegamento con la cpu indirizzi controllo dati Bus Indirizzi 11 Bus controllo Leggi/scrivi

Dettagli

- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN

- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN ALGORITMI E MACCHINA DI VON NEUMANN 1 COMPUTER= ELABORATORE NON CERVELLO ELETTRONICO CERVELLO: Capacità decisionali ELABORATORE: Incapacità di effettuare scelte autonome di fronte a situazioni impreviste

Dettagli

Logica combinatoria. La logica digitale

Logica combinatoria. La logica digitale Logica combinatoria La logica digitale La macchina è formata da porte logiche Ogni porta riceve in ingresso dei segnali binari (cioè segnali che possono essere 0 o 1) e calcola una semplice funzione (ND,

Dettagli

Fondamenti di Informatica

Fondamenti di Informatica Università degli Studi di Messina Ingegneria delle Tecnologie Industriali Docente: Ing. Mirko Guarnera 1 Approccio al corso Approccio IN OUT Visione Globale solo insieme alla programmazione 2 1 Contenuti

Dettagli

Memorie ROM (Read Only Memory)

Memorie ROM (Read Only Memory) Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare

Dettagli

Conversione analogico digitale

Conversione analogico digitale Conversione analogico digitale L elettronica moderna ha spostato la maggior parte delle applicazioni nel mondo digitale in quanto i sistemi a microprocessore sono diventati più veloci ed economici rispetto

Dettagli

introduzione I MICROCONTROLLORI

introduzione I MICROCONTROLLORI introduzione I MICROCONTROLLORI Definizione Un microcontrollore è un dispositivo elettronico programmabile Può svolgere autonomamente diverse funzioni in base al programma in esso implementato Non è la

Dettagli

Nicola Amoroso. Corso introduttivo sui microcontrollori A. S. 2007 2008. Microcontrollori Microchip PIC 8 bit. namoroso@mrscuole.

Nicola Amoroso. Corso introduttivo sui microcontrollori A. S. 2007 2008. Microcontrollori Microchip PIC 8 bit. namoroso@mrscuole. Corso introduttivo sui microcontrollori A. S. 2007 2008 Microcontrollori Microchip PIC 8 bit Nicola Amoroso namoroso@mrscuole.net NA L2 1 Microcontrollori Microchip PIC 8 bit PIC: Peripheral Interface

Dettagli

L Architettura di un Calcolatore

L Architettura di un Calcolatore ASTE Information Technology Excellence oad (I.T.E..) L Architettura di un Calcolatore aurizio Palesi Salvatore Serrano aster ITE Informatica di Base aurizio Palesi, Salvatore Serrano 1 Sommario Architettura

Dettagli

Author: Ing. Sebastiano Giannitto (ITIS M.BARTOLO PACHINO)

Author: Ing. Sebastiano Giannitto (ITIS M.BARTOLO PACHINO) - Arduino è orientato all'applicazione, - Permette di provare, partendo dal piccolo e crescendo pezzo per pezzo (sviluppo modulare); - Lo sviluppo è aiutato da una enorme community online con esempi e

Dettagli

Componenti di base di un computer

Componenti di base di un computer Componenti di base di un computer Architettura Von Neumann, 1952 Unità di INPUT UNITA CENTRALE DI ELABORAZIONE (CPU) MEMORIA CENTRALE Unità di OUTPUT MEMORIE DI MASSA PERIFERICHE DI INPUT/OUTPUT (I/O)

Dettagli

Il sottosistema di I/O. Input Output digitale

Il sottosistema di I/O. Input Output digitale Il sottosistema di I/O Il sottosistema di I/O consente la comunicazione fra il calcolatore ed il mondo esterno. Fanno parte del sottosistema i dispositivi (Unità di I/O) per la comunicazione uomo/macchina

Dettagli

Architettura del Calcolatore. Prof.Ing.S.Cavalieri

Architettura del Calcolatore. Prof.Ing.S.Cavalieri Architettura del Calcolatore Prof.Ing.S.Cavalieri 1 Evoluzione: tecnologia Sistemi Meccanici Sistemi Elettro-Meccanici (uso di Valvole) Sistemi Interamente Elettronici (basati su Valvole) Sistemi Interamente

Dettagli

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi

Dettagli

Componenti dell elaboratore

Componenti dell elaboratore L hardware del PC Componenti dell elaboratore Hardware Parte fisica del sistema Dispositivi fisici Software Parte logica del sistema Programmi e dati 2 Hardware dell elaboratore 3 L'architettura del calcolatore

Dettagli

LABORATORIO DI SISTEMI

LABORATORIO DI SISTEMI ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in

Dettagli

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6 Ciclo di Istruzione Può essere suddiviso in 4 tipi di sequenze di microoperazioni (cioè attività di calcolo aritmetico/logico, trasferimento e memorizzazione dei dati), non tutte necessariamente da realizzare

Dettagli

mendiante un ciclo e finché il segnale rimane alto, si valuta il tempo T3 usando il timer del microcontrollore e una variabile di conteggio.

mendiante un ciclo e finché il segnale rimane alto, si valuta il tempo T3 usando il timer del microcontrollore e una variabile di conteggio. Svolgimento (a) Il sensore di temperatura ha un uscita digitale a 9 bit, emettendo un codice binario proporzionale al valore Temp richiesto. Possiamo pensare si tratti di un dispositivo 1-Wire. Un sistema

Dettagli

Sistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda

Sistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda 8259 (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Generalità L'8259 è stato progettato

Dettagli

per(il(corso(di(architetture(dei(sistemi(di(elaborazione(

per(il(corso(di(architetture(dei(sistemi(di(elaborazione( Esercizi(Assembler(8086(e(ARM( per(il(corso(di(architetture(dei(sistemi(di(elaborazione( Prof.(Mezzalama,(Ing.(Bernardi( v1.0marzo2013 Autore:MaggioLuigi E6mail:luis_may86@libero.it Portfolio:http://www.luigimaggio.altervista.org

Dettagli

Il Microcontrollore. Microcontrollore PIC

Il Microcontrollore. Microcontrollore PIC Il Microcontrollore Per realizzare un automatismo l elettronica ci mette a disposizione diverse possibilità. La prima, la più tradizionale, si basa su componenti transistor, mosfet, integrati con porte

Dettagli

FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE. Facoltà di Ingegneria Università degli Studi di Udine. I Sistemi Embedded

FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE. Facoltà di Ingegneria Università degli Studi di Udine. I Sistemi Embedded FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE Facoltà di Ingegneria Università degli Studi di Udine I Sistemi Embedded 2007 Pier Luca Montessoro e Luca Da Re (si veda la nota

Dettagli

06 Livello di micro architettura

06 Livello di micro architettura Livello di micro architettura Pagina 2 Introduzione il livello di micro architettura implementa le funzioni del livello sovrastante (ISA) come livello ISA di riferimento si sceglie una parte della JVM

Dettagli

Lezione n.19 Processori RISC e CISC

Lezione n.19 Processori RISC e CISC Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni

Dettagli

CPU. Maurizio Palesi

CPU. Maurizio Palesi CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore

Dettagli

RETI COMBINATORIE CON USCITE MULTIPLE 1 GENERALITÀ SUI CONVERTITORI DI CODICE Un uso delle porte logiche nei sistemi digitali è quello dei convertitori di codice. I codici più usati comunemente sono: binario,

Dettagli

Lezione 1 Caratteristiche principali del PIC16C84 L'hardware

Lezione 1 Caratteristiche principali del PIC16C84 L'hardware Lezione 1 Nella prima lezione del corso, cercheremo di comprendere come sia fatto internamente il controller più conosciuto di Microchip, ovvero il PIC16C84 poi evoluto nel PIC16F84. Sebbene i microcontroller

Dettagli

Architettura di tipo registro-registro (load/store)

Architettura di tipo registro-registro (load/store) Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche

Dettagli

Programmazione dello Z80

Programmazione dello Z80 Il microprocessore si incarica di: gestire il programma e i suoi dati di eseguire i calcoli richiesti. Le azioni appena elencate rendono necessario che il microprocessore abbia da qualche parte, al suo

Dettagli

ESERCITAZIONI PRATICHE: Ø Creazione di un decoder BCD/DEC con porte logiche. Ø Esercitazione con decoder 4511 e display 7 segmenti.

ESERCITAZIONI PRATICHE: Ø Creazione di un decoder BCD/DEC con porte logiche. Ø Esercitazione con decoder 4511 e display 7 segmenti. BCD 7 SEGMENTI Il display BCD 7 segmenti è un visualizzatore di numeri che possono andare da zero a nove, ed è un dispositivo optoelettrico, cioè fornisce luce all applicazione di tensione ai suoi capi.

Dettagli

Codifica binaria e algebra di Boole

Codifica binaria e algebra di Boole Codifica binaria e algebra di Boole Corso di Programmazione A.A. 2008/09 G. Cibinetto Contenuti della lezione Codifica binaria dell informazione Numeri naturali, interi, frazionari, in virgola mobile Base

Dettagli

Architettura degli elaboratori - modulo A Anno Accademico 2000 / 2001. Capitolo 6 - Memorie

Architettura degli elaboratori - modulo A Anno Accademico 2000 / 2001. Capitolo 6 - Memorie Architettura degli elaboratori - modulo A Anno Accademico 2 / 2 Capitolo 6 - Memorie Una cella di memoria in un sistema digitale è un qualcosa in grado di memorizzare il valore booleano che una variabile

Dettagli

Componenti combinatori

Componenti combinatori Componenti combinatori Reti combinatorie particolari (5.., 5.3-5.8, 5.) Reti logiche per operazioni aritmetiche Decoder ed encoder Multiplexer Dispositivi programmabili: PROM e PLA Reti combinatorie particolari

Dettagli

Modulo 2 L architettura dei calcolatori

Modulo 2 L architettura dei calcolatori Modulo 2 L architettura dei calcolatori La macchina di von Neumann I moderni sistemi di elaborazione oggi in commercio non sono tutti uguali, anzi presentano notevoli differenze in termini di velocità,

Dettagli

Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro

Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica prof. ing. Corrado Santoro Schema a blocchi di una CPU Arithmetic Logic Unit Control Unit Register File BUS Control

Dettagli

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica

Dettagli

Il sistema di I/O. Calcolatori Elettronici 1. Architettura a bus singolo. Memoria. Unità di I/O. Interfaccia. Unità di I/O.

Il sistema di I/O. Calcolatori Elettronici 1. Architettura a bus singolo. Memoria. Unità di I/O. Interfaccia. Unità di I/O. Il sistema di I/O Calcolatori Elettronici 1 Architettura a bus singolo Memoria CPU Interfaccia Unità di I/O Interfaccia Unità di I/O Calcolatori Elettronici 2 1 Interfaccia Svolge la funzione di adattamento

Dettagli

Architettura di un sistema di elaborazione N.1

Architettura di un sistema di elaborazione N.1 Architettura di un sistema di elaborazione N.1 Le memorie (Unità 3) La memoria è la parte del computer destinata a conservare informazioni per un certo periodo di tempo. La memorizzazione di informazioni

Dettagli

Il computer e i suoi sottosistemi

Il computer e i suoi sottosistemi pag.1 Il primo approccio al COMPUTER è 'a scatola nera'. Individuiamo quindi: SCOPO Elaborare informazioni. Eseguire istruzioni INGRESSI Dati da elaborare. Istruzioni USCITE Dati elaborati SCHEMA A BLOCCHI:

Dettagli

TECNOLOGIE INFORMATICHE

TECNOLOGIE INFORMATICHE I.I.S.S. FOSSATI DA PASSANO LA SPEZIA PROGRAMMA di TECNOLOGIE INFORMATICHE A.S. 2012/2013 CLASSE : 1^ INDIRIZZO: Tecnologico Argomenti richiesti per sostenere l Esame Integrativo per l ammissione alla

Dettagli

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Data: Ora Consegna: N. Matricola: Corso Laurea/Diploma: Nome : Anno di Corso: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Esercizi compilati ESD II: 1? 2?3?4? 5? 6?7?8? 9? 10

Dettagli

Corem, Unità di Controllo di Sistemi non presidiati

Corem, Unità di Controllo di Sistemi non presidiati ISTITUTO NAZIONALE DI GEOFISICA E VULCANOLOGIA OSSERVATORIO VESUVIANO Corem, Unità di Controllo di Sistemi non presidiati G.Scarpato, W.De Cesare, C.Buonocunto Rapporto Tecnico n 2-2005 Osservatorio Vesuviano

Dettagli

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi: Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per

Dettagli

LE RETI COMBINATORIE

LE RETI COMBINATORIE 2-1 CAPITOLO II LE RETI COMBINATORIE 2.1 INTRODUZIONE Le reti combinatorie sono reti logiche caratterizzate dal fatto che lo stato dell'uscita all'istante t dipende solo dallo stato delle entrate allo

Dettagli

Architettura di un calcolatore

Architettura di un calcolatore Architettura di un calcolatore Appunti di Antonio BERNARDO Corso di Informatica di base A. Bernardo, Informatica di base 1 1 Compiti del computer Elaborazione di dati Memorizzazione di dati Scambio di

Dettagli

Dispensa di Informatica I.1

Dispensa di Informatica I.1 IL COMPUTER: CONCETTI GENERALI Il Computer (o elaboratore) è un insieme di dispositivi di diversa natura in grado di acquisire dall'esterno dati e algoritmi e produrre in uscita i risultati dell'elaborazione.

Dettagli

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16 Le Memorie Prof. Maurizio Naldi A.A. 2015/16 Memorie Memoria Principale (centrale) Si accede direttamente dalla CPU non permanente Memoria Secondaria (di massa) Si accede tramite il sottosistema di input/output

Dettagli

Architettura dei Microcontrollori Microchip PIC18F

Architettura dei Microcontrollori Microchip PIC18F Architettura dei Microcontrollori Microchip PIC18F A. Romani Elettronica dei Sistemi Digitali L-A Cos è un microcontrollore? Differenza tra Microprocessore e Microcontrollore à Microprocessore: normalmente

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A 1 Calcolatori Elettronici L-A Obiettivo del modulo è lo studio dei seguenti aspetti dell hardware dei calcolatori: l architettura i principi di funzionamento le tecniche di progettazione l impatto dell'architettura

Dettagli

Richiami di informatica e programmazione

Richiami di informatica e programmazione Richiami di informatica e programmazione Il calcolatore E una macchina usata per Analizzare Elaborare Collezionare precisamente e velocemente una grande quantità di informazioni. Non è creativo Occorre

Dettagli

4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0

4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0 Rappresentazione dei numeri I numeri che siamo abituati ad utilizzare sono espressi utilizzando il sistema di numerazione decimale, che si chiama così perché utilizza 0 cifre (0,,2,3,4,5,6,7,8,9). Si dice

Dettagli

Lezione 3 Prof. Angela Bonifati

Lezione 3 Prof. Angela Bonifati Lezione 3 Prof. Angela Bonifati Complemento a 2 Algebra booleana Le infrastrutture hardware Esercizi sulla codifica dei numeri Eseguire le seguenti conversioni: Da base 2 e 16 in base 10: 110 2 =???? 10

Dettagli

Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione

Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia

Dettagli

Il processore SHARC ADSP-21262

Il processore SHARC ADSP-21262 2 Il processore SHARC ADSP-21262 Il processore ADSP-21262, utilizzato nel presente lavoro, appartiene ad una vasta famiglia di Digital Signal Processors della Analog Devices, denominata SHARC, particolarmente

Dettagli

Architetture e Reti Logiche. Seconda parte. Corso SSRI Online Insegnamento di Architetture e Reti Logiche del prof. Nello Scarabottolo

Architetture e Reti Logiche. Seconda parte. Corso SSRI Online Insegnamento di Architetture e Reti Logiche del prof. Nello Scarabottolo Architetture e Reti Logiche Seconda parte Corso SSRI Online Insegnamento di Architetture e Reti Logiche del prof. Nello Scarabottolo Architetture e reti logiche (2 parte) Modulo 5 - Componenti elettronici

Dettagli

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore Dispensa di Fondamenti di Informatica Architettura di un calcolatore Hardware e software La prima decomposizione di un calcolatore è relativa ai seguenti macro-componenti hardware la struttura fisica del

Dettagli

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici L1 LOGICA FONDAMENTI DI LOGICA DIGITALE 1 Concetti di logica: teoremi fondamentali dell'algebra booleana Sistema binario Funzioni logiche Descrizione algebrica delle reti logiche e le tavole della verità

Dettagli

Programma ARCHITETTURA DI UN ELABORATORE MACCHINA DI VON NEUMANN CPU & MEMORIA UNITÀ DI ELABORAZIONE (CPU) Questa settimana:

Programma ARCHITETTURA DI UN ELABORATORE MACCHINA DI VON NEUMANN CPU & MEMORIA UNITÀ DI ELABORAZIONE (CPU) Questa settimana: Progma La settimana scorsa: cos è l informatica? cos è un algoritmo? cos è un progma? come si descrive un algoritmo? di cosa si compone un? che cos è il software? a cosa serve? Questa settimana: qual è

Dettagli

Appunti di informatica

Appunti di informatica Appunti di informatica L'elaboratore elettronico COSA SI IMPARA IN QUESTA LEZIONE: Come è costituito un elaboratore Come l'elaboratore esegue un proramma Struttura dell'elaboratore Il termine elaboratore

Dettagli

Misure di frequenza e di tempo

Misure di frequenza e di tempo Misure di frequenza e di tempo - 1 Misure di frequenza e di tempo 1 - Contatori universali Schemi e circuiti di riferimento Per la misura di frequenza e di intervalli di tempo vengono diffusamente impiegati

Dettagli

Corso di Informatica Applicata. Lezione 7. Università degli studi di Cassino

Corso di Informatica Applicata. Lezione 7. Università degli studi di Cassino Università degli studi di Cassino Corso di Laurea in Ingegneria della Produzione Industriale Corso di Informatica Applicata Lezione 7 Ing. Saverio De Vito e-mail: saverio.devito@portici.enea.it Tel.: +39

Dettagli

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata Lezione n.6 Unità di controllo microprogrammata 1 Sommario Unità di controllo microprogrammata Ottimizzazione, per ottimizzare lo spazio di memoria occupato Il moltiplicatore binario Esempio di architettura

Dettagli

CAP. 4: Aspetti generali del Sistema Operativo Linux. l http://home.dei.polimi.it/silvano/acso.htm

CAP. 4: Aspetti generali del Sistema Operativo Linux. l http://home.dei.polimi.it/silvano/acso.htm Struttura interna del sistema Operativo Linux CAP. 4: Aspetti generali del Sistema Operativo Linux CAP. 5: Funzionalità del calcolatore l http://home.dei.polimi.it/silvano/acso.htm Funzionalità del Sistema

Dettagli