Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 1 di 5

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 1 di 5"

Transcript

1 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 1 di 5 IL MICROCONTROLLORE 68HC11 Il dispositivo 68HC11 e' un microcontrollore. La differenza più marcata rispetto ai microprocessori (quali 80xx86,Z80,68000,..) consiste nella presenza a bordo del chip di blocchi funzionali (interfacce di I/O, memorie, timer,controllori di interruzione, convertitori A/D, interfacce seriali,..) che nei sistemi a microprocessore sono realizzati da sottosistemi (integrati) esterni. L'uso dei microcontrollori rende dunque possibile il progetto di piccoli sistemi di controllo con un ridotto numero di componenti aggiuntivi esterni. Nel 68HC11A1 1 e' presente ad esempio un piccolo quantitativo di RAM,EEPROM,ROM 2 ed alcune interfacce di I/O (chiamate PORTI, con funzioni simili ai 244/373) che rendono possibile un modo di funzionamento chiamato SINGLE-CHIP MODE che non richiede alcun modulo aggiuntivo di memoria. I pin che andrebbero usati come address bus e data bus per le memorie restano cosi' disponibili per altri scopi (I/O) EXPANDED-MULTIPLEXED MODE Il modo di funzionamento che permette l' accesso a moduli esterni di I/O e memoria e' detto EXPANDED-MULTIPLEXED MODE e per risparmiare sul numero dei pins, prevede un bus ADDRESS/DATA multiplato. I pin del data bus, prima di funzionare come data-bus vero e proprio 3, per un certo intervallo di tempo funzionano come parte bassa (segnali A0..A7) dell 'address-bus. Lo stesso gruppo di pin, cioe', in un primo intervallo di tempo svolge la funzione di address-bus poi quello di data-bus. Poiche' le memorie hanno bisogno di indirizzi stabili e completi per tutta la durata delle operazioni di lettura/scrittura, il progettista HW deve incaricarsi di realizzare una rete logica (basta un 373) che separi gli indirizzi dai dati ricostruendo l' address.bus completo a 16 bit. l 373 di figura realizza questo scopo: appena vede uscire sugli 8 pin D0..D7/A0..A7 un indirizzo, lo 'fotografa' e ne mostra il valore sulle sue uscite in modo permanente alle memorie, cioè lo trattiene anche quando al suo ingresso l indirizzo scompare per far posto al dato. Quando sugli stessi fili viaggia invece un dato, il 373 lo ignora lasciando inalterate le uscite (in modo che trattengano i segnali dell' ultimo indirizzo). Il micro, per far capire al 373 quando sul data bus viaggia temporaneamente un indirizzo, attiva un segnale particolare detto AS\ (Address Strobe). E' questo segnale che il progettista deve usare (come in figura) per controllare l' ingresso di comando G del 373 in modo che campioni, al momento giusto, i segnali di indirizzo e non quelli del dato. SEGNALI DI CONTROLLO RD\ e WR\ Un altra particolarita' dell' HC11 e' legata la fatto che i segnali di controllo delle operazioni di lettura RD\ e scrittura WR\ debbono essere generati a cura dal progettista a partire dalle uscite del micro E 4 ed R/W\ 5. Il segnale RD dev' essere attivato SE E SOLO SE R/W vale 1 ed il clock E vale 1 (cioe' si trova nella seconda meta' del suo periodo, in cui il data bus risulta sgombro, non impegnato dall' indirizzo, come si puo' osservare in fig. 3). In formule RD= R/W\*E RD\= (R/W\ E) L' equazione di WR si trova in modo analogo. Queste espressioni logiche possono essere realizzate usando il PAL 6 FASI DI ATTIVITA DEL MICROPROCESSORE L attivita della CPU 7 dell HC11 si svolge secondo lo schema semplificato di figura in cui si evidenzia l alternanza continua di due fasi principali: lettura dell istruzione (fase di FETCH) e sua esecuzione (fase di EXECUTE). Per svolgere in modo ordinato la sequenza delle istruzioni dei programmi, la CPU usa un registro a 16 bit di nome PC (Program Counter, nei sistemi 80XXX si chiama EIP..)che contiene sempre l indirizzo dell istruzione da eseguire. 8 Quando l HC11 viene acceso (ovvero resettato) in expanded-mode, il valore di PC viene caricato con il valore reperito nei due byte posti in memoria all indirizzo FFFEH. Ecco perche e necessario che questo indirizzo sia coperto da un chip di memoria non volatile Cio giustifica il fatto di collocare la EPROM in fondo alla mappa degli indirizzi.in particolare, dentro la EPROM negli ultimi due byte si deve inserire l indirizzo di partenza del programma. LE PRINCIPALI ISTRUZIONI Ricadono nelle seguenti categorie: 9 1 esistono diverse versioni dell' HC11,che differiscono soprattutto per la quantita' ed il tipo di memoria installata. Il chip 68HC11K4 contiene, ad esempio 24KPROM (OTP), assente nella versione HC11A1.La frequenza max di Eclock e' 5MHz contro i 2 della A1 2 Quest' ultima puo' programmarla solo il costruttore. Risulta conv. per grandi quantitativi e percio' nei nostri progetti verra' sempre ignorata, cosi' come il single-chip mode che dovrebbe utilizzarla per i programmi. C' e' tuttavia un modo di funzionamento, detto special-bootstrap mode, assai simile al single-chip (differisce per il meccanismo di avvio ed altri piccoli dettagli).avviando l' HC11 in special-bootstrap mode (pin MODA, MODB=0,0) e' ancora possibile fare a meno di moduli aggiuntivi di memoria, mettendo i programmi in EEPROM (solo512bytes) e facendo partire il micro con i pin PD0 e PD1 collegati assieme (questa connessione ha l' effetto di costringere l' HC11 ad eseguire il programma in EEPROM) 3 per ricevere/spedire il dato da/alla memoria o I/O 4 E' il segnale di clock (onda quadra) che scandisce le fasi delle operazioni di lettura scrittura del micro. Nella sua prima meta' il data bus e' temporaneamente impegnato con la parte bassa dell' indirizzo e quindi non puo' ospitare dati. I comandi RD e WR\ dovranno essere attivati SOLO nella seconda meta'. 5 vale 1 quando il micro vuole leggere e 0 quando vuole scrivere 6 al quale, percio',andranno cllegati all' ingresso i sgenali E ed R/W\. In uscita preleveremo RD\ e WR\ da collegare agli OE\ ed ai WE\ delle memorie. 7 Central Processing Unit: e' unita che esegue le istruzioni. Nell HC11 ci sono altri blocchi funzionali (TIMER, SERIALE,A/D, MEM: 8 PC puo essere alterato dalle istruzioni di salto. 9

2 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 2 di 5 INTERFACCIAMENTO DELL HC11 CON LE MEMORIE ED I DISPOSITIVI I/O ESTERNI (expanded mode) Quando l HC11 esegue una istruzione che gli comanda di accedere (in lettura o scrittura) ad un byte (cella) di memoria o I/O gestisce i segali di interfaccia 10 secondo la sequenza temporale descritta in seguito che globalmente e detta CICLO DI LETTURA o SCRITTURA ed e divisa in due fasi, corrispondenti alle due meta del periodo del clock E (T Eclock=500ns) (il diagramma sottostante si riferisce al caso di una lettura (da un 244 posto all indirizzo 7) seguita da una scrittura su un 373 (addr 4) 1)Viene posto sull address bus l INDIRIZZO della cella da leggere o scrivere (NB:la parte bassa cioe i bit A0..A7 in questa prima meta del ciclo occupano temporaneamente il data bus 11 ) l INDIRIZZO della cella da leggere o scrivere(nb:la parte bassa cioe i bit A0..A7 in questa prima meta del ciclo occupano.il PAL decodifica questo indirizzo determinando in quale dispositivo di memoria o I/O risiede la cella corrispondente e subito provvede ad attivare il suo chip-select. Il dispositivo (unico) che ha ricevuto il chip select si prepara a rispondere al micro cosa che accadrà non appena riceverà il comando di scrittura (WR\) o lettura(rd\). 2)Viene attivato il segnale RD\ oppure WR\ a seconda del tipo di operazione che il micro deve compiere 12. Se l operazione e una lettura, la memoria (o l I/O) invia il dato al micro tramite il data bus. Sul fronte di discesa del segnale E il micro incamera(campiona) questo dato depositandolo in uno dei suoi registri interni pronto per sottoporlo alle operazioni previste dalle successive istruzioni.. Il tempo concesso dal micro alle memorie o I/O per rispondergli, dal momento in cui emette sull address-bus l indirizzo della cella desiderata, e pari a 276ns (con T Eclock=500ns).A questo intervallo bisogna sottrarre il tempo di propagazione degli indirizzi attraverso il 373 e, se T ACC=T CE 13, anche il ritardo di propagazione del PAL, come descritto nel paragrafo Verifica della compatibilta' con le temporizzazioni dell' HC11 (a 8MHz) Perché i cicli di accesso alle memorie o I/O funzionino correttamente, cioè il micro riesca a leggere e scrivere la cella desiderata, e necessario che il progettista HW assegni un indirizzo ad ogni byte contenuto nei vari chip. Cio viene fatto utilizzando una mappa degli indirizzi come negli esempi visti a lezione. Essa serve a capire quale chip deve essere selezionato (abilitato) ogni volta che il micro emette sull address bus un certo indirizzo, in particolare serve a calcolare le equazioni dei segnali, detti CHIP-SELECT, che si collegano ai pin CE\ dei vari integrati, fornendogli l abilitazione generale. Per ogni accesso effettuato al micro un solo chip-select e attivo ed un solo integrato (quello che contiene il byte indirizzato dal micro), risulta conseguentemente abilitato. 10 (address bus A0..A15, data bus D0..D7 e control bus RD\ e WR\ ottenuti a partire da E ed R/W\ con una semplice rete logica RD=E*R/W\, WR=E*(R/W\)\) 11 La funzione del 373 collegato al segnale AS e quella di catturare la parte bassa dell indirizzo nel momento in cui appare sul data BUS, rendendola poi disponibile sulle sue uscite (collegate alle memorie/io/pal) in modo permanente per il resto dell operazione di lettura/scrittura, quando sul data bus l indirizzo scompare per cedere il posto al dato. 12 Il micro imposta il segnale R/W a 1 oppure a 0 a seconda che voglia leggere o scrivere. E' il PAL che genera i segnali RD e WR a partire da questo segnale e dal segnale E. L'equazione è: RD= R/W * E. 13 Cioè se il parametro più critico delle temporizzazioni della memoria è T CE= ritardo nell'emissione dei dati rispetto all'attivazione del pin CE..

3 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 3 di 5 Progetto HW DI SISTEMI BASATI SUL Mc 68hc11 IN EXPANDED-MODE Il progetto HW consiste sommariamente nella scelta e nel corretto collegamento al micro delle memorie e delle interfacce di I/O e nella definizione del contenuto del PAL. Il PAL è il dispositivo che ha il compito di selezionare, sulla base degli indirizzi emessi dal micro, il chip di memoria o I/O che deve rispondergli. IL PAL seleziona il chip che deve rispondere al micro attivando quella, delle sue diverse uscite, che è collegata proprio al pin di abilitazione (ad eempio CE) del chip interessato. Questo segnale di uscita si chiama chip-select; è generato all'interno del PAL da una rete logica di cui il progettista deve determinare (calcolare) l'espressione (come si faceva in 3 nel progetto delle reti logiche). Questa fase di progetto possiamo chiamarla calcolo delle equazioni dei chip select Calcolo delle equazioni dei chip select: Cosa sono i chip select? Ogni volta che il micro vuole accedere ad una cella, emette il suo indirizzo sui fili dell'addres bus, che nel acso dell'hc11 sono 16, A0..A15. Occorre un circuito che in base a questo indirizzo, cio' sulla base dei valori di A0..A15 selezioni il chip giusto, cioè quello contente la cella corrispondente all'indirizzo emesso dal micro. La selezione avviene semplicemente attivando un segnale collegato al pin CE del chip da abilitare. Questi segnali collegati ai pin CE dei vari moduli, e che selezionano (abilitano) il solo chip destinato ad essere letto/scritto dal micro si chiamano chip-select. Come si progetta il circuito che genera i chip select? Il chip select di un determinato modulo deve essere attivato solo quando sui fili del'address bus c'è n indirizzo associato ad una cella contenuta in quel modulo. Prima di tutto occorre stabilire per ogni cella contenuta nei vari moduli, qual'è il suo indirizzo. Ciò è deciso dal progettista HW compilando una mappa degli indirizzi, in cui sono elencati tutti gli indirizzi che il micro puo' emettere e di fianco le celle che si desidera associare a quegli indirizzi (basta scrivere il nome del chip) Una volta compilata la mappa cerca di progettare il circuito che genera il chip select di ogni chip, guardando cosa hanno in comune tutti gli indirizzi delle celle contenute nel chip. Nell'esempio elementarissimo di figura 1, in cui si è fata l'ipotesi che il micro abbia solo 4 fili di indirizzo (A0..A3) si nota che le celle della memoria EPR2 hanno indirizzi che iniziano tutti con A3=0, A2=1. Se allora il progettista fa generare il chip select di EPR2 (chiamato CEROM2: il nome lo sceglie il progettista in modo arbitrario) da un circuito che fa l'and di A3 negato ed A2 otterrà l'effetto di attivare EPR2 (attivando l chip select collegato al suo pin CE) proprio ogni volta che il micro emetterà uno degli indirizzi associato a questo chip. Quindi CEROM2 = A 3 x A 2 Per le altre equazioni si procede in modo analogo. Progetto HW: tecnica di calcolo delle equazioni dei chip select con chip di memoria commerciali vedi appunti, esempio di progetto Quando i fili di indirizzo del micro sono molti è impensabile compilare una mappa degli indirizzi come si è fatto nell'esempio precedente, servito solo ad illustrate i concetti fondamentali.

4 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 4 di 5 Una tecnica di calcolo delle equazioni è esposta nell'esempio completo di progetto negli appunti ftp://ftp.itisvinci.com/ftp/4be_5be/4be appunti/appunti_4_hc11 (marzo_aprile 2009).pdf, pag da studiare! CALCOLO DELLE EQUAZIONI DEI CHIP-SELCT 0) Si disegna la mappa degli indirizzi da 0x0000 (primo indirizzo emesso dal micro) all'ultimo 0xFFFF 1)Si sceglie la posizione (cioe' l' indirizzo di partenza) del chip all' interno della mappa degli indirizzi. Quando sia possibile, per semplificare la scrittura delle equazioni, conviene scegliere un valore che sia multiplo della capacita' del chip, oppure 0. Ad esempio, un chip di 4K andrà collocato, se possibile ad un indirizzo multiplo di 4K, cioe' 4K (0x1000), 8K (0x2000), 12K(0x3000),..etc, oppure 0. Cio' si ottiene se i chip vengono disposti in ordine di capacità decrescente (dal più grande al più piccolo) sia quando si deve partire dall'inizio della mappa (indirizzo 0x0000) sia quando si deve partire dal fondo (indirizzo 0xFFFF) NB: In expanded-mode, e' necessario che gli ultimi due indirizzi della mappa (FFFE,FFFF) siano sempre coperti da un chip di memoria non volatile. Le due locazioni poste a questi indirizzi debbono infatti contenere l' indirizzo (16bit=2bye!) di partenza del programma che il micro deve eseguire quando viene acceso/resettato. L' HC11 infatti, appena avviato, preleva da queste celle l' indirizzo della prima istruzione da eseguire. E' per questa ragione che d'ora in avanti porremo sempre un chip di EPROM in fondo alla mappa degli indirizzi (e le SRAM all'inizio) 2)Si scrive il prodotto di tutti i segnali dell' address bus, dal piu significativo A15 fino ad AN, dove N e' legato alla capacita' del chip dalla relazione capacita' = 2 N. Ad esempio, se la capacita' e' 8KB (=2 13 ) scriveremo CHIP_SELECT = A15*A14*A13 3) Si scrive in binario l' indirizzo di partenza del chip sopra ai segnali individuati al punto precedente, e per ogni bit uguale a 0 si NEGA il segnale sottostante. Es: Un chip di SRAM da 2KB e' collocato all' indirizzo 0x7000. Esprimo 2K come potenza del 2: 2K=2 11 Scrivo il prodotto del segnali da A15 fino ad A11: CS_SRAM= A15*A14*A13*A12*A11 Scrivo l' indirizzo di partenza 7000H (in binario ) sopra ai segnali di indirizzo CS_SRAM= A15*A14*A13*A12*A11 Nego i segnali sottoposti ad uno 0 CS_SRAM= A15*A1*A13*A12*A11 NB: i dispositivi elementari di I/O, come i 244 ed i 373, avendo un solo pin di abilitazione e non 2 o 3 (come le SRAM che hanno CE\, OE\, WE\) esigono generalmente che a questo unico pin arrivi un chip-select condizionato in modo da tenere conto anche del tipo di operazione, LETTURA o SCRITTURA. Alle equazioni dei chip-select dei 244 e 373 occorre perciò aggiungere il prodotto (and) per RD o WR in modo che i segnali si attivino quando il micro emette l indirizzo associato E (and) sta facendo un lettura (caso 244) oppure una scrittura (caso 373) Un esempio completo di compilazione della mappa degli indirizzi e di calcolo delle equazioni dei chip select è mostrato nel punto 2 del progetto svolto in fondo agli appunti Le equazioni così ottenute debbono poi essere programmate all interno del PAL (perche si formino i circuiti logici corrispondenti) tramite apposite apparecchiature (EPROM PROGRAMMER) da collegare al PC. Per questa operazione e disponibile del SW opportuno che permette di scivere le equazioni in un file e fornisce tutti comandi necessari per programmare il PAL. Progetto HW: Utilizzo di un PAL per realizzare le equazioni (circuiti) dei chip select e dei segali RD e WR La descrizione dei dispositivi PAL è svolta in una scheda apposita, più avanti. oppure vedi ftp://ftp.itisvinci.com/ftp/4be_5be/4be appunti/appunti_4_hc11 (marzo_aprile 2009).pdf pag 8 Progetto HW: interfacciamento del micro con le memorie Le memorie dispongono innanzitutto del pin di abilitazione generale CE (Chip Enable) da collegare al chip select. Infati un chip dei memoria deve ricevere l'abilitazione generale solo quando l'indirizzo emesso dal micro corrisponde ad una cella posta al suo interno, e questo fatto è segnalato proprio dall'attivazione del chp select. I pin che comandano la lettura e la scrittura OE e WE si collegano a segnali RD e WR prodotti da un circuito (realizzato a carico del progettista) che li attiva in base ai segnali del micro R / W ed E. Ricordando che solo quando E vale 1 il data bus è pronto per trasferire i dati, e che quando il micro vuole scrivere pone il segnale R/W a 0, il circuito che genera il WR avrà equazione WR= R / W E ed inoltre per il RD, RD = R / W E I pin di indirizzo A 0..A N-1 (in cui N è legato alla capacità del chip = numero di BYTE contenuti nel chip, dalla relazione 2 N = capacità si collegano ai primo N segnali dell'address bus del micro. I pin D0..D7 su cui entrano/escono dati, si collegano al data bus del micro. Progetto HW: interfacciamento del micro con i porti di input ed output I porti elementari 244 e 373 non hanno due pin di controllo separati per l'abilitazione generale (CE) e per la lettura (OE) o scrittura (WE) come le memorie, ma un solo pin. Per il 373, ad esempio questo pin si chiama G. Il chip select del 373 deve allora essere condizionato (moltiplicato, ossia messo in AND) con il segnale WR in modo che si attivi quando il micro emette il suo indirizzo ed inoltre vuole scrivere (e non leggere) Vedi equazione di G373 nella figura figura. Per accedere nei programmi C ai porti di I/O in un sistema HC11, si puo' usare la notazione MB(indirizzo del porto) Esempi: vedi lezione. Progetto HW: Porti di I/O disponibili a bordo dell'hc11 (da usarsi, nel caso bastino, al posto di 244 e 373 esterni) Anche nella modalità di funzionamento expanded-mode, sono disponibili sull'hc11 diversi porti di I/O che possono evitare, qualora i segnali da collegare siano pochi, l'utilizzo di 373/244 esterni. la descrizione dettagliata dei pin di I/O disponibili è svolta in una scheda appsita più avani

5 Sistemi di controllo digitali Aldini (ancora da rivedere e correggere...) 5 di 5 Progetto HW: dispositivo di output HPDL2416 Si tratta di un display con 4 caratteri i visualizzabili. Dal punto di vista HW, puo essere considerato come un piccolo chip di memoria di sola scrittura (e presente il solo segnale WR ) contenente 4 celle selezionabili tramite i due fili di indirizzo A1A0.Cio che scriviamo dentro le celle viene interpretato come il codice ASCII di un carattere e subito mostrato sul corrispondente blocco visualizzatore. Inserendo ad esempio il numero 65 dentro alla cella 0, si ottiene l effetto di visualizzare il carattere A nella posizione 0 (estrema destra).disponendo diversi chip in serie/parallelo si possono ottenere sistemi di visualizzazione piu complessi. NB: nella mappa degli indirizzi questo componente occupa 4 locazioni (4 indirizzi ad esempio da 0x2000 a 0x2003) All interno dei programmi C potremo accedere a questo dispositivo usando la funzione, appositamente definita per gestire l HPDL printf_hp (indirizzo HPDL,stringa_di_formato,espressioni); in tutto simile alla ordinaria printf(..) gia studiata in 3 a colla differenza principale di dover indicare come primo parametro l indirizzo assegnato al display 14 dal progettista. Il codice della printf_hp puo essere sviluppato per esercizio o visto a lezione. Altre funzioni più semplici per visualizzare un intero ed un numero reale sono mostrate nel riquadro. //esempio 1 Funzione che visualizza un numero intero (passatogli come secondo argomento) su un HPDL posto ad un certo indirizzo (passatogli come primo argomento) void visinthpdl(int addr, int A) {MB(addr )=(IV %10) +'0'; MB(addr+1)=(IV/10 ) %10 +'0'; MB(addr+2)=(IV/100) %10+'0'; MB(addr+3)=(IV/1000)%10+'0'; } //esempio 2 Funzione che visualizza un float con una due cifre decimali void visfloathpdl(int addr, float V) {int IV; IV=V*100; MB(addr )=(IV %10) +'0'; MB(addr+1)=(IV/10)%10 +'0'; MB(addr+2)='.'; MB(addr+3)=(IV/100)%10+'0'; } I dispositivi PAL Per implementare le equazioni dei chipslect si possono usare circuiti LSI come il 74xx00 (contenente 4 NAND), decoder (come il 74xx138), oppure più comodamente dei dispositivi chiamati PAL (Programmable Array Logic). Si tratta di componenti che contengono al loro interno porte AND e porte OR (nelle versioni più semplici) come mostrato nella figura a lato. Tra gli ingressi del PAL e quelli degli AND c'è una griglia (matrice) di connessione programmabile, nel senso che il contatto tra le righe e le colonne, e quindi il collegamento tra gli ingressi e gli AND può essere programmato in base ai desideri del progettista. In particolare, le righe sono collegate alle colonne da elementi assimilabili a fusibili. La programmazione, effettuata da apposite apparecchiature, brucia i fusibili nei punti in cui il contatto deve essere aperto. In questo modo è possibile realizzare espressioni SOMME DI PODOTTI (vedi prima forma canonica studiata in terza, e le equazioni ottenute con il metodo di Karnaugh) Nella figura le X simboleggiano contatti CHIUSI quindi l'equazione dell'uscita S è: ABC+A\B\C+A\BC\+AB\C\ Esistono versioni di PAL che possono essere anche riprogrammati. Per la programmazione occorre usare apparecchiature chiamate EPROM o PLD POGRAMMER da collegare ad un PC. Usando un apposito software (sono ad esempio liberamente scaricabili da internet PALASM oppure il più avanzato CUPL della Logical Devices) si è aiutati nella scrittura delle equazioni e nella loro programmazione all'interno del PAL. (altre info sul Manuale Hoepli pag XIV-194 etc) 14 (quello stabilito compilando la mappa di tutti gli indirizzi)

C. P. U. MEMORIA CENTRALE

C. P. U. MEMORIA CENTRALE C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato

Dettagli

Architettura del computer (C.Busso)

Architettura del computer (C.Busso) Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)

Dettagli

Struttura del calcolatore

Struttura del calcolatore Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione

Dettagli

Ing. Paolo Domenici PREFAZIONE

Ing. Paolo Domenici PREFAZIONE Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA

Dettagli

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono

Dettagli

Laboratorio di Informatica

Laboratorio di Informatica per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:

Dettagli

Le memorie. Introduzione

Le memorie. Introduzione Le memorie Introduzione Una memoria è un sistema elettronico in grado di immagazzinare dati in forma binaria, per poi renderli disponibili ad ogni richiesta. Tale sistema è costituito da un insieme di

Dettagli

Lezione 3: Architettura del calcolatore

Lezione 3: Architettura del calcolatore Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

ARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4

ARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4 ARCHITETTURE MICROPROGRAMMATE. 1 Necessità di un architettura microprogrammata 1 Cos è un architettura microprogrammata? 4 Struttura di una microistruzione. 5 Esempi di microprogrammi 9 Esempio 1 9 Esempio

Dettagli

Parte II.2 Elaboratore

Parte II.2 Elaboratore Parte II.2 Elaboratore Elisabetta Ronchieri Università di Ferrara Dipartimento di Economia e Management Insegnamento di Informatica Dicembre 1, 2015 Elisabetta Elisabetta Ronchieri II Software Argomenti

Dettagli

Architettura del calcolatore

Architettura del calcolatore Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale

Dettagli

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione:

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione: Modulo 1 Le memorie Le Memorie 4 ETA Capitolo 1 Struttura di un elaboratore Un elaboratore elettronico è un sistema capace di elaborare dei dati in ingresso seguendo opportune istruzioni e li elabora fornendo

Dettagli

Architettura hardware

Architettura hardware Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

Interfacciamento con memorie Pagina 1 di 9

Interfacciamento con memorie Pagina 1 di 9 Interfacciamento con memorie Pagina 1 di 9 Supponiamo di voler interfacciare il microprocessore con un chip di memoria RAM da 2 Kbyte in modo che le 2048 locazioni del chip occupino i primi 2048 indirizzi

Dettagli

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO PROGRAMMA Descrizione funzionale di un calcolatore elementare, COS'E' UN ELETTRONICO HARDWARE SOFTWARE HARDWARE

Dettagli

ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE

ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE 1. INTRODUZIONE In questo capitolo viene presentata la struttura, sia interna che esterna, di un microprocessore generico riprendendo i concetti esposti nella

Dettagli

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da

Dettagli

CALCOLATORI ELETTRONICI

CALCOLATORI ELETTRONICI CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1

Dettagli

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono

Dettagli

Le memorie. Generalità E applicazioni

Le memorie. Generalità E applicazioni Le memorie Generalità E applicazioni Caratteristiche generali Tempo di risposta Capacità Alimentazione Dissipazione di potenza Numero di pin Costo per bit Modalità di accesso Per poter scrivere un dato

Dettagli

PLC Programmable Logic Controller

PLC Programmable Logic Controller PLC Programmable Logic Controller Sistema elettronico, a funzionamento digitale, destinato all uso in ambito industriale, che utilizza una memoria programmabile per l archiviazione di istruzioni orientate

Dettagli

Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18

Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Calcolatore: sottosistemi Processore o CPU (Central Processing

Dettagli

Introduzione all'architettura dei Calcolatori

Introduzione all'architettura dei Calcolatori Introduzione all'architettura dei Calcolatori Introduzione Che cos è un calcolatore? Come funziona un calcolatore? è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso

Dettagli

Il processore - CPU (CENTRAL PROCESSING UNIT)

Il processore - CPU (CENTRAL PROCESSING UNIT) Il processore - CPU (CENTRAL PROCESSING UNIT) Funzionamento Programmi e dati risiedono in file memorizzati in memoria secondaria. Per essere eseguiti (i programmi) e usati (i dati) vengono copiati nella

Dettagli

La macchina programmata Instruction Set Architecture (1)

La macchina programmata Instruction Set Architecture (1) Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A Calcolatori Elettronici L-A Mapping di chip di memoria e interfacce negli spazi di indirizzamento di sistemi con bus dati da 8 bit Decodifica degli indirizzi Decodifica completa Decodifica semplificata

Dettagli

che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico-

che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico- Principi di architetture dei calcolatori: l unità di controllo Mariagiovanna Sami L unità di controllo Per eseguire le istruzioni di macchina, occorre che vengano generati nell ordine corretto i segnali

Dettagli

Unità Periferiche. Rete Di Controllo

Unità Periferiche. Rete Di Controllo MODELLO LOGICO-FUNZIONALE DI UN ELABORATORE Centrale di canale Periferiche CPU Memoria centrale ALU CU Memoria Locale ALU = Aritmetic Logic Unit CU = Registri CU ISTRUZIONE Decodificatore Rete Di Controllo

Dettagli

Architettura hw. La memoria e la cpu

Architettura hw. La memoria e la cpu Architettura hw La memoria e la cpu La memoria centrale e la CPU Bus controllo Bus indirizzi Bus dati Bus di collegamento con la cpu indirizzi controllo dati Bus Indirizzi 11 Bus controllo Leggi/scrivi

Dettagli

ARCHITETTURA DEL CALCOLATORE

ARCHITETTURA DEL CALCOLATORE Orologio di sistema (Clock) UNITÀ UNITÀ DI DI INGRESSO Schema a blocchi di un calcolatore REGISTRI CONTROLLO BUS DEL SISTEMA MEMORIA DI DI MASSA Hard Hard Disk Disk MEMORIA CENTRALE Ram Ram ALU CPU UNITÀ

Dettagli

clock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo

clock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo Schede a microprocessore Seconda parte Mondo esterno clock MEMORIA CPU PERIFERICA ADATTATORE DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus dati

Dettagli

UNITÀ DI ELABORAZIONE (CPU) UNITÀ DI ELABORAZIONE (CPU) Opcode OpCode Operazione

UNITÀ DI ELABORAZIONE (CPU) UNITÀ DI ELABORAZIONE (CPU) Opcode OpCode Operazione RCHITETTUR DI UN ELORTORE MCCHIN DI VON NEUMNN Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). UNITÀ FUNZIONLI fondamentali Processore (CPU) Centrale

Dettagli

Macchina di von Neumann

Macchina di von Neumann Il processore PD32 Macchina di von Neumann Unità di Ingresso Memoria di lavoro Unità di Uscita Unità di Calcolo Unità di Controllo Suddivisione SCA-SCO Unità di Ingresso Memoria di lavoro Unità di Uscita

Dettagli

Richiami di informatica e programmazione

Richiami di informatica e programmazione Richiami di informatica e programmazione Il calcolatore E una macchina usata per Analizzare Elaborare Collezionare precisamente e velocemente una grande quantità di informazioni. Non è creativo Occorre

Dettagli

Appunti di Sistemi e Automazione

Appunti di Sistemi e Automazione Appunti di Sistemi e Automazione Il modello o macchina di Von Neumann rappresenta un computer con i suoi componenti principali e la sua organizzazione logico-funzionale. Tale progetto risale al 1945/1946.

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore

Dettagli

La Memoria d Uso. La Memoria d Uso

La Memoria d Uso. La Memoria d Uso Fondamenti dell Informatica A.A. 2000-2001 La Memoria d Uso Prof. Vincenzo Auletta 1 Fondamenti dell Informatica A.A. 2000-2001 Memorie di Massa Processore CU e ALU Memorie di massa esterne La Memoria

Dettagli

CPU. Maurizio Palesi

CPU. Maurizio Palesi CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore

Dettagli

Calcolo numerico e programmazione Architettura dei calcolatori

Calcolo numerico e programmazione Architettura dei calcolatori Calcolo numerico e programmazione Architettura dei calcolatori Tullio Facchinetti 30 marzo 2012 08:57 http://robot.unipv.it/toolleeo Il calcolatore tre funzionalità essenziali:

Dettagli

Interpreti e compilatori La macchina di Von Neumann

Interpreti e compilatori La macchina di Von Neumann Interpreti e compilatori La macchina di Von Neumann Informatica@Matematica Simone Martini a.a. 2014-2015 1 / 38 Parte I Interpreti e compilatori 2 / 38 Macchine astratte Una macchina astratta è un esecutore

Dettagli

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore Dispensa di Fondamenti di Informatica Architettura di un calcolatore Hardware e software La prima decomposizione di un calcolatore è relativa ai seguenti macro-componenti hardware la struttura fisica del

Dettagli

Capitolo. Interfacciamento di periferiche I/O con il PC. 1.1 Il BUS di espansione del PC

Capitolo. Interfacciamento di periferiche I/O con il PC. 1.1 Il BUS di espansione del PC Capitolo 1 Interfacciamento di periferiche I/O con il PC 1.1 Il BUS di espansione del PC 1.2 Interfacciamento di periferiche I/O con il PC, con dispositivi non programmabili 1.3 Istruzioni per leggere

Dettagli

Componenti di base di un computer

Componenti di base di un computer Componenti di base di un computer Architettura Von Neumann, 1952 Unità di INPUT UNITA CENTRALE DI ELABORAZIONE (CPU) MEMORIA CENTRALE Unità di OUTPUT MEMORIE DI MASSA PERIFERICHE DI INPUT/OUTPUT (I/O)

Dettagli

P R O G E T T O L A R S A A P P U N T I S U L P. L. C.

P R O G E T T O L A R S A A P P U N T I S U L P. L. C. P R O G E T T O L A R S A A P P U N T I S U L P. L. C. L automazione di un qualunque procedimento industriale si ottiene mediante un insieme d apparecchiature, opportunamente collegate tra loro, in modo

Dettagli

Appunti di informatica. Lezione 6 anno accademico 2015-2016 Mario Verdicchio

Appunti di informatica. Lezione 6 anno accademico 2015-2016 Mario Verdicchio Appunti di informatica Lezione 6 anno accademico 2015-2016 Mario Verdicchio RAM disco La RAM è basata su dispositivi elettronici, che funzionano con tempi molto rapidi, ma che necessitano di alimentazione

Dettagli

Esame di INFORMATICA

Esame di INFORMATICA Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello

Dettagli

LABORATORIO DI SISTEMI

LABORATORIO DI SISTEMI ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in

Dettagli

L architettura del calcolatore (Terza parte)

L architettura del calcolatore (Terza parte) L architettura del calcolatore (Terza parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin I dispositivi periferici periferia parte centrale sottosistema

Dettagli

8 Microcontrollori PIC

8 Microcontrollori PIC 8 Microcontrollori PIC 8.1 Descrizione generale Un microcontrollore è un dispositivo elettronico che opportunamente programmato è in grado di svolgere diverse funzioni in modo autonomo. Essenzialmente

Dettagli

Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro

Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica prof. ing. Corrado Santoro Schema a blocchi di una CPU Arithmetic Logic Unit Control Unit Register File BUS Control

Dettagli

Lezione n.9. Introduzione al linguaggio macchina

Lezione n.9. Introduzione al linguaggio macchina Lezione n.9 Autore:Luca Orrù 1 Sommario Esecuzione delle istruzioni Architettura interna ed esterna Linguaggio assembler e modi d indirizzamento Consideriamo ora la singola istruzione e la scomponiamo

Dettagli

Il processore - CPU. PDF created with pdffactory trial version www.pdffactory.com

Il processore - CPU. PDF created with pdffactory trial version www.pdffactory.com Il processore - CPU (CENTRAL PROCESSING UNIT) Funzionamento o Programmi e dati risiedono in file memorizzati in memoria secondaria. o Per essere eseguiti (i programmi) e usati (i dati) vengono copiati

Dettagli

L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti

L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune

Dettagli

Il sottosistema di I/O. Input Output digitale

Il sottosistema di I/O. Input Output digitale Il sottosistema di I/O Il sottosistema di I/O consente la comunicazione fra il calcolatore ed il mondo esterno. Fanno parte del sottosistema i dispositivi (Unità di I/O) per la comunicazione uomo/macchina

Dettagli

Architettura di un computer

Architettura di un computer Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su

Dettagli

Fondamenti di informatica: un po di storia

Fondamenti di informatica: un po di storia Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi

Dettagli

Architettura di un calcolatore: introduzione

Architettura di un calcolatore: introduzione Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie

Dettagli

23/02/2014. Dalla scorsa lezione. La Macchina di Von Neumann. Uomo come esecutore di algoritmi

23/02/2014. Dalla scorsa lezione. La Macchina di Von Neumann. Uomo come esecutore di algoritmi Dalla scorsa lezione LABORATORIO DI PROGRAMMAZIONE Corso di laurea in matematica LA MACCHINA DI VON NEUMANN Marco Lapegna Dipartimento di Matematica e Applicazioni Universita degli Studi di Napoli Federico

Dettagli

Architettura dei calcolatori

Architettura dei calcolatori Architettura dei calcolatori Dott. Ing. Leonardo Rigutini Dipartimento Ingegneria dell Informazione Università di Siena Via Roma 56 53100 SIENA Uff. 0577233606 rigutini@dii.unisi.it http://www.dii.unisi.it/~rigutini/

Dettagli

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata Lezione n.6 Unità di controllo microprogrammata 1 Sommario Unità di controllo microprogrammata Ottimizzazione, per ottimizzare lo spazio di memoria occupato Il moltiplicatore binario Esempio di architettura

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

Elettronica dei Sistemi Digitali Dispositivi logici programmabili

Elettronica dei Sistemi Digitali Dispositivi logici programmabili Elettronica dei Sistemi Digitali Dispositivi logici programmabili Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 6013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/

Dettagli

Funzionalità di un calcolatore

Funzionalità di un calcolatore Funzionalità di un calcolatore Il calcolatore: modello concettuale 1. Elaborazione 2. Memorizzazione Interconnessione 3. Comunicazione (interfaccia) Architettura di un computer componenti per elaborare

Dettagli

Architettura degli Elaboratori

Architettura degli Elaboratori Circuiti combinatori slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni 1 Circuiti integrati I circuiti logici sono realizzati come IC (circuiti integrati)! realizzati su chip di silicio

Dettagli

Versione A: caricamento ed esecuzione del codice

Versione A: caricamento ed esecuzione del codice Versione A: caricamento ed esecuzione del codice «Nella sua prima versione, la CPU si compone soltanto di registri utili ad accedere alla memoria per leggere il codice operativo da eseguire, come di vede

Dettagli

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR Architettura di un computer La macchina di Von Neumann Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.

Dettagli

Microprocessori, Microcontrollori e DSP (Digital Signal Processors)

Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Il microprocessore è un dispositivo integrato digitale che può essere programmato con una serie di istruzioni per effettuare una specifica

Dettagli

4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0

4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0 Rappresentazione dei numeri I numeri che siamo abituati ad utilizzare sono espressi utilizzando il sistema di numerazione decimale, che si chiama così perché utilizza 0 cifre (0,,2,3,4,5,6,7,8,9). Si dice

Dettagli

MACCHINA DI VON NEUMANN

MACCHINA DI VON NEUMANN I seguenti appunti non hanno la pretesa di essere esaustivi, ma hanno l unico scopo di illustrare in modo schematico i concetti necessari allo sviluppo del programma di Informatica della 1D del Liceo Scientifico

Dettagli

Collegamento dei Sistemi SLC come I/O remoti ai Processori PLC 5

Collegamento dei Sistemi SLC come I/O remoti ai Processori PLC 5 Guida di Riferimento Collegamento dei Sistemi SLC come I/O remoti ai Processori PLC 5 Questo documento utilizza la documentazione disponibile sui PLC e SLC per mostrare come è possibile comunicare tra

Dettagli

La memoria centrale (RAM)

La memoria centrale (RAM) La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.

Dettagli

SISTEMI OPERATIVI. Gestione dei dischi. Gestione dei dischi e sistemi RAID

SISTEMI OPERATIVI. Gestione dei dischi. Gestione dei dischi e sistemi RAID SISTEMI OPERATIVI 08.c Gestione dei dischi e sistemi RAID Gestione dei dischi Caratteristiche dei dischi magnetici Schedulazione degli accessi al disco Sistemi RAID 1 Struttura meccanica 2 traccia testina

Dettagli

Laboratorio di Informatica

Laboratorio di Informatica per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,

Dettagli

Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione

Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia

Dettagli

Contenuti. Visione macroscopica Hardware Software. 1 Introduzione. 2 Rappresentazione dell informazione. 3 Architettura del calcolatore

Contenuti. Visione macroscopica Hardware Software. 1 Introduzione. 2 Rappresentazione dell informazione. 3 Architettura del calcolatore Contenuti Introduzione 1 Introduzione 2 3 4 5 71/104 Il Calcolatore Introduzione Un computer...... è una macchina in grado di 1 acquisire informazioni (input) dall esterno 2 manipolare tali informazioni

Dettagli

Calcolatore: Elaborare: Input: Output: John von Neumann: Device: Embedded: Sistemi programmabili:

Calcolatore: Elaborare: Input: Output: John von Neumann: Device: Embedded: Sistemi programmabili: Autore: Maria Chiara Cavaliere Informatica di base Lezione 1 del 21/3/2016 Il corso di Informatica di base si baserà sulla spiegazione di tre moduli: -Architettura Hardware; -Sistema operativo; Parte teorica

Dettagli

A L'operatore NOT si scrive con una linea sopra la lettera indicante la variabile logica A ; 0 1 1 0. NOT di A =

A L'operatore NOT si scrive con una linea sopra la lettera indicante la variabile logica A ; 0 1 1 0. NOT di A = ALGEBRA DI BOOLE L'algebra di Boole è un insieme di regole matematiche; per rappresentare queste regole si utilizzano variabili logiche, funzioni logiche, operatori logici. variabili logiche: si indicano

Dettagli

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti Clocking Architetture dei Calcolatori (Lettere A-I) Tecnologie per la Memoria e Gerarchie di Memoria Prof. Francesco Lo Presti Il segnale di Clock definisce quando i segnali possono essere letti e quando

Dettagli

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica

Dettagli

- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN

- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN ALGORITMI E MACCHINA DI VON NEUMANN 1 COMPUTER= ELABORATORE NON CERVELLO ELETTRONICO CERVELLO: Capacità decisionali ELABORATORE: Incapacità di effettuare scelte autonome di fronte a situazioni impreviste

Dettagli

L architettura di riferimento

L architettura di riferimento Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27

Dettagli

Sistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda

Sistemi di Elaborazione a Microprocessore 8259. (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda 8259 (Controllore Program m abile delle Interruzioni) M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Generalità L'8259 è stato progettato

Dettagli

DISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10

DISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10 DISPLAY REMOTO PILOTATO DALLA SERIALE su CPU18LCD LCD_SERv10 035-693737 1 FUNZIONI del sistema: Il sistema è composto da: 1. una scheda con a bordo ÄÅ Un regolatore 12Vcc / 7Vcc Ä a 5Vcc ÄÇ Un microprocessore

Dettagli

Configurazione & Programmazione Profibus DP. in Ambiente Siemens TIA Portal

Configurazione & Programmazione Profibus DP. in Ambiente Siemens TIA Portal Configurazione & Programmazione Profibus DP in Ambiente Siemens TIA Portal Configurazione Optional: Aggiungere File GSD Inserire Masters e Slaves Inserire Sottorete Profibus DP e collegare tutte le interfacce

Dettagli

ESERCITAZIONI PRATICHE: Ø Creazione di un decoder BCD/DEC con porte logiche. Ø Esercitazione con decoder 4511 e display 7 segmenti.

ESERCITAZIONI PRATICHE: Ø Creazione di un decoder BCD/DEC con porte logiche. Ø Esercitazione con decoder 4511 e display 7 segmenti. BCD 7 SEGMENTI Il display BCD 7 segmenti è un visualizzatore di numeri che possono andare da zero a nove, ed è un dispositivo optoelettrico, cioè fornisce luce all applicazione di tensione ai suoi capi.

Dettagli

ARCHITETTURA DELL ELABORATORE

ARCHITETTURA DELL ELABORATORE 1 ISTITUTO DI ISTRUZIONE SUPERIORE ANGIOY ARCHITETTURA DELL ELABORATORE Prof. G. Ciaschetti 1. Tipi di computer Nella vita di tutti giorni, abbiamo a che fare con tanti tipi di computer, da piccoli o piccolissimi

Dettagli

Dispensa di Informatica I.1

Dispensa di Informatica I.1 IL COMPUTER: CONCETTI GENERALI Il Computer (o elaboratore) è un insieme di dispositivi di diversa natura in grado di acquisire dall'esterno dati e algoritmi e produrre in uscita i risultati dell'elaborazione.

Dettagli

MODULO 1. 1.1 Il personal computer. ISIS STRINGHER Corso Serale Anno scolastico 2010/11 Classe 1 Commerciale

MODULO 1. 1.1 Il personal computer. ISIS STRINGHER Corso Serale Anno scolastico 2010/11 Classe 1 Commerciale MODULO 1 1.1 Il personal computer ISIS STRINGHER Corso Serale Anno scolastico 2010/11 Classe 1 Commerciale 1.1 Il personal computer Il PC Hardware e software Classificazioni del software Relazione tra

Dettagli

1.4a: Hardware (Processore)

1.4a: Hardware (Processore) 1.4a: Hardware (Processore) 2 23 nov 2011 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.8, 3.9 IV ediz.: cap. 2.6, 2.7 Questi lucidi 23 nov 2011

Dettagli

Programma ARCHITETTURA DI UN ELABORATORE MACCHINA DI VON NEUMANN CPU & MEMORIA UNITÀ DI ELABORAZIONE (CPU) Questa settimana:

Programma ARCHITETTURA DI UN ELABORATORE MACCHINA DI VON NEUMANN CPU & MEMORIA UNITÀ DI ELABORAZIONE (CPU) Questa settimana: Progma La settimana scorsa: cos è l informatica? cos è un algoritmo? cos è un progma? come si descrive un algoritmo? di cosa si compone un? che cos è il software? a cosa serve? Questa settimana: qual è

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16. Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16. Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16 Pietro Frasca Lezione 15 Martedì 24-11-2015 Struttura logica del sottosistema di I/O Processi

Dettagli

8088 + log. controllo

8088 + log. controllo CORSO DI ARCHITETTURA DEGLI ELABORATORI PROGRAMMAZIONE ASSEMBLY: PROGETTO 26 LUGLIO 2007 CONSEGNA Sabato 15 settembre 2007 Lo studente programmi nel linguaggio Assembly 8088 presentato a lezione un micro

Dettagli

Introduzione. Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache...

Introduzione. Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache... Appunti di Calcolatori Elettronici Concetti generali sulla memoria cache Introduzione... 1 Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache...

Dettagli

SISTEMI A MICROPROCESSORE

SISTEMI A MICROPROCESSORE Istituto Tecnico Industriale Statale EUGENIO BARSANTI 80038 POMIGLIANO D ARCO (NA) Via Mauro Leone, 105 Specializzazioni: Meccanica Tel. (081) 8841350 - Fax (081) 8841676 Elettrotecnica e Automazione Distretto

Dettagli

Conversione analogico digitale

Conversione analogico digitale Conversione analogico digitale L elettronica moderna ha spostato la maggior parte delle applicazioni nel mondo digitale in quanto i sistemi a microprocessore sono diventati più veloci ed economici rispetto

Dettagli

STRUTTURE DEI SISTEMI DI CALCOLO

STRUTTURE DEI SISTEMI DI CALCOLO STRUTTURE DEI SISTEMI DI CALCOLO 2.1 Strutture dei sistemi di calcolo Funzionamento Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione Hardware Architettura di un generico sistema

Dettagli

Il Processore: i registri

Il Processore: i registri Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono

Dettagli

Elementi di Informatica e Programmazione. # Memoria di massa. Problema: comprare un PC. Architettura del calcolatore. Architettura di Von Neumann

Elementi di Informatica e Programmazione. # Memoria di massa. Problema: comprare un PC. Architettura del calcolatore. Architettura di Von Neumann Elementi di Informatica e Programmazione Architettura del calcolatore (prima parte) Corsi di Laurea in: Ingegneria Civile Ingegneria per l Ambiente e il Territorio Università degli Studi di Brescia Problema:

Dettagli