Legge di Moore (transistor/chip) dal 1970

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Legge di Moore (transistor/chip) dal 1970"

Transcript

1 Testo di riferimento: appunti Le memorie dinamiche 01.c Classificazione Organizzazione Legge di Moore (transistor/chip) dal Scala logaritmica x2 ogni 18 mesi x1000 ogni 15 anni

2 Legge di Moore (memorie flash) 2 (x1000 in 10 anni!) Legge di Moore per le memorie DRAM? 3

3 Legge di Moore per le prestazioni DRAM? Processor - DRAM Memory Gap µproc: 60%/yr. (2X/1.5yr) Performance Moore s Law CPU Processor-Memory Performance Gap: (grows 50% / year) Less Law? DRAM Year DRAM: 9%/yr. (2X/10 yrs) Come aumentare le prestazioni? 1. Aumentando il numero di bit per accesso (es.: con un bus dati da 64 bit si trasferiscono 8 byte per volta) svantaggi: aumentano le dimensioni, aumenta la corrente 5 2. Aumentando il grado di parallelismo interno delle operazioni (es. memory interleaving: con più banchi di memoria è possibile avviare un accesso ad un altro banco, prima che sia completato l accesso precedente) 3. Evitando di eseguire alcune delle operazioni (ad es. la selezione di una riga già selezionata)

4 Classificazione delle DRAM Interfaccia asincrona (DRAM standard ): il processore deve attendere, in uno stato idle, il completamento dell operazione in memoria. 6 Interfaccia sincrona (SDRAM): le operazioni sono in sincronia con clock del bus; con l'uso di opportuni latch si aumenta il parallelismo con la CPU (bus oltre i 66MHz). Interfaccia basata su protocollo (RDRAM): indirizzi e dati vengono trasmessi in parallelo con modalità pipelined sul medesimo bus. Interfaccia asincrona (DRAM) In un interfaccia asincrona il processore attende il tempo necessario per il completamento di ciascuna operazione (invio di RAS dopo che l indirizzo di riga è stabile; invio di CAS dopo che l indirizzo di colonna è stabile; successivo trasferimento del dato). L attivazione di RAS trasferisce, in appositi latch dati, il contenuto di tutti i bit della riga selezionata. Se un ciclo di clock inizia prima che sia trascorso il tempo richiesto per l operazione, occorre attendere l inizio del successivo ciclo di clock per poter iniziare l operazione successiva. Tenendo presente questo vincolo, i tempi per il trasferimento di un dato sono indicati in termini di numero di cicli di clock. 7

5 Accesso per righe in una DRAM righe, 512 colonne, dati da 8 bit. indirizzo di riga indirizzo di colonna chip DRAM da 2 MB (16 Mbit) la selezione di una riga rende accessibili 512 byte Logica negata (si presta al wired-or O.C.) 9 Y = A 1 B 1 A 2 B 2 A 3 B 3 (De Morgan) Y = A 1 B 1 + A 2 B 2 + A 3 B 3

6 Ciclo di lettura in una DRAM 1. Memorizza indirizzo di riga; legge la riga e la memorizza nei latch dati 2. Memorizza indirizzo di colonna 3. Refresh della riga (ricopia nella riga i bit dai latch dati) Clock Indirizzo RAS CAS Dout 4. Dato valido T 1 T 2 T 3 T 4 riga colonna t c t a T 5 T 6 T 7 5. Trasferimento del dato letto; fine del ciclo. dato riga 10 il ciclo di lettura t c (indicato anche con t RC ) è di 6 periodi di clock; il tempo di accesso t a (indicato anche con t RAC ) è di 4 periodi (tc>ta); con clock a 66 MHz (T c =15ns) si avrebbe: t c = 90 ns, t a = 60 ns; la velocità di una DRAM è spesso definita dal tempo di accesso t a. Ciclo di refresh in una DRAM 11 Clock T 1 T 2 T 3 T 4 T 5 T 6 Indirizzo riga 1. Memorizza indirizzo di riga; legge la riga e la memorizza nei latch dati 2. Refresh della riga (ricopia nella riga i bit dai latch dati) RAS

7 Ciclo di scrittura in una DRAM 12 Clock T 1 T 2 T 3 T 4 T 5 T 6 Indirizzo 1. Memorizza indirizzo di riga; legge la riga e la memorizza nei latch dati RAS riga colonna riga 2. Invio del dato Din dato 3. Write Enable WE 2. Memorizza indirizzo di colonna e modifica, nei CAS latch dati, il bit da scrivere 4. RAS alto: ricopia, dai latch dati, la riga modificata 5. CAS alto: termina il ciclo di scrittura Fast Page Mode (FPM) DRAM 13 È un esempio della strategia 3): sfrutta il fatto che accessi consecutivi spesso interessano colonne successive della stessa riga. RAS\ rimane attivo per un intero ciclo di riga (= pagina ): basta fornire l indirizzo di riga una sola volta all inizio dell accesso. Ogni ciclo di CAS\ include: impostazione dell indirizzo di colonna, attivazione di CAS\, attesa del dato in uscita, latch del dato, refresh, disattivazione di CAS\ (necessaria per segnalare il termine del ciclo). Timing: indica il numero di cicli di clock necessari per il primo accesso a un dato della riga, seguito da quelli per gli accessi ai dati successivi nella medesima riga. Valori tipici per FPM: o con celle da 70 ns o 60 ns (bus a 66 MHz).

8 Fast Page Mode: temporizzazioni t RCD = RAS to CAS delay = 3 T c t PC = page (CAS) cycle = 3 T c t PC t PC 14 timing: T c t RCD t CAC t RAC clock il primo dato della riga è disponibile con un ritardo (t RAC ) di 5 T c dopo RAS\ i dati successivi sono disponibili ogni 3 T c FPM: temporizzazioni in dettaglio 15

9 Extended Data Output (EDO) DRAM Vengono aggiunti dei latch dati che mantengono il dato appena letto, consentendo di anticipare la disattivazione di CAS\ e l invio dell indirizzo della colonna successiva. Si può così ridurre il periodo t PC del segnale CAS\ dopo il primo accesso: il segnale CAS\ rimane disattivato per il minimo intervallo di tempo. 16 Timing: o con celle da ns (bus a 66 MHz) EDO DRAM: temporizzazioni 17 t CAC = column access time t PC = page (CAS) cycle

10 EDO DRAM: temporizzazione in dettaglio 18 SIMM (Single In-line Memory Module) DRAM 4M x32-72 pin SIMM (Micron), chip 4Mx4 19 DRAM 8Mx32, chip 4Mx4 su entrambe le facce

11 SIMM - 2 4Mx32 DRAM - 72 pin SIMM (Micron) 20 Evoluzione dei moduli SIMM 30 pin, DB da 8 bit (primi anni 90) per fornire 16 bit alla volta (286, 386 SX) occorrevano 2 moduli giustapposti per fornire 32 bit alla volta (386 DX) occorrevano 4 moduli giustapposti pin, DB da 32 bit (metà anni 90) con l avvento del Pentium e del bus PCI per fornire 64 bit alla volta (Pentium) occorrevano 2 moduli giustapposti

12 Evoluzione dei moduli SIMM DIMM DIMM (Dual In-line Memory Module): una schedina su cui sono collocati i chip di memoria, caratterizzata da un bus dati da 64 bit; i moduli DIMM hanno ormai sostituito i moduli SIMM (Single In-Line Memory Module), nei quali il bus dati è da 32 bit; nei moduli SIMM (72 pin), i contatti sulle 2 facce della scheda sono uniti e formano un contatto unico; nei DIMM (168 pin), i contatti opposti sono elettricamente isolati e formano 2 contatti separati; le attuali DDR3 (DDR4) usano DIMM da 240 (288) pin e bus dati da 128 bit; ECC (Error Correction Codes): un chip in più contenente bit aggiuntivi per consentire la correzione di errori sui dati memorizzati. 22 Interfaccia sincrona (SDRAM) Dopo l accesso al primo dato di una riga, anziché attendere l invio degli indirizzi di colonna successivi, questi vengono generati internamente alla DRAM con semplici incrementi (burst counter). Le operazioni interne della DRAM sono strettamente regolate dal clock, che è l unico segnale di temporizzazione da fornire per i dati della riga successivi al primo. Più comandi possono essere accodati (pipelining): si ottengono così prestazioni migliori e si possono usare bus a frequenze più elevate. 23 Il tempo per l accesso al primo dato (SDRAM latency) è maggiore di quello per i dati successivi della stessa riga (CAS latency). SDRAM latency e CAS latency sono ancora espresse in numero di cicli di clock: (SDRAM Latency = 5, CAS Latency = 1). La CAS latency è determinata dal column access time t CAC. Le specifiche JEDEC prevedono valori di CAS latency pari a 1, 2, o 3.

13 JEDEC Synchronous DRAM (SDRAM) JEDEC = Joint Electron Devices Engineering Council (1958) Dal 1993 definisce i tipi base di DRAM sincrona. Caratteristiche: interfaccia sincrona; architettura a banco multiplo: consente di avviare un accesso ad un altro banco, prima che sia completato l accesso precedente (su un banco diverso); burst mode. Una volta selezionata la riga, CS\, RAS\, CAS\, WE\ codificano il comando da eseguire (sincronizzato dal clock). 24 Un registro programmabile di modo stabilisce: il tipo (sequential o interleaved) e le modalità di burst; la lunghezza del burst (1 bit, 2 bit, 4 bit, ); la CAS latency (1, 2 o 3). SDRAM: diagramma a blocchi 25

14 SDRAM: esempio di architettura interna 26 SDRAM 4Mb (512 KB) divisa internamente in 2 banchi 512x256x16 ind. di riga: 10 bit (A9 seleziona banco, A8..A0 512 righe) ind. di colonna: 8 bit (A7..A0 256 col) SDRAM: lettura SDRAM 27

15 SDRAM: comando READ 28 SDRAM: CAS latency 29

16 CAS latency: determinazione All inizio di un ciclo di lettura burst viene impostato l indirizzo di riga e, nel successivo fronte di salita del clock, vengono attivati i segnali RAS\ e CS\. Ciò avvia il recupero dell intera riga selezionata. Trascorso un tempo pari a t RCD (RAS\ to CAS\ delay), nel successivo fronte di salita del clock può essere attivato CAS\. 30 Trascorso un ulteriore tempo pari a t CAC (column access time), il primo dato è leggibile sulle linee d uscita. Perché tutto funzioni deve essere: CASLatency * t CLK t CAC SDRAM: evoluzione SDR (Single Data Rate) SDRAM PC100 Specifiche Intel per sistemi con bus a 100 MHz Timing DDR (Double Data Rate) SDRAM L output ha luogo su entrambi i fronti del clock Frequenze di clock fino a 200 MHz DDR-2 SDRAM Aumenta la dimensione della minima unità di lettura/scrittura; questo vincolo permette ottimizzazioni, con clock fino a 400 MHz. DDR-3 SDRAM Ulteriore raddoppio della minima unità di lettura/scrittura, e quindi della frequenza di clock ( MHz) DDR-4 SDRAM riduzione della tensione, riduzione dei consumi, aumento della frequenza ( GHz) e incremento della densità dei chip (8Gb) 31

17 Confronto tra DDR SDRAM 32 Interfaccia basata sul protocollo Indirizzi (row e col) e dati vengono trasmessi in parallelo con modalità pipelined sul medesimo bus (mentre nelle SDRAM gli indirizzi seguono percorsi diversi da quelli dei dati). 33 RDRAM (Rambus DRAM), DRDRAM (Direct Rambus DRAM) Soluzione proprietaria (Rambus Inc.) Adotta un approccio diverso rispetto a DDR e DDR2: anziché usare bus dati con molte linee, usa un bus da 16 bit con una elettronica progettata in modo da assicurare alte frequenze operative I dati sono trasferiti su entrambi i fronti del clock (come DDR) Data rate fino a 1.6 GB/s (standard PC800) e 2.1 GB/s (standard PC1066)

18 Principali produttori di DRAM 4Q Principali produttori di DRAM 1Q

19 Principali produttori di semiconduttori Rank 2013 Rank 2012 Company Country of origin Revenue (million $) 2013/2012 changes Market share 1 1 Intel Corporation USA % 14.8% 2 2 Samsung Electronics South Korea % 10.5% 3 3 Qualcomm USA % 5.5% 4 10 Micron Technology USA % 4.5% 5 7 SK Hynix South Korea % 4.2% 6 5 Toshiba Semiconductor Japan % 3.9% 7 4 Texas Instruments USA % 3.6% 8 9 Broadcom USA % 2.6% 9 8 STMicroelectronics FranceItaly % 2.5% 10 6 Renesas Electronics Japan % 2.5% Infineon Technologies Germany % 1.6% AMD USA % 1.6% NXP Netherlands % 1.5% MediaTek Taiwan % 1.4% Sony Japan % 1.4% Freescale USA % 1.2% NVIDIA USA % 1.1% 36 Sviluppo tecnologico year Memory chips 64Kb 4Mb 256Mb 4Gb CPU speed 1-2 MHz 20-40MHz MHz 2-3 GHz 37

20 Sviluppo tecnologico nelle DRAM 38 TECNOLOGIA (anno) (µm) (nm) (wafer) 200mm 300mm 450 mm? (chip) 4Mb 256Mb 1Gb 2Gb 4Gb 8Gb DENSITÀ DEI CHIP DRAM 256 Mb ( µm) 512 Mb µm 1 Gb 0.11 µm - 90 nm 2Gb 0.11 µm - 45 nm 4 Gb 30nm 8 Gb nm (DEC 2013: SAMSUNG DDR4 DRAM chip da 8Gb) Capacità dei chip di DRAM 39 Legge di Moore (x 2 ogni 3 anni)

21 Sviluppi futuri memorie non volatili Potranno sostituire le attuali NAND Flash, ma anche le DRAM: PRAM (PCRAM) (Phase Change RAM): sfruttano le proprietà di una lega calcogenura (Ge 2 Sb 2 Te 5 ), in grado di cambiare fase (cristallina o amorfa) in modo controllato elettricamente; FRAM (FeRAM) (Ferroelettric RAM): usano uno strato di materiale ferroelettrico il cui stato è controllabile da un campo elettrico; MRAM (Magnetoresistive RAM): usano uno strato di materiale ferromagnetico il cui stato è controllabile da un campo magnetico; NRAM (Nano-RAM): sfruttano la proprietà dei nanotubi di carbonio di cambiare posizione meccanica (toccarsi o non toccarsi) in modo controllato elettricamente. 40 Magnetoresistive RAM (MRAM) 41 Ancora allo stato sperimentale Per memorizzare i dati utilizzano la polarità di minuscoli elementi magnetici, anziché la presenza o l assenza di cariche elettriche (come avviene nelle DRAM) Non volatili: i dati non scompaiono quando manca l alimentazione Nel giugno 2003 IBM e Infineon hanno presentato un chip MRAM da 128Kbit, costruito con tecnologia da 0.18 µm Con memoria MRAM non volatile un calcolatore potrebbe essere avviato istantaneamente all accensione, con il sistema operativo già presente in memoria Le memorie dei primi calcolatori ( ) erano costituite da nuclei di ferrite (non volatili): forse le RAM future saranno basate sullo stesso principio fisico, pur con dimensioni decisamente più ridotte

22 MRAM (IBM) 01.c Fine Le memorie dinamiche

DEFINIZIONE 1/2 memoria ad accesso casuale RAM

DEFINIZIONE 1/2 memoria ad accesso casuale RAM CORSO BASE DI TECNICO RIPARATORE HARDWARE RAM Docente: Dott. Ing. Antonio Pagano DEFINIZIONE 1/2 In informatica la memoria ad accesso casuale, acronimo RAM (del corrispondente termine inglese Random-Access

Dettagli

La Memoria d Uso. La Memoria d Uso

La Memoria d Uso. La Memoria d Uso Fondamenti dell Informatica A.A. 2000-2001 La Memoria d Uso Prof. Vincenzo Auletta 1 Fondamenti dell Informatica A.A. 2000-2001 Memorie di Massa Processore CU e ALU Memorie di massa esterne La Memoria

Dettagli

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono

Dettagli

Le Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano

Le Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano Le Memorie interne: RAM, ROM, cache Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano 1 Le memorie Cosa vorremmo : una memoria veloce abbastanza grande da contenere tutti i dati e i programmi

Dettagli

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Anno Accademico 2013/2014 Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Semplici elementi alla base di sistemi complessi Riccardo Torlone - Corso

Dettagli

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti Clocking Architetture dei Calcolatori (Lettere A-I) Tecnologie per la Memoria e Gerarchie di Memoria Prof. Francesco Lo Presti Il segnale di Clock definisce quando i segnali possono essere letti e quando

Dettagli

Sistemi Operativi e informatica 1

Sistemi Operativi e informatica 1 1 Dip. Scienze dell Informatica Università degli Studi di Milano, Italia marchi@dsi.unimi.it a.a. 2011/12 1 c 2010-2012 M.Monga R.Paleari M.. Creative Commons Attribuzione-Condividi allo stesso modo 2.5

Dettagli

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR Architettura di un computer La macchina di Von Neumann Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.

Dettagli

Zoccolo (slot o socket) per il processore. Slot per le memorie RAM. Slot per le schede di espansione con bus ISA (superato),

Zoccolo (slot o socket) per il processore. Slot per le memorie RAM. Slot per le schede di espansione con bus ISA (superato), DENTRO IL COMPUTER Nei lucidi che seguono esamineremo i principali componenti di un PC. La maggior parte dei PC ha una struttura modulare: sono permesse numerose configurazioni utilizzando componenti di

Dettagli

La memoria centrale (RAM)

La memoria centrale (RAM) La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.

Dettagli

Componenti di base di un computer

Componenti di base di un computer Componenti di base di un computer Architettura Von Neumann, 1952 Unità di INPUT UNITA CENTRALE DI ELABORAZIONE (CPU) MEMORIA CENTRALE Unità di OUTPUT MEMORIE DI MASSA PERIFERICHE DI INPUT/OUTPUT (I/O)

Dettagli

Esame di INFORMATICA

Esame di INFORMATICA Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello

Dettagli

MEMORIA CENTRALE. eseguire o dei dati da elaborare) e scrittura (ad es. dei dati elaborati).

MEMORIA CENTRALE. eseguire o dei dati da elaborare) e scrittura (ad es. dei dati elaborati). MEMORIA CENTRALE Insieme di celle, ciascuna delle quali è individuata da un indirizzo espresso da n bit (n = lunghezza del registro MA). Es. Registro Indirizzi di 32 bit 2 32 celle = 4 Gcelle 4 Gbyte Il

Dettagli

Il Sottosistema di Memoria

Il Sottosistema di Memoria Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

Le Memorie. Il concetto di bit. Indirizzi di memoria. La memoria principale (RAM)

Le Memorie. Il concetto di bit. Indirizzi di memoria. La memoria principale (RAM) Le Memorie Giuseppe Pozzi Impianti di Elaborazione Facoltà di Ingegneria dell'informazione Politecnico di Milano giuseppe.pozzi@polimi.it - versione del 3 settembre 23 - La memoria principale (RAM) Bibliografia:

Dettagli

Livello logico digitale. bus e memorie

Livello logico digitale. bus e memorie Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità

Dettagli

Gerarchia delle memorie

Gerarchia delle memorie Memorie Gerarchia delle memorie Cache CPU Centrale Massa Distanza Capacità Tempi di accesso Costo 2 1 Le memorie centrali Nella macchina di Von Neumann, le istruzioni e i dati sono contenute in una memoria

Dettagli

L evoluzione delle CPU

L evoluzione delle CPU L evoluzione delle CPU La storia del computer è legata alla storia di Intel, che con la sua linea di processori economicamente accessibili ha permesso lo sviluppo e l ampia diffusione dei PC. Altri produttori,

Dettagli

Il Sottosistema di Memoria

Il Sottosistema di Memoria Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito

Dettagli

Architettura del computer (C.Busso)

Architettura del computer (C.Busso) Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)

Dettagli

Come velocizzare la propria memoria RAM

Come velocizzare la propria memoria RAM Come velocizzare la propria memoria RAM É ufficiale: le memorie DDR 400 sono ormai uno standard a tutti gli effetti. Da quando il comitato Jedec ha preso la sua decisione, i produttori di RAM e schede

Dettagli

Le infrastrutture Hardware: architettura

Le infrastrutture Hardware: architettura Le infrastrutture Hardware: architettura Corso di Informatica CdL: Chimica Claudia d'amato claudia.damato@di.uniba.it Il calcolatore: modello concettuale 1. Elaborazione 2. Memorizzazione Interconnessione

Dettagli

Le memorie. Generalità E applicazioni

Le memorie. Generalità E applicazioni Le memorie Generalità E applicazioni Caratteristiche generali Tempo di risposta Capacità Alimentazione Dissipazione di potenza Numero di pin Costo per bit Modalità di accesso Per poter scrivere un dato

Dettagli

Le memorie. Introduzione

Le memorie. Introduzione Le memorie Introduzione Una memoria è un sistema elettronico in grado di immagazzinare dati in forma binaria, per poi renderli disponibili ad ogni richiesta. Tale sistema è costituito da un insieme di

Dettagli

La Memoria Principale. La Memoria Principale. La Memoria Interna. La Memoria Principale

La Memoria Principale. La Memoria Principale. La Memoria Interna. La Memoria Principale Fondamenti di Informatica B Lezione n.13 n.13 Fondamenti di Informatica B Lezione n. 13 MEMORIE VLSI, MEMORIE MAGNETICHE EVOLUZIONE, COSTI, CAPACITÀ, PRESTAZIONI CONCETTI DI BASE E TECNOLOGIA DELLE MEMORIE

Dettagli

Architettura hardware

Architettura hardware Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA

Dettagli

Architettura di un sistema di elaborazione N.1

Architettura di un sistema di elaborazione N.1 Architettura di un sistema di elaborazione N.1 Le memorie (Unità 3) La memoria è la parte del computer destinata a conservare informazioni per un certo periodo di tempo. La memorizzazione di informazioni

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore

Dettagli

Architettura Single Channel

Architettura Single Channel LA RAM 1 Architettura Single Channel CPU ChipSet NothBridge RAM FSB 64 Bits Memory Bus 64 Bits Il Memory Bus ed il Front Side Bus possono (ma non necessariamente devono) avere la stessa velocità. 2 Architettura

Dettagli

Lo schema funzionale di un PC corrisponde ancora oggi a quello della macchina di Von Neumann

Lo schema funzionale di un PC corrisponde ancora oggi a quello della macchina di Von Neumann Lo schema funzionale di un PC corrisponde ancora oggi a quello della macchina di Von Neumann MA lo sviluppo della tecnologia e del software ha permesso la realizzazione di computer sempre più veloci e

Dettagli

Architettura dei calcolatori

Architettura dei calcolatori Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 3 Modulo Informatica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori II parte

Dettagli

ECDL MODULO 1 Le Memorie. Prof. Michele Barcellona

ECDL MODULO 1 Le Memorie. Prof. Michele Barcellona ECDL MODULO 1 Le Memorie Prof. Michele Barcellona Le memorie servono a memorizzare dati e programmi Memoria Memorie CPU Centrale di massa Periferiche I/O Bus Memoria Centrale E una memoria a semiconduttore

Dettagli

Storia delle tecnologie dell informatica

Storia delle tecnologie dell informatica 1 Storia delle tecnologie dell informatica Evoluzione dei supporti dati Carlo Spinedi 22 dicembre 2014 2 Supporti dati permanenti : schede perforate 1889 Herman Hollerith brevetta la codifica dei dati

Dettagli

Corso di Informatica

Corso di Informatica CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it La memoria principale 2 izzazione della memoria principale ria principale è organizzata come

Dettagli

Calcolatori Elettronici A a.a. 2008/2009

Calcolatori Elettronici A a.a. 2008/2009 Calcolatori Elettronici A a.a. 2008/2009 Gerarchia di memorie: memorie cache Massimiliano Giacomin 1 Tipologie e caratteristiche delle memorie (soprattutto dal punto di vista circuitale e fisico) Altezza:

Dettagli

Parte IV Architettura della CPU Central Processing Unit

Parte IV Architettura della CPU Central Processing Unit Parte IV Architettura della CPU Central Processing Unit IV.1 Struttura della CPU All interno di un processore si identificano in genere due parti principali: l unità di controllo e il data path (percorso

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

Organizzazione della memoria

Organizzazione della memoria Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010

Dettagli

UNITA DI MISURA DI BASE IN INFORMATICA 0 OR 0 = 0 0 OR 1 = 1 1 OR 0 = 1 1 OR 1 = 1

UNITA DI MISURA DI BASE IN INFORMATICA 0 OR 0 = 0 0 OR 1 = 1 1 OR 0 = 1 1 OR 1 = 1 UNITA DI MISURA DI BASE IN INFORMATICA L unità informatica di base è il BIT, che rappresenta una variabile di tipo BOOLEANO, ovvero una variabile che può assumere due soli valori: 0 o 1 (vero o falso,

Dettagli

Il calcolatore. Il calcolatore (computer) è uno strumento in grado di svolgere i seguenti compiti:

Il calcolatore. Il calcolatore (computer) è uno strumento in grado di svolgere i seguenti compiti: Il calcolatore Il calcolatore (computer) è uno strumento in grado di svolgere i seguenti compiti: memorizzare informazioni rappresentazione dell informazione elaborare informazioni algoritmi Nel corso

Dettagli

Hardware interno. Docenti: Dott. Stefano Bordoni Dott. Francesco Guerra. Facoltà di Economia, Università di Modena e Reggio Emilia

Hardware interno. Docenti: Dott. Stefano Bordoni Dott. Francesco Guerra. Facoltà di Economia, Università di Modena e Reggio Emilia Hardware interno Docenti: Dott. Stefano Bordoni Dott. Francesco Guerra Facoltà di Economia, Università di Modena e Reggio Emilia Hardware A prima vista... Alimentazione PC e Monitor Lettore DVD Porte Ps/2

Dettagli

Memorie 8.1 CLASSIFICAZIONE DELLE MEMORIE

Memorie 8.1 CLASSIFICAZIONE DELLE MEMORIE Memorie 8 Memorie In questo capitolo verranno illustrate brevemente le varie tipologie di memorie a semiconduttore esistenti (RAM, ROM, volatili, non volatili) Si inizierà a trattare in dettaglio le memorie

Dettagli

C. P. U. MEMORIA CENTRALE

C. P. U. MEMORIA CENTRALE C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato

Dettagli

Il Processore: i registri

Il Processore: i registri Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono

Dettagli

Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU MEMORIE

Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU MEMORIE Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU Bus MEMORIE RAM (Random Access Memory). Memoria Centrale, Memoria di Lavoro, Memoria principale. Consiste in una matrice di celle

Dettagli

Fondamenti di informatica: un po di storia

Fondamenti di informatica: un po di storia Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi

Dettagli

Il bus PCI. Piccinetti Stefano

Il bus PCI. Piccinetti Stefano Il bus PCI Piccinetti Stefano Prima del bus PCI: il bus ISA Il bus più diffuso prima del 1992 era il bus ISA (quello sostanzialmente trattato a Reti Logiche). Il primo bus ISA era ad 8 bit e garantiva

Dettagli

Fondamenti di Informatica

Fondamenti di Informatica Sistemi di Elaborazione delle Informazioni Fondamenti di Informatica Ing. Mauro Iacono Seconda Università degli Studi di Napoli Facoltà di Studi Politici e per l Alta Formazione Europea e Mediterranea

Dettagli

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Data: Ora Consegna: N. Matricola: Corso Laurea/Diploma: Nome : Anno di Corso: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Esercizi compilati ESD II: 1? 2?3?4? 5? 6?7?8? 9? 10

Dettagli

Corso di Informatica

Corso di Informatica CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Memorie di massa!2 Le memorie di massa Le memorie secondarie o di massa sono utilizzate per

Dettagli

Elementi di Informatica. Hardware

Elementi di Informatica. Hardware Elementi di Informatica Hardware Scopo della lezione Introduzione alle tecnologie ICT L'hardware Il processore La memoria Tipologie di computer Personal computer Notebook/Laptop Palmare Console da gioco

Dettagli

CIRCUITI INTEGRATI ESEMPI: INTEL

CIRCUITI INTEGRATI ESEMPI: INTEL CIRCUITI INTEGRATI Costruzione di circuiti (logici e non) su un substrato di silicio. Non solo la parte attiva, ma anche le connessioni tra le porte. Incredibile miglioramento nelle prestazioni, nell affidabilità

Dettagli

La qualità di una memoria dipende da vari parametri: Modo di accesso: tecnica utilizzata per accedere al dato (casuale, sequenziale)

La qualità di una memoria dipende da vari parametri: Modo di accesso: tecnica utilizzata per accedere al dato (casuale, sequenziale) Tipologie di memoria: Elettroniche Magnetiche Ottiche La qualità di una memoria dipende da vari parametri: Modo di accesso: tecnica utilizzata per accedere al dato (casuale, sequenziale) Tempo di accesso:

Dettagli

Introduzione alle architetture dei processori

Introduzione alle architetture dei processori Architettura dei microprocessori Argomenti CLASSIFICAZIONE MICROPROCESSORI Basic concepts 80x86, x64 Architettura pc Tecniche per incrementare le prestazioni 07/08 CLASSIFICAZIONE ELABORATORI(MICROPROCESSORI)

Dettagli

Livello logico-digitale

Livello logico-digitale Livello logicodigitale Pagina 2 I circuiti digitali si basano su un piccolo numero di componenti elementari Circuito digitale =circuito in cui il valore di uscita può avere soltanto due valori (0 e 1)

Dettagli

Componenti del Sistema di Elaborazione

Componenti del Sistema di Elaborazione Componenti del Sistema di Elaborazione Il Sistema di Elaborazione Monitor Tastiera Processore Memoria Centrale (Programmi + Dati) Memorie di massa Altre periferiche Rete Rete a.a. 2002-03 L. Borrelli 2

Dettagli

Calcolatore: Elaborare: Input: Output: John von Neumann: Device: Embedded: Sistemi programmabili:

Calcolatore: Elaborare: Input: Output: John von Neumann: Device: Embedded: Sistemi programmabili: Autore: Maria Chiara Cavaliere Informatica di base Lezione 1 del 21/3/2016 Il corso di Informatica di base si baserà sulla spiegazione di tre moduli: -Architettura Hardware; -Sistema operativo; Parte teorica

Dettagli

SISTEMI INFORMATIVI AZIENDALI

SISTEMI INFORMATIVI AZIENDALI SISTEMI INFORMATIVI AZIENDALI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: Alla fine di ogni lezione Modalità esame: scritto 1 Memorie secondarie o di massa Le memorie secondarie

Dettagli

Architettura degli Elaboratori, corso A, a.a. 2005-06. Appendice A: Caratteristiche di processori esistenti

Architettura degli Elaboratori, corso A, a.a. 2005-06. Appendice A: Caratteristiche di processori esistenti Architettura degli Elaboratori, corso A, a.a. 2005-06 Appendice A: Caratteristiche di processori esistenti Queste note riportano le caratteristiche di alcuni processori esistenti, selezionati in modo da

Dettagli

Organizzazione della memoria principale Il bus

Organizzazione della memoria principale Il bus Corso di Alfabetizzazione Informatica 2001/2002 Organizzazione della memoria principale Il bus Organizzazione della memoria principale La memoria principale è organizzata come un insieme di registri di

Dettagli

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers

Dettagli

La memoria. I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria

La memoria. I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria La memoria I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria La memoria interna Registri interni alla CPU Visibili

Dettagli

Anatomia e fisiologia del computer: l architettura del calcolatore

Anatomia e fisiologia del computer: l architettura del calcolatore Corso di Laurea Ingegneria Civile Fondamenti di Informatica Dispensa 01 Anatomia e fisiologia del computer: l architettura del calcolatore Marzo 2009 L architettura del calcolatore 1 Nota bene Alcune parti

Dettagli

INFORMATICA INDICE CAP. 3.1 HARDWARE: CPU E RAM. Gianfranco Bentivoglio CAP. 3.1 - HARDWARE: CPU E MEMORIA

INFORMATICA INDICE CAP. 3.1 HARDWARE: CPU E RAM. Gianfranco Bentivoglio CAP. 3.1 - HARDWARE: CPU E MEMORIA Gianfranco Bentivoglio INFORMATICA INDICE L ELABORATORE 6 IL CALCOLATORE IDEALE : UNO SCHEMA FUNZIONALE 6 PIÙ LIVELLI DI MEMORIA 8 IL COMPUTER REALE 10 IL PERSONAL COMPUTER 12 IL BUS DI SISTEMA 14 ASPETTI

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 16 Martedì 3-12-2013 1 La tecnica di gestione di un dispositivo a interruzione

Dettagli

Architettura di un sistema di elaborazione dei dati

Architettura di un sistema di elaborazione dei dati Architettura di un sistema di elaborazione dei dati Questo modelio è stato proposto nei tardi anni 40 dall Institute for Advanced Study di Princeton e prende il nome di modello Von Neumann. E` costituito

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A Calcolatori Elettronici L-A Mapping di chip di memoria e interfacce negli spazi di indirizzamento di sistemi con bus dati da 8 bit Decodifica degli indirizzi Decodifica completa Decodifica semplificata

Dettagli

Architetture Avanzate dei Calcolatori. Valeria Cardellini. Divario delle prestazioni processore- memoria

Architetture Avanzate dei Calcolatori. Valeria Cardellini. Divario delle prestazioni processore- memoria La gerarchig erarchia di memorie e (1) Architetture Avanzate dei Calcolatori Valeria Cardellini Divario delle prestazioni processore- memoria 100.000 Soluzione: memorie cache più piccole e veloci tra processore

Dettagli

Architettura di un PC

Architettura di un PC Architettura di un PC Hardware Insieme di circuiti elettronici ed elettromeccanici che costituiscono un calcolatore Architettura Combinazione delle funzionalità operative delle singole unità hardware del

Dettagli

Concetti di base della Tecnologia dell Informazione

Concetti di base della Tecnologia dell Informazione Concetti di base della Tecnologia dell Informazione prof. Matteo Zucchi versione 1.1 Settembre 2011 Definizioni iniziali Information (and Communication) Technology (Tecnologia dell informazione, ICT):

Dettagli

La memoria. La memoria

La memoria. La memoria La memoria La memoria - Supporto alla CPU: deve fornire alla CPU dati e istruzioni il più rapidamente possibile - Archivio: deve consentire di archiviare dati e programmi garantendone la conservazione

Dettagli

Capitolo 4 Parte 1 Le infrastrutture hardware. Il processore La memoria centrale La memoria di massa Le periferiche di I/O

Capitolo 4 Parte 1 Le infrastrutture hardware. Il processore La memoria centrale La memoria di massa Le periferiche di I/O Capitolo 4 Parte 1 Le infrastrutture hardware Il processore La memoria centrale La memoria di massa Le periferiche di I/O Funzionalità di un calcolatore Trasferimento Elaborazione Controllo Memorizzazione

Dettagli

Funzionalità di un calcolatore. Capitolo 4 Parte 1 Le infrastrutture hardware. Il calcolatore: modello concettuale. Caratteristiche dell architettura

Funzionalità di un calcolatore. Capitolo 4 Parte 1 Le infrastrutture hardware. Il calcolatore: modello concettuale. Caratteristiche dell architettura Funzionalità di un calcolatore Capitolo 4 Parte 1 Le infrastrutture hardware Il processore La memoria centrale La memoria di massa Le periferiche di I/O Trasferimento Elaborazione Controllo Memorizzazione

Dettagli

DIMENSIONI E PRESTAZIONI

DIMENSIONI E PRESTAZIONI DIMENSIONI E PRESTAZIONI Prof. Enrico Terrone A. S: 2008/09 Le unità di misura Le due unità di misura fondamentali dell hardware sono: i Byte per le dimensioni della memoria gli Hertz (Hz) per le prestazioni

Dettagli

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono

Dettagli

Componenti principali di un computer

Componenti principali di un computer Componenti principali di un computer Unità centrale Processore Controller Memoria principale (centrale) Bus Stampante Terminale Periferiche di input/output Memorie di massa (secondarie) 1 COMPONENTI DI

Dettagli

MODULO 1. 1.1 Il personal computer. ISIS STRINGHER Corso Serale Anno scolastico 2010/11 Classe 1 Commerciale

MODULO 1. 1.1 Il personal computer. ISIS STRINGHER Corso Serale Anno scolastico 2010/11 Classe 1 Commerciale MODULO 1 1.1 Il personal computer ISIS STRINGHER Corso Serale Anno scolastico 2010/11 Classe 1 Commerciale 1.1 Il personal computer Il PC Hardware e software Classificazioni del software Relazione tra

Dettagli

è è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso punto di vista

è è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso punto di vista Introduzione n Che cos è un calcolatore? n Come funziona un calcolatore? è è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso punto di vista è in questo corso, il punto

Dettagli

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio 2015. Corso di laurea in Matematica

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio 2015. Corso di laurea in Matematica Programmazione Dipartimento di Matematica Ing. Cristiano Gregnanin Corso di laurea in Matematica 25 febbraio 2015 1 / 42 INFORMATICA Varie definizioni: Scienza degli elaboratori elettronici (Computer Science)

Dettagli

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9.1 I registri integrati hanno spesso una capacità di 4 bit o multipla di 4 bit. Nel linguaggio informatico un gruppo di 4 bit viene detto: [a] byte....

Dettagli

Calcolatori Elettronici B a.a. 2004/2005

Calcolatori Elettronici B a.a. 2004/2005 Calcolatori Elettronici B a.a. 2004/2005 GERARCHIA DI MEMORIE MEMORIA VIRTUALE Massimiliano Giacomin 1 Accedere alla memoria CPU MAR MDR Bus di indirizzo k Bus di dati n Linee di controllo m Memoria Principale

Dettagli

02 - Organizzazione dei sistemi di calcolo

02 - Organizzazione dei sistemi di calcolo Organizzazione dei sistemi di calcolo - Processori - Memoria principale - Memoria secondaria - Input/Output Pagina 2 Processori Pagina 3 La CPU è composta da: - Unità di controllo - Unità logico-aritmetica

Dettagli

Corso di studi in Ingegneria Elettronica A.A. 2003/2004. Calcolatori Elettronici. Esercitazione n 2. Ing Giovanni Costa

Corso di studi in Ingegneria Elettronica A.A. 2003/2004. Calcolatori Elettronici. Esercitazione n 2. Ing Giovanni Costa Corso di studi in Ingegneria Elettronica A.A. 2003/2004 Calcolatori Elettronici Esercitazione n 2 Ing Giovanni Costa Sommario: Codici a correzione di errori Dispositivi per: Memorizzazione Output Input

Dettagli

Elaboratore elettronico

Elaboratore elettronico Corso di Informatica L architettura di un Calcolatore Elaboratore elettronico Un calcolatore o computer è un dispositivo elettronico in grado di ricevere una sequenza di istruzioni (programma) ed eseguirla

Dettagli

Informatica. Lo schema di riferimento. Scheda madre 16/11/2007. Introduzione ai sistemi informatici 1

Informatica. Lo schema di riferimento. Scheda madre 16/11/2007. Introduzione ai sistemi informatici 1 Informatica Pietro Storniolo storniolo@csai.unipa.it http://www.pa.icar.cnr.it/storniolo/info200708 Lo schema di riferimento Scheda madre (motherboard) RAM CPU Bus dati Bus indirizzi Bus di controllo Interfaccia

Dettagli

Input/Output: bus, interfacce, periferiche

Input/Output: bus, interfacce, periferiche Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L

Dettagli

TECNOLOGIE INFORMATICHE

TECNOLOGIE INFORMATICHE I.I.S.S. FOSSATI DA PASSANO LA SPEZIA PROGRAMMA di TECNOLOGIE INFORMATICHE A.S. 2012/2013 CLASSE : 1^ INDIRIZZO: Tecnologico Argomenti richiesti per sostenere l Esame Integrativo per l ammissione alla

Dettagli

Elementi di Informatica e Programmazione. # Memoria di massa. Problema: comprare un PC. Architettura del calcolatore. Architettura di Von Neumann

Elementi di Informatica e Programmazione. # Memoria di massa. Problema: comprare un PC. Architettura del calcolatore. Architettura di Von Neumann Elementi di Informatica e Programmazione Architettura del calcolatore (prima parte) Corsi di Laurea in: Ingegneria Civile Ingegneria per l Ambiente e il Territorio Università degli Studi di Brescia Problema:

Dettagli

03 L architettura del computer e la CPU (parte 2) Dott.ssa Ramona Congiu

03 L architettura del computer e la CPU (parte 2) Dott.ssa Ramona Congiu 03 L architettura del computer e la CPU (parte 2) Dott.ssa Ramona Congiu 1 Anatomia del computer Dott.ssa Ramona Congiu 2 L Unità centrale 3 Anatomia del computer 4 La scheda madre All interno del computer

Dettagli

ARCHITETTURA DEL CALCOLATORE

ARCHITETTURA DEL CALCOLATORE Orologio di sistema (Clock) UNITÀ UNITÀ DI DI INGRESSO Schema a blocchi di un calcolatore REGISTRI CONTROLLO BUS DEL SISTEMA MEMORIA DI DI MASSA Hard Hard Disk Disk MEMORIA CENTRALE Ram Ram ALU CPU UNITÀ

Dettagli

Il sistema di elaborazione

Il sistema di elaborazione Il sistema di elaborazione Stefano Brocchi stefano.brocchi@unifi.it Stefano Brocchi Il sistema di elaborazione 1 / 37 Informatica Il termine informatica deriva dalle parole informazione e automatica Stefano

Dettagli

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16 Le Memorie Prof. Maurizio Naldi A.A. 2015/16 Memorie Memoria Principale (centrale) Si accede direttamente dalla CPU non permanente Memoria Secondaria (di massa) Si accede tramite il sottosistema di input/output

Dettagli

L Unità Centrale di Elaborazione

L Unità Centrale di Elaborazione L Unità Centrale di Elaborazione ed il Microprocessore Prof. Vincenzo Auletta 1 L Unità Centrale di Elaborazione L Unità Centrale di Elaborazione (Central Processing Unit) è il cuore di computer e notebook

Dettagli

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione:

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione: Modulo 1 Le memorie Le Memorie 4 ETA Capitolo 1 Struttura di un elaboratore Un elaboratore elettronico è un sistema capace di elaborare dei dati in ingresso seguendo opportune istruzioni e li elabora fornendo

Dettagli

Interpreti e compilatori La macchina di Von Neumann

Interpreti e compilatori La macchina di Von Neumann Interpreti e compilatori La macchina di Von Neumann Informatica@Matematica Simone Martini a.a. 2014-2015 1 / 38 Parte I Interpreti e compilatori 2 / 38 Macchine astratte Una macchina astratta è un esecutore

Dettagli

L architettura del calcolatore (Terza parte)

L architettura del calcolatore (Terza parte) L architettura del calcolatore (Terza parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin I dispositivi periferici periferia parte centrale sottosistema

Dettagli

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: mercoledì, 14.00-15.30. Aula opposta aula 10b Modalità esame: scritto + tesina facoltativa

Dettagli

I/O. Interfacciamento di una periferica. Architettura di un elaboratore. L input/output Parte VI. Architettura degli Elaboratori e delle Reti

I/O. Interfacciamento di una periferica. Architettura di un elaboratore. L input/output Parte VI. Architettura degli Elaboratori e delle Reti L input/output Parte VI Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Indirizzamento

Dettagli