Legge di Moore (transistor/chip) dal 1970

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Legge di Moore (transistor/chip) dal 1970"

Transcript

1 Testo di riferimento: appunti Le memorie dinamiche 01.c Classificazione Organizzazione Legge di Moore (transistor/chip) dal Scala logaritmica x2 ogni 18 mesi x1000 ogni 15 anni

2 Legge di Moore (memorie flash) 2 (x1000 in 10 anni!) Legge di Moore per le memorie DRAM? 3

3 Legge di Moore per le prestazioni DRAM? Processor - DRAM Memory Gap µproc: 60%/yr. (2X/1.5yr) Performance Moore s Law CPU Processor-Memory Performance Gap: (grows 50% / year) Less Law? DRAM Year DRAM: 9%/yr. (2X/10 yrs) Come aumentare le prestazioni? 1. Aumentando il numero di bit per accesso (es.: con un bus dati da 64 bit si trasferiscono 8 byte per volta) svantaggi: aumentano le dimensioni, aumenta la corrente 5 2. Aumentando il grado di parallelismo interno delle operazioni (es. memory interleaving: con più banchi di memoria è possibile avviare un accesso ad un altro banco, prima che sia completato l accesso precedente) 3. Evitando di eseguire alcune delle operazioni (ad es. la selezione di una riga già selezionata)

4 Classificazione delle DRAM Interfaccia asincrona (DRAM standard ): il processore deve attendere, in uno stato idle, il completamento dell operazione in memoria. 6 Interfaccia sincrona (SDRAM): le operazioni sono in sincronia con clock del bus; con l'uso di opportuni latch si aumenta il parallelismo con la CPU (bus oltre i 66MHz). Interfaccia basata su protocollo (RDRAM): indirizzi e dati vengono trasmessi in parallelo con modalità pipelined sul medesimo bus. Interfaccia asincrona (DRAM) In un interfaccia asincrona il processore attende il tempo necessario per il completamento di ciascuna operazione (invio di RAS dopo che l indirizzo di riga è stabile; invio di CAS dopo che l indirizzo di colonna è stabile; successivo trasferimento del dato). L attivazione di RAS trasferisce, in appositi latch dati, il contenuto di tutti i bit della riga selezionata. Se un ciclo di clock inizia prima che sia trascorso il tempo richiesto per l operazione, occorre attendere l inizio del successivo ciclo di clock per poter iniziare l operazione successiva. Tenendo presente questo vincolo, i tempi per il trasferimento di un dato sono indicati in termini di numero di cicli di clock. 7

5 Accesso per righe in una DRAM righe, 512 colonne, dati da 8 bit. indirizzo di riga indirizzo di colonna chip DRAM da 2 MB (16 Mbit) la selezione di una riga rende accessibili 512 byte Logica negata (si presta al wired-or O.C.) 9 Y = A 1 B 1 A 2 B 2 A 3 B 3 (De Morgan) Y = A 1 B 1 + A 2 B 2 + A 3 B 3

6 Ciclo di lettura in una DRAM 1. Memorizza indirizzo di riga; legge la riga e la memorizza nei latch dati 2. Memorizza indirizzo di colonna 3. Refresh della riga (ricopia nella riga i bit dai latch dati) Clock Indirizzo RAS CAS Dout 4. Dato valido T 1 T 2 T 3 T 4 riga colonna t c t a T 5 T 6 T 7 5. Trasferimento del dato letto; fine del ciclo. dato riga 10 il ciclo di lettura t c (indicato anche con t RC ) è di 6 periodi di clock; il tempo di accesso t a (indicato anche con t RAC ) è di 4 periodi (tc>ta); con clock a 66 MHz (T c =15ns) si avrebbe: t c = 90 ns, t a = 60 ns; la velocità di una DRAM è spesso definita dal tempo di accesso t a. Ciclo di refresh in una DRAM 11 Clock T 1 T 2 T 3 T 4 T 5 T 6 Indirizzo riga 1. Memorizza indirizzo di riga; legge la riga e la memorizza nei latch dati 2. Refresh della riga (ricopia nella riga i bit dai latch dati) RAS

7 Ciclo di scrittura in una DRAM 12 Clock T 1 T 2 T 3 T 4 T 5 T 6 Indirizzo 1. Memorizza indirizzo di riga; legge la riga e la memorizza nei latch dati RAS riga colonna riga 2. Invio del dato Din dato 3. Write Enable WE 2. Memorizza indirizzo di colonna e modifica, nei CAS latch dati, il bit da scrivere 4. RAS alto: ricopia, dai latch dati, la riga modificata 5. CAS alto: termina il ciclo di scrittura Fast Page Mode (FPM) DRAM 13 È un esempio della strategia 3): sfrutta il fatto che accessi consecutivi spesso interessano colonne successive della stessa riga. RAS\ rimane attivo per un intero ciclo di riga (= pagina ): basta fornire l indirizzo di riga una sola volta all inizio dell accesso. Ogni ciclo di CAS\ include: impostazione dell indirizzo di colonna, attivazione di CAS\, attesa del dato in uscita, latch del dato, refresh, disattivazione di CAS\ (necessaria per segnalare il termine del ciclo). Timing: indica il numero di cicli di clock necessari per il primo accesso a un dato della riga, seguito da quelli per gli accessi ai dati successivi nella medesima riga. Valori tipici per FPM: o con celle da 70 ns o 60 ns (bus a 66 MHz).

8 Fast Page Mode: temporizzazioni t RCD = RAS to CAS delay = 3 T c t PC = page (CAS) cycle = 3 T c t PC t PC 14 timing: T c t RCD t CAC t RAC clock il primo dato della riga è disponibile con un ritardo (t RAC ) di 5 T c dopo RAS\ i dati successivi sono disponibili ogni 3 T c FPM: temporizzazioni in dettaglio 15

9 Extended Data Output (EDO) DRAM Vengono aggiunti dei latch dati che mantengono il dato appena letto, consentendo di anticipare la disattivazione di CAS\ e l invio dell indirizzo della colonna successiva. Si può così ridurre il periodo t PC del segnale CAS\ dopo il primo accesso: il segnale CAS\ rimane disattivato per il minimo intervallo di tempo. 16 Timing: o con celle da ns (bus a 66 MHz) EDO DRAM: temporizzazioni 17 t CAC = column access time t PC = page (CAS) cycle

10 EDO DRAM: temporizzazione in dettaglio 18 SIMM (Single In-line Memory Module) DRAM 4M x32-72 pin SIMM (Micron), chip 4Mx4 19 DRAM 8Mx32, chip 4Mx4 su entrambe le facce

11 SIMM - 2 4Mx32 DRAM - 72 pin SIMM (Micron) 20 Evoluzione dei moduli SIMM 30 pin, DB da 8 bit (primi anni 90) per fornire 16 bit alla volta (286, 386 SX) occorrevano 2 moduli giustapposti per fornire 32 bit alla volta (386 DX) occorrevano 4 moduli giustapposti pin, DB da 32 bit (metà anni 90) con l avvento del Pentium e del bus PCI per fornire 64 bit alla volta (Pentium) occorrevano 2 moduli giustapposti

12 Evoluzione dei moduli SIMM DIMM DIMM (Dual In-line Memory Module): una schedina su cui sono collocati i chip di memoria, caratterizzata da un bus dati da 64 bit; i moduli DIMM hanno ormai sostituito i moduli SIMM (Single In-Line Memory Module), nei quali il bus dati è da 32 bit; nei moduli SIMM (72 pin), i contatti sulle 2 facce della scheda sono uniti e formano un contatto unico; nei DIMM (168 pin), i contatti opposti sono elettricamente isolati e formano 2 contatti separati; le attuali DDR3 (DDR4) usano DIMM da 240 (288) pin e bus dati da 128 bit; ECC (Error Correction Codes): un chip in più contenente bit aggiuntivi per consentire la correzione di errori sui dati memorizzati. 22 Interfaccia sincrona (SDRAM) Dopo l accesso al primo dato di una riga, anziché attendere l invio degli indirizzi di colonna successivi, questi vengono generati internamente alla DRAM con semplici incrementi (burst counter). Le operazioni interne della DRAM sono strettamente regolate dal clock, che è l unico segnale di temporizzazione da fornire per i dati della riga successivi al primo. Più comandi possono essere accodati (pipelining): si ottengono così prestazioni migliori e si possono usare bus a frequenze più elevate. 23 Il tempo per l accesso al primo dato (SDRAM latency) è maggiore di quello per i dati successivi della stessa riga (CAS latency). SDRAM latency e CAS latency sono ancora espresse in numero di cicli di clock: (SDRAM Latency = 5, CAS Latency = 1). La CAS latency è determinata dal column access time t CAC. Le specifiche JEDEC prevedono valori di CAS latency pari a 1, 2, o 3.

13 JEDEC Synchronous DRAM (SDRAM) JEDEC = Joint Electron Devices Engineering Council (1958) Dal 1993 definisce i tipi base di DRAM sincrona. Caratteristiche: interfaccia sincrona; architettura a banco multiplo: consente di avviare un accesso ad un altro banco, prima che sia completato l accesso precedente (su un banco diverso); burst mode. Una volta selezionata la riga, CS\, RAS\, CAS\, WE\ codificano il comando da eseguire (sincronizzato dal clock). 24 Un registro programmabile di modo stabilisce: il tipo (sequential o interleaved) e le modalità di burst; la lunghezza del burst (1 bit, 2 bit, 4 bit, ); la CAS latency (1, 2 o 3). SDRAM: diagramma a blocchi 25

14 SDRAM: esempio di architettura interna 26 SDRAM 4Mb (512 KB) divisa internamente in 2 banchi 512x256x16 ind. di riga: 10 bit (A9 seleziona banco, A8..A0 512 righe) ind. di colonna: 8 bit (A7..A0 256 col) SDRAM: lettura SDRAM 27

15 SDRAM: comando READ 28 SDRAM: CAS latency 29

16 CAS latency: determinazione All inizio di un ciclo di lettura burst viene impostato l indirizzo di riga e, nel successivo fronte di salita del clock, vengono attivati i segnali RAS\ e CS\. Ciò avvia il recupero dell intera riga selezionata. Trascorso un tempo pari a t RCD (RAS\ to CAS\ delay), nel successivo fronte di salita del clock può essere attivato CAS\. 30 Trascorso un ulteriore tempo pari a t CAC (column access time), il primo dato è leggibile sulle linee d uscita. Perché tutto funzioni deve essere: CASLatency * t CLK t CAC SDRAM: evoluzione SDR (Single Data Rate) SDRAM PC100 Specifiche Intel per sistemi con bus a 100 MHz Timing DDR (Double Data Rate) SDRAM L output ha luogo su entrambi i fronti del clock Frequenze di clock fino a 200 MHz DDR-2 SDRAM Aumenta la dimensione della minima unità di lettura/scrittura; questo vincolo permette ottimizzazioni, con clock fino a 400 MHz. DDR-3 SDRAM Ulteriore raddoppio della minima unità di lettura/scrittura, e quindi della frequenza di clock ( MHz) DDR-4 SDRAM riduzione della tensione, riduzione dei consumi, aumento della frequenza ( GHz) e incremento della densità dei chip (8Gb) 31

17 Confronto tra DDR SDRAM 32 Interfaccia basata sul protocollo Indirizzi (row e col) e dati vengono trasmessi in parallelo con modalità pipelined sul medesimo bus (mentre nelle SDRAM gli indirizzi seguono percorsi diversi da quelli dei dati). 33 RDRAM (Rambus DRAM), DRDRAM (Direct Rambus DRAM) Soluzione proprietaria (Rambus Inc.) Adotta un approccio diverso rispetto a DDR e DDR2: anziché usare bus dati con molte linee, usa un bus da 16 bit con una elettronica progettata in modo da assicurare alte frequenze operative I dati sono trasferiti su entrambi i fronti del clock (come DDR) Data rate fino a 1.6 GB/s (standard PC800) e 2.1 GB/s (standard PC1066)

18 Principali produttori di DRAM 4Q Principali produttori di DRAM 1Q

19 Principali produttori di semiconduttori Rank 2013 Rank 2012 Company Country of origin Revenue (million $) 2013/2012 changes Market share 1 1 Intel Corporation USA % 14.8% 2 2 Samsung Electronics South Korea % 10.5% 3 3 Qualcomm USA % 5.5% 4 10 Micron Technology USA % 4.5% 5 7 SK Hynix South Korea % 4.2% 6 5 Toshiba Semiconductor Japan % 3.9% 7 4 Texas Instruments USA % 3.6% 8 9 Broadcom USA % 2.6% 9 8 STMicroelectronics FranceItaly % 2.5% 10 6 Renesas Electronics Japan % 2.5% Infineon Technologies Germany % 1.6% AMD USA % 1.6% NXP Netherlands % 1.5% MediaTek Taiwan % 1.4% Sony Japan % 1.4% Freescale USA % 1.2% NVIDIA USA % 1.1% 36 Sviluppo tecnologico year Memory chips 64Kb 4Mb 256Mb 4Gb CPU speed 1-2 MHz 20-40MHz MHz 2-3 GHz 37

20 Sviluppo tecnologico nelle DRAM 38 TECNOLOGIA (anno) (µm) (nm) (wafer) 200mm 300mm 450 mm? (chip) 4Mb 256Mb 1Gb 2Gb 4Gb 8Gb DENSITÀ DEI CHIP DRAM 256 Mb ( µm) 512 Mb µm 1 Gb 0.11 µm - 90 nm 2Gb 0.11 µm - 45 nm 4 Gb 30nm 8 Gb nm (DEC 2013: SAMSUNG DDR4 DRAM chip da 8Gb) Capacità dei chip di DRAM 39 Legge di Moore (x 2 ogni 3 anni)

21 Sviluppi futuri memorie non volatili Potranno sostituire le attuali NAND Flash, ma anche le DRAM: PRAM (PCRAM) (Phase Change RAM): sfruttano le proprietà di una lega calcogenura (Ge 2 Sb 2 Te 5 ), in grado di cambiare fase (cristallina o amorfa) in modo controllato elettricamente; FRAM (FeRAM) (Ferroelettric RAM): usano uno strato di materiale ferroelettrico il cui stato è controllabile da un campo elettrico; MRAM (Magnetoresistive RAM): usano uno strato di materiale ferromagnetico il cui stato è controllabile da un campo magnetico; NRAM (Nano-RAM): sfruttano la proprietà dei nanotubi di carbonio di cambiare posizione meccanica (toccarsi o non toccarsi) in modo controllato elettricamente. 40 Magnetoresistive RAM (MRAM) 41 Ancora allo stato sperimentale Per memorizzare i dati utilizzano la polarità di minuscoli elementi magnetici, anziché la presenza o l assenza di cariche elettriche (come avviene nelle DRAM) Non volatili: i dati non scompaiono quando manca l alimentazione Nel giugno 2003 IBM e Infineon hanno presentato un chip MRAM da 128Kbit, costruito con tecnologia da 0.18 µm Con memoria MRAM non volatile un calcolatore potrebbe essere avviato istantaneamente all accensione, con il sistema operativo già presente in memoria Le memorie dei primi calcolatori ( ) erano costituite da nuclei di ferrite (non volatili): forse le RAM future saranno basate sullo stesso principio fisico, pur con dimensioni decisamente più ridotte

22 MRAM (IBM) 01.c Fine Le memorie dinamiche

DEFINIZIONE 1/2 memoria ad accesso casuale RAM

DEFINIZIONE 1/2 memoria ad accesso casuale RAM CORSO BASE DI TECNICO RIPARATORE HARDWARE RAM Docente: Dott. Ing. Antonio Pagano DEFINIZIONE 1/2 In informatica la memoria ad accesso casuale, acronimo RAM (del corrispondente termine inglese Random-Access

Dettagli

Zoccolo (slot o socket) per il processore. Slot per le memorie RAM. Slot per le schede di espansione con bus ISA (superato),

Zoccolo (slot o socket) per il processore. Slot per le memorie RAM. Slot per le schede di espansione con bus ISA (superato), DENTRO IL COMPUTER Nei lucidi che seguono esamineremo i principali componenti di un PC. La maggior parte dei PC ha una struttura modulare: sono permesse numerose configurazioni utilizzando componenti di

Dettagli

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR Architettura di un computer La macchina di Von Neumann Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.

Dettagli

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono

Dettagli

Componenti di base di un computer

Componenti di base di un computer Componenti di base di un computer Architettura Von Neumann, 1952 Unità di INPUT UNITA CENTRALE DI ELABORAZIONE (CPU) MEMORIA CENTRALE Unità di OUTPUT MEMORIE DI MASSA PERIFERICHE DI INPUT/OUTPUT (I/O)

Dettagli

Come velocizzare la propria memoria RAM

Come velocizzare la propria memoria RAM Come velocizzare la propria memoria RAM É ufficiale: le memorie DDR 400 sono ormai uno standard a tutti gli effetti. Da quando il comitato Jedec ha preso la sua decisione, i produttori di RAM e schede

Dettagli

Livello logico digitale. bus e memorie

Livello logico digitale. bus e memorie Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

La Memoria Principale. La Memoria Principale. La Memoria Interna. La Memoria Principale

La Memoria Principale. La Memoria Principale. La Memoria Interna. La Memoria Principale Fondamenti di Informatica B Lezione n.13 n.13 Fondamenti di Informatica B Lezione n. 13 MEMORIE VLSI, MEMORIE MAGNETICHE EVOLUZIONE, COSTI, CAPACITÀ, PRESTAZIONI CONCETTI DI BASE E TECNOLOGIA DELLE MEMORIE

Dettagli

Architettura di un sistema di elaborazione N.1

Architettura di un sistema di elaborazione N.1 Architettura di un sistema di elaborazione N.1 Le memorie (Unità 3) La memoria è la parte del computer destinata a conservare informazioni per un certo periodo di tempo. La memorizzazione di informazioni

Dettagli

Architettura del computer (C.Busso)

Architettura del computer (C.Busso) Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)

Dettagli

Lo schema funzionale di un PC corrisponde ancora oggi a quello della macchina di Von Neumann

Lo schema funzionale di un PC corrisponde ancora oggi a quello della macchina di Von Neumann Lo schema funzionale di un PC corrisponde ancora oggi a quello della macchina di Von Neumann MA lo sviluppo della tecnologia e del software ha permesso la realizzazione di computer sempre più veloci e

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore

Dettagli

Organizzazione della memoria

Organizzazione della memoria Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010

Dettagli

Memorie 8.1 CLASSIFICAZIONE DELLE MEMORIE

Memorie 8.1 CLASSIFICAZIONE DELLE MEMORIE Memorie 8 Memorie In questo capitolo verranno illustrate brevemente le varie tipologie di memorie a semiconduttore esistenti (RAM, ROM, volatili, non volatili) Si inizierà a trattare in dettaglio le memorie

Dettagli

Architettura dei calcolatori

Architettura dei calcolatori Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 3 Modulo Informatica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori II parte

Dettagli

Il calcolatore. Il calcolatore (computer) è uno strumento in grado di svolgere i seguenti compiti:

Il calcolatore. Il calcolatore (computer) è uno strumento in grado di svolgere i seguenti compiti: Il calcolatore Il calcolatore (computer) è uno strumento in grado di svolgere i seguenti compiti: memorizzare informazioni rappresentazione dell informazione elaborare informazioni algoritmi Nel corso

Dettagli

Corso di Informatica

Corso di Informatica CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Memorie di massa!2 Le memorie di massa Le memorie secondarie o di massa sono utilizzate per

Dettagli

CIRCUITI INTEGRATI ESEMPI: INTEL

CIRCUITI INTEGRATI ESEMPI: INTEL CIRCUITI INTEGRATI Costruzione di circuiti (logici e non) su un substrato di silicio. Non solo la parte attiva, ma anche le connessioni tra le porte. Incredibile miglioramento nelle prestazioni, nell affidabilità

Dettagli

Livello logico-digitale

Livello logico-digitale Livello logicodigitale Pagina 2 I circuiti digitali si basano su un piccolo numero di componenti elementari Circuito digitale =circuito in cui il valore di uscita può avere soltanto due valori (0 e 1)

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU MEMORIE

Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU MEMORIE Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU Bus MEMORIE RAM (Random Access Memory). Memoria Centrale, Memoria di Lavoro, Memoria principale. Consiste in una matrice di celle

Dettagli

Elementi di Informatica. Hardware

Elementi di Informatica. Hardware Elementi di Informatica Hardware Scopo della lezione Introduzione alle tecnologie ICT L'hardware Il processore La memoria Tipologie di computer Personal computer Notebook/Laptop Palmare Console da gioco

Dettagli

Componenti del Sistema di Elaborazione

Componenti del Sistema di Elaborazione Componenti del Sistema di Elaborazione Il Sistema di Elaborazione Monitor Tastiera Processore Memoria Centrale (Programmi + Dati) Memorie di massa Altre periferiche Rete Rete a.a. 2002-03 L. Borrelli 2

Dettagli

Fondamenti di informatica: un po di storia

Fondamenti di informatica: un po di storia Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi

Dettagli

Introduzione alle architetture dei processori

Introduzione alle architetture dei processori Architettura dei microprocessori Argomenti CLASSIFICAZIONE MICROPROCESSORI Basic concepts 80x86, x64 Architettura pc Tecniche per incrementare le prestazioni 07/08 CLASSIFICAZIONE ELABORATORI(MICROPROCESSORI)

Dettagli

La memoria. I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria

La memoria. I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria La memoria I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria La memoria interna Registri interni alla CPU Visibili

Dettagli

Il Processore: i registri

Il Processore: i registri Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A Calcolatori Elettronici L-A Mapping di chip di memoria e interfacce negli spazi di indirizzamento di sistemi con bus dati da 8 bit Decodifica degli indirizzi Decodifica completa Decodifica semplificata

Dettagli

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Data: Ora Consegna: N. Matricola: Corso Laurea/Diploma: Nome : Anno di Corso: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Esercizi compilati ESD II: 1? 2?3?4? 5? 6?7?8? 9? 10

Dettagli

Capitolo 4 Parte 1 Le infrastrutture hardware. Il processore La memoria centrale La memoria di massa Le periferiche di I/O

Capitolo 4 Parte 1 Le infrastrutture hardware. Il processore La memoria centrale La memoria di massa Le periferiche di I/O Capitolo 4 Parte 1 Le infrastrutture hardware Il processore La memoria centrale La memoria di massa Le periferiche di I/O Funzionalità di un calcolatore Trasferimento Elaborazione Controllo Memorizzazione

Dettagli

Anatomia e fisiologia del computer: l architettura del calcolatore

Anatomia e fisiologia del computer: l architettura del calcolatore Corso di Laurea Ingegneria Civile Fondamenti di Informatica Dispensa 01 Anatomia e fisiologia del computer: l architettura del calcolatore Marzo 2009 L architettura del calcolatore 1 Nota bene Alcune parti

Dettagli

SISTEMI INFORMATIVI AZIENDALI

SISTEMI INFORMATIVI AZIENDALI SISTEMI INFORMATIVI AZIENDALI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: Alla fine di ogni lezione Modalità esame: scritto 1 Memorie secondarie o di massa Le memorie secondarie

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 16 Martedì 3-12-2013 1 La tecnica di gestione di un dispositivo a interruzione

Dettagli

Architettura di un PC

Architettura di un PC Architettura di un PC Hardware Insieme di circuiti elettronici ed elettromeccanici che costituiscono un calcolatore Architettura Combinazione delle funzionalità operative delle singole unità hardware del

Dettagli

02 - Organizzazione dei sistemi di calcolo

02 - Organizzazione dei sistemi di calcolo Organizzazione dei sistemi di calcolo - Processori - Memoria principale - Memoria secondaria - Input/Output Pagina 2 Processori Pagina 3 La CPU è composta da: - Unità di controllo - Unità logico-aritmetica

Dettagli

Componenti principali di un computer

Componenti principali di un computer Componenti principali di un computer Unità centrale Processore Controller Memoria principale (centrale) Bus Stampante Terminale Periferiche di input/output Memorie di massa (secondarie) 1 COMPONENTI DI

Dettagli

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers

Dettagli

I/O. Interfacciamento di una periferica. Architettura di un elaboratore. L input/output Parte VI. Architettura degli Elaboratori e delle Reti

I/O. Interfacciamento di una periferica. Architettura di un elaboratore. L input/output Parte VI. Architettura degli Elaboratori e delle Reti L input/output Parte VI Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Indirizzamento

Dettagli

Dispositivi di Memoria. Motherboard. Altre codifiche: ANSI (8 bit) Unicode (16 bit) Display Esadecimali

Dispositivi di Memoria. Motherboard. Altre codifiche: ANSI (8 bit) Unicode (16 bit) Display Esadecimali Introduzione all Architettura del Calcolatore lezione 3 Luciano Bononi bononi@cs.unibo.it http://www.cs.unibo.it/ bononi/ Testi consigliati: William Stallings, Computer Organization and Architecture, 5/6-th

Dettagli

Corso di studi in Ingegneria Elettronica A.A. 2003/2004. Calcolatori Elettronici. Esercitazione n 2. Ing Giovanni Costa

Corso di studi in Ingegneria Elettronica A.A. 2003/2004. Calcolatori Elettronici. Esercitazione n 2. Ing Giovanni Costa Corso di studi in Ingegneria Elettronica A.A. 2003/2004 Calcolatori Elettronici Esercitazione n 2 Ing Giovanni Costa Sommario: Codici a correzione di errori Dispositivi per: Memorizzazione Output Input

Dettagli

Il Sistema Operativo Introduzione Gestione dei processi Gestione della memoria Memoria cache (cenni) Informatica B Prof. A.

Il Sistema Operativo Introduzione Gestione dei processi Gestione della memoria Memoria cache (cenni) Informatica B Prof. A. Il Sistema Operativo Introduzione Gestione dei processi Gestione della memoria Memoria cache (cenni) Informatica B Prof. A. Morzenti Il sistema Operativo Il sistema operativo (SO) è uno strato software

Dettagli

Com'è fatto il computer

Com'è fatto il computer Com'è fatto il computer Eccoci all'inizio della nostra esplorazione del pc Vedremo quali componenti sono contenuti nel computer ed il loro funzionamento Argomenti trattati: Case Batteria al Litio Scheda

Dettagli

Abilità Informatiche. Architettura di un elaboratore. Lezione 1

Abilità Informatiche. Architettura di un elaboratore. Lezione 1 Abilità Informatiche Architettura di un elaboratore Lezione 1 Computer, un po di storia. Gli albori dell'era informatica (anni quaranta) una specie di macchina per fare i conti superveloce, la naturale

Dettagli

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16 Le Memorie Prof. Maurizio Naldi A.A. 2015/16 Memorie Memoria Principale (centrale) Si accede direttamente dalla CPU non permanente Memoria Secondaria (di massa) Si accede tramite il sottosistema di input/output

Dettagli

Elementi dell'automazione! 3. Funzioni! 3. Comando! 3. Regolazione! 3. Schema a blocchi di base! 3. Regolatori a due posizioni! 4

Elementi dell'automazione! 3. Funzioni! 3. Comando! 3. Regolazione! 3. Schema a blocchi di base! 3. Regolatori a due posizioni! 4 Automazione Indice Elementi dell'automazione! 3 Funzioni! 3 Comando! 3 Regolazione! 3 Schema a blocchi di base! 3 Regolatori a due posizioni! 4 Segnale analogico! 4 Segnale digitale! 4 Conversione da decimale

Dettagli

STRUTTURE DEI SISTEMI DI CALCOLO

STRUTTURE DEI SISTEMI DI CALCOLO STRUTTURE DEI SISTEMI DI CALCOLO 2.1 Strutture dei sistemi di calcolo Funzionamento Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione Hardware Architettura di un generico sistema

Dettagli

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: mercoledì, 14.00-15.30. Aula opposta aula 10b Modalità esame: scritto + tesina facoltativa

Dettagli

- Libro di Testo ECDL Open il manuale Syllabus 4.0 Ed. Apogeo. - Lucidi...riassuntivi! - Io ;) paolo.moschini@lugpiacenza.org

- Libro di Testo ECDL Open il manuale Syllabus 4.0 Ed. Apogeo. - Lucidi...riassuntivi! - Io ;) paolo.moschini@lugpiacenza.org ECDL Open Materiale e riferimenti - Libro di Testo ECDL Open il manuale Syllabus 4.0 Ed. Apogeo - Lucidi...riassuntivi! - Io ;) paolo.moschini@lugpiacenza.org ECDL-Modulo-1-Parte-1 Concetti di base della

Dettagli

TECNOLOGIE INFORMATICHE

TECNOLOGIE INFORMATICHE I.I.S.S. FOSSATI DA PASSANO LA SPEZIA PROGRAMMA di TECNOLOGIE INFORMATICHE A.S. 2012/2013 CLASSE : 1^ INDIRIZZO: Tecnologico Argomenti richiesti per sostenere l Esame Integrativo per l ammissione alla

Dettagli

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio 2015. Corso di laurea in Matematica

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio 2015. Corso di laurea in Matematica Programmazione Dipartimento di Matematica Ing. Cristiano Gregnanin Corso di laurea in Matematica 25 febbraio 2015 1 / 42 INFORMATICA Varie definizioni: Scienza degli elaboratori elettronici (Computer Science)

Dettagli

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono

Dettagli

Elaboratore Elettronico. Elementi di Informatica. Tipologie Storiche di Elaboratori. Tipologie Attuali di Elaboratori. Componenti di un Elaboratore

Elaboratore Elettronico. Elementi di Informatica. Tipologie Storiche di Elaboratori. Tipologie Attuali di Elaboratori. Componenti di un Elaboratore Elaboratore Elettronico Università degli Studi di Udine Facoltà di Ingegneria CORSO DI LAUREA IN SCIENZE dell ARCHITETTURA Elementi di Informatica Architettura dell Elaboratore D. Gubiani Un elaboratore

Dettagli

Input/Output: bus, interfacce, periferiche

Input/Output: bus, interfacce, periferiche Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L

Dettagli

Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O

Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2009-10 Sommario L hardware di I/O Struttura Interazione tra computer e controllori

Dettagli

Memoria secondaria. Architettura dell elaboratore. Memoria secondaria. Memoria secondaria. Memoria secondaria

Memoria secondaria. Architettura dell elaboratore. Memoria secondaria. Memoria secondaria. Memoria secondaria Architettura dell elaboratore Capacità di memorizzazione dei dispositivi di memoria: Memoria centrale attualmente si arriva ad alcuni GB centinaia di GB o TB Memoria principale e registri: volatilità,

Dettagli

Il Personal Computer

Il Personal Computer Il Personal Computer 18 Hardware 1 Hardware: componenti fisiche dell elaboratore; la forma e le prestazioni dell hardware variano in funzione del tipo di elaboratore Principali componenti hardware: unità

Dettagli

Input/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche

Input/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli

Dettagli

Esempio di Motherboard (Scheda Madre)

Esempio di Motherboard (Scheda Madre) 1:ISA slot 2:PCI slot 3:AGP slot 4:ATX power connector 5:Chipset 6:CPU socket 7:RAM slot 8:IDE connector 9:Floppy disk connector 10:Batteria 11:BIOS chip Esempio di Motherboard (Scheda Madre) La memoria

Dettagli

Il Microcontrollore. Microcontrollore PIC

Il Microcontrollore. Microcontrollore PIC Il Microcontrollore Per realizzare un automatismo l elettronica ci mette a disposizione diverse possibilità. La prima, la più tradizionale, si basa su componenti transistor, mosfet, integrati con porte

Dettagli

Materiali per il modulo 1 ECDL. Autore: M. Lanino

Materiali per il modulo 1 ECDL. Autore: M. Lanino Materiali per il modulo 1 ECDL Autore: M. Lanino RAM, l'acronimo per "random access memory", ovvero "memoria ad acceso casuale", è la memoria in cui vengono caricati i dati che devono essere utilizzati

Dettagli

Workstation tower HP Z820

Workstation tower HP Z820 Workstation tower HP Z820 Grazie alla nuova generazione con processori Intel Xeon, supporto di un massimo di 6 core di elaborazione. Creato per elaborazione e visualizzazione di fascia alta. La workstation

Dettagli

Densità dei chip: sempre meglio

Densità dei chip: sempre meglio 14 INTERVISTA MEMORIE INNOVATIVE LÙ DELFRATE R: Il continuo miglioramento della tecnologia Nand Flash alimenta lo sviluppo di soluzioni di memoria innovative. Tra gli sviluppi più significativi nel settore

Dettagli

7 Secure Digital Card (SDcard)

7 Secure Digital Card (SDcard) 7 Secure Digital Card (SDcard) 7.1 Descrizione generale La Secure Digital (SD) card è una scheda di memoria flash-based con grande capacità di immagazzinamento dati (da 16Mb a 2GB a seconda della scheda)

Dettagli

LISTINO Utenti Finali Novembre 2012 Emesso il 26/10/2012 Valido fino al 16/11/2012 Prezzi RAEE, Iva e SIAE Incluse

LISTINO Utenti Finali Novembre 2012 Emesso il 26/10/2012 Valido fino al 16/11/2012 Prezzi RAEE, Iva e SIAE Incluse LINEA ENERGY Serie L Processori INTEL socket 1155 2 Generazione Processore Intel Pentium Dual core 2 generazione LGA 1155 Slot espansione grafico PCI Express 16x che supporta una vasta gamma di schede

Dettagli

IL COMPUTER. OGGETTO RELAZIONE: Analisi dei componenti hardware di un computer.

IL COMPUTER. OGGETTO RELAZIONE: Analisi dei componenti hardware di un computer. IL COMPUTER OGGETTO RELAZIONE: Analisi dei componenti hardware di un computer. PREFAZIONE: In questa relazione, è analizzato il personal computer per quel che riguarda l HARDWARE. L HARDWARE è l elemento

Dettagli

Controller di memoria DDR3 per bus AMBA

Controller di memoria DDR3 per bus AMBA Controller di memoria DDR3 per bus AMBA Laureando: Fabrizio Ballarin Relatore: Dott. Daniele Vogrig Corso di laurea specialistica in Ingegneria Elettronica UNIVERSITÀ DEGLI STUDI DI PADOVA a.a. 2010/2011

Dettagli

Sistemi a Microprocessore

Sistemi a Microprocessore Corso di Laurea Ingegneria dell Informazione Sistemi a Microprocessore A.A. 2007-2008 Prof. Ing. Ivan Bruno Sistemi a Microprocessore La Memoria 1 La Memoria La memoria in un calcolatore serve per immagazzinare

Dettagli

Architettura di un calcolatore

Architettura di un calcolatore Architettura di un calcolatore Appunti di Antonio BERNARDO Corso di Informatica di base A. Bernardo, Informatica di base 1 1 Compiti del computer Elaborazione di dati Memorizzazione di dati Scambio di

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A 1 Calcolatori Elettronici L-A Obiettivo del modulo è lo studio dei seguenti aspetti dell hardware dei calcolatori: l architettura i principi di funzionamento le tecniche di progettazione l impatto dell'architettura

Dettagli

Memorie MEMORIE. MEMORIE (I classificazione) Memorie di massa Floppy disk (in disuso) Hard disk Nastri magnetici Dischi ottici (CD, DVD)

Memorie MEMORIE. MEMORIE (I classificazione) Memorie di massa Floppy disk (in disuso) Hard disk Nastri magnetici Dischi ottici (CD, DVD) Memorie - Prof G Acciari - MM Mano CRKime, RET LOGCHE V ed, Pearson Prentice Hall Cap6 65 MEMORE ( classificazione) Le MEMORE sono dispositivi che consentono di immagazzinare e mantenere, in modo temporaneo

Dettagli

In un modello a strati il SO si pone come un guscio (shell) tra la macchina reale (HW) e le applicazioni 1 :

In un modello a strati il SO si pone come un guscio (shell) tra la macchina reale (HW) e le applicazioni 1 : Un Sistema Operativo è un insieme complesso di programmi che, interagendo tra loro, devono svolgere una serie di funzioni per gestire il comportamento del computer e per agire come intermediario consentendo

Dettagli

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore Dispensa di Fondamenti di Informatica Architettura di un calcolatore Hardware e software La prima decomposizione di un calcolatore è relativa ai seguenti macro-componenti hardware la struttura fisica del

Dettagli

Fondamenti di Informatica T [A-K]

Fondamenti di Informatica T [A-K] Fondamenti di Informatica T [A-K] Prof. Jorge E. Fernandez A.A. 2013-2014 Programma del corso Introduzione alla programmazione e architettura del sistema di calcolo Utilizzo in modalità console del sistema

Dettagli

Metodi per la rappresentazione delle informazioni Metodi per la rappresentazione delle soluzioni Linguaggi di programmazione Architettura dei

Metodi per la rappresentazione delle informazioni Metodi per la rappresentazione delle soluzioni Linguaggi di programmazione Architettura dei Varie definizioni: INFORMATICA Scienza degli elaboratori elettronici (Computer Science) Scienza dell informazione Definizione proposta: Scienza della rappresentazione e dell elaborazione dell informazione

Dettagli

Lezione 3: Architettura del calcolatore

Lezione 3: Architettura del calcolatore Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile

Dettagli

1. Sistemi di memorizzazione affidabili, efficienti e capienti. - Dischi - Raid - Memoria terziaria

1. Sistemi di memorizzazione affidabili, efficienti e capienti. - Dischi - Raid - Memoria terziaria Corso: Gestione ed elaborazione grandi moli di dati Lezione del: 10-11 aprile 2006 Argomento: Introduzione e Hard Disk Scribes: Nicola Chemello e Filippo Marchese 1 Introduzione CONTESTO Il contesto tecnologico

Dettagli

Personal Computer serie ARIA Eleganti, completi, discreti.

Personal Computer serie ARIA Eleganti, completi, discreti. Personal Computer serie ARIA Eleganti, completi, discreti. Tante straordinarie occasioni per farli conoscere ai tuoi clienti. email fax numero verde Brand inside Attuali Certificati Garantiti i nostri

Dettagli

LISTINO RIVENDITORI Novembre 2012 Emesso il 16/11/2012 Valido fino al 30/11/2012 Prezzi RAEE Inclusa, Iva e SIAE Escluse

LISTINO RIVENDITORI Novembre 2012 Emesso il 16/11/2012 Valido fino al 30/11/2012 Prezzi RAEE Inclusa, Iva e SIAE Escluse LINEA ENERGY Serie L Processori INTEL socket 1155 2 Generazione Processore Intel Pentium Dual core 2 generazione LGA 1155 Slot espansione grafico PCI Express 16x che supporta una vasta gamma di schede

Dettagli

Corso di Sistemi di Elaborazione A.A. 2008/2009

Corso di Sistemi di Elaborazione A.A. 2008/2009 Università di Ferrara Facoltà di Ingegneria Docente: Ing. Massimiliano Ruggeri Mail: m.ruggeri@imamoter.cnr.it mruggeri@ing.unife.it Tel. 0532/735631 Corso di Sistemi di Elaborazione A.A. 2008/2009 Durata:

Dettagli

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica

Dettagli

Componenti dell elaboratore

Componenti dell elaboratore L hardware del PC Componenti dell elaboratore Hardware Parte fisica del sistema Dispositivi fisici Software Parte logica del sistema Programmi e dati 2 Hardware dell elaboratore 3 L'architettura del calcolatore

Dettagli

Struttura del Sistema di Elaborazione

Struttura del Sistema di Elaborazione Struttura del Sistema di Elaborazione 14/02/2011 Fondamenti di Informatica - Prof. Gregorio Cosentino 1 Tipica struttura a livelli Il livello 2 è il più basso al quale un utente può programmare la macchina

Dettagli

Modulo 1 Hardware Unità 1 Elementi interni

Modulo 1 Hardware Unità 1 Elementi interni Modulo 1 Hardware Unità 1 Elementi interni Prof. Antonio Scanu 1 Elementi di Base Il termine informatica deriva dall'unione dei termini INFORMazione e automatica. Si tratta della materia che studia le

Dettagli

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da

Dettagli

Gerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1

Gerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1 Gerachie di Memorie Matteo Dominoni a.a. 2002/2003 Gerarchie di Memoria A.A. 2002/2003 1 Dove Studiare? Capitolo 7 Patterson-Hennessy Gerarchie di Memoria A.A. 2002/2003 2 Obbiettivo Creare l illusione

Dettagli

Comunicazione nell elaboratoreelaboratore. Parte IV. μp M I/O. La struttura di interconnessione assicura la comunicazione fra le

Comunicazione nell elaboratoreelaboratore. Parte IV. μp M I/O. La struttura di interconnessione assicura la comunicazione fra le Comunicazione nell elaboratoreelaboratore P M STRUTTURA DI INTERCONNESSIONE DISCO DISCO Parte IV P PERIFERICHE P Bus e microprocessori La struttura di interconnessione assicura la comunicazione fra le

Dettagli

LISTINO Utenti Finali Ottobre 2012 Emesso il 01/10/2012 Valido fino al 31/08/2012 Prezzi RAEE, Iva e SIAE Incluse

LISTINO Utenti Finali Ottobre 2012 Emesso il 01/10/2012 Valido fino al 31/08/2012 Prezzi RAEE, Iva e SIAE Incluse LINEA B75? ESSENTIAL Serie L Formato Desktop SFF 13 Litri - Processori INTEL socket 1155 2 Gen Processore Intel Pentium Dual core LGA 1155 2 generazione Slot espansione grafico PCI Express 16x che supporta

Dettagli

I componenti di un Sistema di elaborazione. CPU (central process unit)

I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.

Dettagli

PRINCIPALI CARATERISTICHE

PRINCIPALI CARATERISTICHE Scegliere e acquistare le schede madri (o motherboard) più adatte al vostro PC è un'azione decisiva per far sì che tutto il vostro sistema sia perfettamente rispondente alle vostre esigenze. Prima di effettuare

Dettagli

Memorie ad accesso seriale

Memorie ad accesso seriale Memorie ad accesso seriale Matteo Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Sonza Reorda - a.a. 2001/2002 Sommario Introduzione Memorie a Disco Magnetico Memorie a Nastro

Dettagli

Struttura del Corso. Corso Integrato di Informatica e Sistemi di Elaborazione delle Informazioni. Sistemi di Elaborazione delle Informazioni.

Struttura del Corso. Corso Integrato di Informatica e Sistemi di Elaborazione delle Informazioni. Sistemi di Elaborazione delle Informazioni. Corso Integrato di Informatica e Sistemi di Elaborazione delle Informazioni Marco Falda Dipartimento di Ingegneria dell Informazione tel. 049 827 7918 marco.falda@unipd.it Corso di 35 ore: Struttura del

Dettagli

Integrata No Si Linux Mast. CD-RW/DVD-RW DL Grigio da 2 Kg a 4 Kg 6 celle

Integrata No Si Linux Mast. CD-RW/DVD-RW DL Grigio da 2 Kg a 4 Kg 6 celle ACER NB TM5335 T3500 2GB 320GB 15,6" DVD-RW LINUX Genova Market è un prodotto di EsseBi Tecnologia di Brizzante Stefano www.genovamarket.it info@genovamarket.it Tel.:3338805881 P.I.:00358578888 Cod. LX.V0E0C.002

Dettagli

Architettura di un sistema di elaborazione N. 3

Architettura di un sistema di elaborazione N. 3 Architettura di un sistema di elaborazione N. 3 I Bus presenti nel PC (Unità 4-5) Nei sistemi elettronici e nei computer in particolare, i componenti del sistema colloquiano tramite linee dedicate dette

Dettagli

Quale scegliere? I dispositivi di memoria basati su Flash Memory stanno conquistando il mercato

Quale scegliere? I dispositivi di memoria basati su Flash Memory stanno conquistando il mercato FLASH STORAGE Tecnologie SLC, MLC ed islc - EMLC Quale scegliere? I dispositivi di memoria basati su Flash Memory stanno conquistando il mercato I criteri di scelta sulla base delle applicazioni e i relativi

Dettagli

Scuola Secondaria di Primo Grado Anna Frank Nome Cognome classe anno sc. 2008/09 INFORMATICA

Scuola Secondaria di Primo Grado Anna Frank Nome Cognome classe anno sc. 2008/09 INFORMATICA Scuola Secondaria di Primo Grado Anna Frank Nome Cognome classe anno sc. 2008/09 INFORMATICA Il termine informatica riassume due parole, informazione automatica, e si occupa dei sistemi per l elaborazione

Dettagli

Elementi fondamentali del calcolatore L elaboratore è costituito da 4 elementi funzionali fondamentali:

Elementi fondamentali del calcolatore L elaboratore è costituito da 4 elementi funzionali fondamentali: Elementi fondamentali del calcolatore L elaboratore è costituito da 4 elementi funzionali fondamentali: le periferiche la memoria centrale l unità di elaborazione il bus di sistema Le periferiche consentono

Dettagli

Le memorie secondarie. Memoria magnetica. Memoria ottica. Memoria magneto-ottica

Le memorie secondarie. Memoria magnetica. Memoria ottica. Memoria magneto-ottica Le memorie secondarie Memoria magnetica Comprendono due elementi distinti: Il dispositivo ha la funzione di leggere e scrivere i dati Il supporto componente fisico su cui vengono immagazzinati i dati 1)

Dettagli

MEMORIE MAGNETO- OTTICHE

MEMORIE MAGNETO- OTTICHE MEMORIE SECONDARIE I dati e i programmi devono essere conservati su memorie non volatili, di adeguate dimensioni e di costo contenuto. Occorre utilizzare dispositivi di memoria di massa quali ad esempio

Dettagli

CAD B condotto da Daniela Sidari 05.11.2012

CAD B condotto da Daniela Sidari 05.11.2012 CAD B condotto da Daniela Sidari 05.11.2012 COS È L INFORMATICA? Il termine informatica proviene dalla lingua francese, esattamente da INFORmation electronique ou automatique ; tale termine intende che

Dettagli