Parte IV Architettura della CPU
|
|
- Diana Monaco
- 8 anni fa
- Visualizzazioni
Transcript
1 Parte IV Architettura della CPU IV.1
2 Pinout Logico del µp Significato dei vari Pin Indirizzamento Dati Controllo Controllo del ciclo di bus Gestione delle interruzioni Arbitraggio del bus Gestione del coprocessore Segnalazione di stato Vari (alimentazione etc.) IV.2
3 Pinout Logico del µp Significato dei vari Pin due dei parametri chiave che determinano le performance della CPU sono il numero degli address pin e dei data pin un chip con m address pin può indirizzare 2 m locazioni di memoria Un chip con n data pin può leggere e scrivere una n-bit word in una singola operazione ( se n=8 faccio 4 operazioni per leggere una word di 32 bit ) Oggi sia m che n valgono 32 o 64 IV.3
4 Memorie cache Scopo della cache: disaccoppiare le velocità di CPU e RAM Località spaziale: alta probabilità di accedere in tempi successivi a indirizzi molto vicini Località temporale: alta probabilità di accedere più volte agli stessi indirizzi in tempi molto vicini Gerarchie di cache: a 2 o 3 livelli Cache inclusive: ciascuna contiene sempre quella del livello superiore IV.4
5 Pipeline e architetture superscalari Per aumentare la capacità di elaborazione della CPU: Pipeline a molti stadi (anche 10 e più) Architetture superscalari: parti di pipeline (o intere pipeline) multiple Latenza: tempo necessario a completare l elaborazione di un istruzione Banda della CPU: numero di istruzioni elaborate nell unità di tempo Pipeline e architetture superscalari aumentano la banda della CPU ma non riducono la latenza IV.5
6 Pentium II Architettura a 32 bit completamente compatibile con i predecessori, 266 e 333 MHz Aritmetica Floating-point IEEE 754 Bus di memoria a 64 bit Cache 1 o livello 16KB dati +16KB istruzioni Cache 2 o livello 256/512 KB nel package SEC (Single Edge Cartridge) a 242 pin Dissipa oltre 55W! IV.6
7 Microarchitettura del Pentium II IV.7
8 Unità funzionali Fetch-Decode Unit Preleva le istruzioni dalla cache L1 e le scompone in microoperazioni che vengono messe nel ROB (ReOrder Buffer) Dispatch-Execute Unit Preleva dal ROB le µ-operazioni che possono andare in esecuzione e le esegue su unità funzionali multiple Retire Unit Ritira dal ROB le µ-operazioni la cui esecuzione è terminata, aggiorna i registri ufficiali aggiornati dalle µ-operazioni IV.8
9 La Sezione di Controllo FETCH Fase di prelievo nel corso della quale l istruzione individuata dal registro PC Program Counter viene trasferita nel registro IR Instruction Register e il contenuto di PC viene aggiornato in modo da puntare all istruzione successiva DECODE/EXECUTE Fase di decodifica e di esecuzione dell istruzione contenuta nel registro IR IV.9
10 I problemi del Pentium II IA-32 è irrimediabilmente CISC: le sue istruzioni possono essere spezzate in istruzioni RISC ma questo richiede tempo e spazio su chip Indirizzamento orientato a memoria Pochi registri e asimmetrici: molti risultati intermedi devono essere appoggiati in memoria Pochi registri=molte dipendenze: rende difficile l esecuzione parallela di più istruzioni Necessita di una pipeline lunga: rende difficile la predizione dei salti Rimedia con l esecuzione speculativa ma di fatto crea altri problemi 4 GB di spazio di indirizzamento: ormai poco per un grosso server IV.10
11 Pentium III Intel potenzia la tecnologia del Pentium II. Il Pentium III, fino a 1.26 GHZ, utilizza: memorie Synchronized Dynamic Random Access Memory (SDRAM), che permettono un veloce trasferimento dei dati tra il microprocessore e la memoria. 70 nuove istruzioni, chiamate Streaming SIMD Extensions, che potenziano le caratteristiche multimediali e 3D. una cache con una più ampia banda 100 MHz front-side bus IV.11
12 Pentium 4 32-bit microprocessore, fino a 3.4MHZ, con tecnologia hyperpipelined, una larghezza di banda tre volte quella del Pentium III, L2 fino a 2 MB, FSB fino a 800 MHz, disegnato per i giochi on line, video e foto digitali, riconoscimento vocale e gestione MP3. Inoltre: Nuova Level 1 cache technology, che migliora ancora la comunicazione tra microprocessore e memoria NetBurst microarchitecture, che raddoppia la lunghezza della pipeline fino a 20 stati. Estensione della Streaming SIMD extension 2 (SSE2) nuove istruzioni, con un 128-bit SIMD integer arithmetic e 128-bit SIMD double precision floating point instructions. IV.12
13 Overview of the NetBurst Microarchitecture for Pentium 4 The block diagram of the Pentium 4. Trace Cache:Level 1 Instruction Retirement Unit: controlla le microoperazioni terminate IV.13
14 L architettura IA-64 Dopo aver spremuto fino in fondo la IA-32, Intel rompe con il passato e propone una nuova ISA: la IA-64 La IA-64 è una architettura a 64 bit, dual core ( e sono allo studio 80 cuori ), nuovi supermateriali. Nome iniziale Pentium 4 serie 600/Itanium ( 2001/2002) EPIC Explicitly Parallel Instrucion Computing è il termine usato da Intel quando fa riferimento a questa nuova tecnologia Ampio uso di pipeline Raddoppio della memoria cache a 2 MB Tecnologia SpeedStep utilizzata nei notebook per ridurre la dissipazione dei chip Tanto per non parlare di compatibilità all indietro è un processore dual-mode e può eseguire anche il vecchio codice IA-32 IV.14
15 L architettura IA-64 Perché una nuova architettura? Attualmente gli incrementi di prestazioni delle CPU sono dovuti in massima parte al miglioramento del processo tecnologico del silicio, che ha portato e ancora porterà frequenze di lavoro sempre maggiori e integrazione di unità di calcolo sempre più potenti e parallele. Tuttavia le limitazioni intrinseche delle attuali architetture rendono sempre più difficile e oneroso ogni nuovo miglioramento. Intel si è resa conto che per ottenere miglioramenti più cospicui era necessario sviluppare una architettura completamente diversa, progettata in modo da tenere conto dei vantaggi e degli svantaggi delle varie famiglie di processori esistenti (CISC e RISC). IV.15
16 L architettura IA-64 Perché una nuova architettura? La figura di merito con cui si è soliti misurare la potenza di un microprocessore è il numero di istruzioni che esegue in un secondo. In prima approssimazione questa figura di merito è direttamente proporzionale alla frequenza di clock del processore. Per aumentare la frequenza massima applicabile sono state ideate strutture di esecuzione a pipeline, che eseguono più istruzioni un pezzo alla volta, come in una catena di montaggio IV.16
17 L architettura IA-64 Perché una nuova architettura? Con l'aumento delle istruzioni al secondo è sorto il problema di fornire queste istruzioni alle unità di esecuzione, dato che le memorie esterne non erano abbastanza veloci da sostenere il flusso richiesto dal processore. A tal fine è stata introdotta la memoria cache, una memoria locale, di dimensioni ridotte, ma molto veloce, in cui sono conservate le istruzioni più recentemente richieste, in modo che siano rapidamente disponibili per l'esecuzione. Quando la tecnologia di integrazione lo ha reso disponibile, per aumentare il fattore di proporzionalità diretta con la frequenza, sono state introdotte più unità di calcolo capaci di eseguire le istruzioni in parallelo. IV.17
18 L architettura IA-64 Perché una nuova architettura? A questo punto l'architettura ha cominciato a mostrare i suoi limiti. Per esempio più unità di esecuzione parallele possono in teoria permettere l'esecuzione delle istruzioni in parallelo, però per il processore è difficile stabilire se una certa sequenza di istruzioni può essere parallelizzata. A volte non è possibile, a volte è possibile ma non c'è modo di capirlo, a volte basterebbe cambiare leggermente l'ordine delle istruzioni per renderlo possibile. Per esempio nei processori a 32 bit della famiglia P6 (Pentium Pro, PII e PIII), è presente una logica di controllo che, quando può, riordina le istruzioni per poter meglio parallelizzarle (out of order execution). Si tratta sicuramente di un miglioramento, ma sempre poco rispetto a quanto sarebbe possibile ottenere. Da queste considerazioni è nata l'architettura EPIC (Explicitly Parallel Instruction Computing) di Intel. L'approccio è stato quello di stabilire prima di quali risorse interne aveva bisogno il processore per eliminare gli svantaggi delle architetture esistenti pur avendone i vantaggi, e poi di sviluppare un set di istruzioni capace di controllare e sfruttare a pieno queste risorse. IV.18
19 L architettura IA-64 Perché una nuova architettura? Il set di istruzioni a 32 bit risulta intrinsecamente sequenziale e difficilmente parallelizzabile, non è inoltre possibile operare una ottimizzazione a livello di compilazione valida per tutti i tipi di processore. Nell'architettura IA-64 si sono risolte queste limitazioni agendo su due fronti. In fase di compilazione le istruzioni vengono assemblate in modo da favorire la parallelizzazione e inserendo direttamente all'interno del formato dell'istruzione le informazioni relative alla dipendenza reciproca. Si parla appunto di parallelismo esplicito, nel senso che viene indicato all'interno dell'istruzione stessa quali istruzioni possono essere eseguite in parallelo. Nei processori a 32 bit questo compito è svolto dalla logica di controllo interna al chip, in modo non molto efficiente e comunque con approccio fortemente conservativo. Nel caso della IA-64, in fase di esecuzione una logica di controllo molto più semplice ed efficiente sa già a priori quali istruzioni possono essere parallelizzate. Questo approccio si chiama EPIC (Explicitly Parallel Instruction Computing) ossia esecuzione esplicitamente parallela delle istruzioni. IV.19
20 Evoluzione architettura IA-64 Nuovi materiali, puntando a realizzare nuovi microprocessori con circuiti di 45 /32 nanometri ( oggi siamo a 65 ), che vuol dire minore dispersione di corrente ( e quindi meno calore e consumo energetico ) e aumento della velocità, anche più del 20%. Miglioramenti di architetture interne Enhanced Intel SpeedStep Technology e Intel Virtualization Technology Intel Core 2 Duo Processors 64 bit, dual core, 65nm. IV.20
21 AMD Athlon 64 AMD Athlon 64 Processor: Now Available in Models You live at the forefront of technology, and you won t settle for less from your favorite software. That s why AMD is proud to bring you the AMD Athlon 64 processor, with AMD64 technology for dramatically higher performance and built-in support for future 64-bit applications even 32- and 64-bit simultaneous computing. Maximize system efficiency and stay ahead of the curve with the technically superior PC processor, packed with advances such as HyperTransport technology, an integrated DDR memory controller, Cool'n'Quiet and Enhanced Virus Protection for Microsoft Windows XP SP2. Whether it is for business, school or play, with the AMD Athlon 64 processor, you can address your current and future computing needs. **** slides estratte dal sito AMD **** IV.21
22 AMD Athlon 64 IV.22
23 Architettura dei computer paralleli Le frequenze dei clock sono in crescita ma. La velocita della luce e un limite. Sempre di piu emerge il problema della dissipazione di calore.. Per cui l architettura dei computer farà ricorso sempre maggiormente al calcolo in parallelo, come il Dual Core di Intel IV.23
24 Architettura dei computer paralleli Progettati per eseguire in parallelo più job ( tipo banche) Oppure lo stesso job costituito da molti processi paralleli ( come un programma di scacchi) IV.24
25 Architettura dei computer paralleli Multiprocessore tutte le CPU condividono la memoria fisica CPU CPU Memoria condivisa CPU CPU IV.25
26 Multiprocessors (a) multiprocessor con 16 CPU che condividono la stessa memoria (b) Una immagine viene partizionata in 16 sezioni, ognuna analizzata dalle 16 differenti CPU IV.26
27 Architettura dei computer paralleli Multicomputer tutte le CPU hanno la loro memoria CPU + Mem CPU + Mem Rete di interconnessione CPU + Mem CPU + Mem IV.27
28 Multicomputers (a) multicomputer con 16 CPU, ognuno con la propria memoria (b) L immagine della slide precedente viene splittata fra le diverse 16 memorie IV.28
29 Architettura dei computer paralleli I multiprocessori sono difficili da costruire Ma facili da programmare I multicomputer sono facili da costruire Ma difficili da programmare Vari sforzi per costruire sistema ibrido Concentrandosi sulle reti di interconnessione IV.29
30 Esercizio Una Architettura di computer paralleli di tipo multiprocessor è realizzata con sedici CPU e deve analizzare una immagine complessa. Una sola delle seguenti affermazioni è vera: Tutte le CPU lavorano contemporaneamente sull intera immagine L immagine viene divisa in sedici porzioni ciascuna esaminata da una differente CPU A turno ogni CPU esamina l intera immagine Motivare brevemente la risposta (massimo tre righe + 1 figura) IV.30
Parte IV Architettura della CPU Central Processing Unit
Parte IV Architettura della CPU Central Processing Unit IV.1 Struttura della CPU All interno di un processore si identificano in genere due parti principali: l unità di controllo e il data path (percorso
DettagliParte IV. Architettura della CPU Central Processing Unit
Parte IV Architettura della CPU Central Processing Unit 25/01/2010 Informatica Ingegneria Medica - Prof. Gregorio Cosentino 1 IV.1 Struttura della CPU All interno di un processore si identificano in genere
DettagliParte IV. Architettura della CPU Central Processing Unit
Parte IV Architettura della CPU Central Processing Unit 12/11/2008 Fondamenti Informatica 2 - Prof. Gregorio Cosentino 1 IV.1 Struttura della CPU All interno di un processore si identificano in genere
DettagliArchitettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliC. P. U. MEMORIA CENTRALE
C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato
DettagliCPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
DettagliIntroduzione. Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD... 6
Appunti di Calcolatori Elettronici Esecuzione di istruzioni in parallelo Introduzione... 1 Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD...
DettagliEsame di INFORMATICA
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:
DettagliI componenti di un Sistema di elaborazione. CPU (central process unit)
I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliCPU pipeline 4: le CPU moderne
Architettura degli Elaboratori e delle Reti Lezione 25 CPU pipeline 4: le CPU moderne Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/16
DettagliCalcolatori Elettronici
Calcolatori Elettronici La Pipeline Superpipeline Pipeline superscalare Schedulazione dinamica della pipeline Processori reali: l architettura Intel e la pipeline dell AMD Opteron X4 Ricapitolando Con
DettagliLa macchina di Von Neumann. Archite(ura di un calcolatore. L unità di elaborazione (CPU) Sequenza di le(ura. Il bus di sistema
La macchina di Von Neumann rchite(ura di un calcolatore us di sistema Collegamento Unità di Elaborazione (CPU) Memoria Centrale (MM) Esecuzione istruzioni Memoria di lavoro Interfaccia Periferica P 1 Interfaccia
DettagliCalcolo numerico e programmazione Architettura dei calcolatori
Calcolo numerico e programmazione Architettura dei calcolatori Tullio Facchinetti 30 marzo 2012 08:57 http://robot.unipv.it/toolleeo Il calcolatore tre funzionalità essenziali:
DettagliArchitettura del calcolatore
Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale
DettagliIl processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore
DettagliCPU pipeline 4: le CPU moderne
Architettura degli Elaboratori e delle Reti Lezione 25 CPU pipeline 4: le CPU moderne Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/17
DettagliLezione n.19 Processori RISC e CISC
Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 PRESTAZIONI DEL CALCOLATORE Massimiliano Giacomin Due dimensioni Tempo di risposta (o tempo di esecuzione): il tempo totale impiegato per eseguire un task (include
DettagliCalcolatori Elettronici. La memoria gerarchica La memoria virtuale
Calcolatori Elettronici La memoria gerarchica La memoria virtuale Come usare la memoria secondaria oltre che per conservare permanentemente dati e programmi Idea Tenere parte del codice in mem princ e
Dettagli1.4a: Hardware (Processore)
1.4a: Hardware (Processore) 2 23 nov 2011 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.8, 3.9 IV ediz.: cap. 2.6, 2.7 Questi lucidi 23 nov 2011
DettagliCALCOLO PARALLELO SUPERARE I LIMITI DI CALCOLO. A cura di Tania Caprini
CALCOLO PARALLELO SUPERARE I LIMITI DI CALCOLO A cura di Tania Caprini 1 CALCOLO SERIALE: esecuzione di istruzioni in sequenza CALCOLO PARALLELO: EVOLUZIONE DEL CALCOLO SERIALE elaborazione di un istruzione
DettagliARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4
ARCHITETTURE MICROPROGRAMMATE. 1 Necessità di un architettura microprogrammata 1 Cos è un architettura microprogrammata? 4 Struttura di una microistruzione. 5 Esempi di microprogrammi 9 Esempio 1 9 Esempio
DettagliI Thread. I Thread. I due processi dovrebbero lavorare sullo stesso testo
I Thread 1 Consideriamo due processi che devono lavorare sugli stessi dati. Come possono fare, se ogni processo ha la propria area dati (ossia, gli spazi di indirizzamento dei due processi sono separati)?
DettagliDMA Accesso Diretto alla Memoria
Testo di rif.to: [Congiu] - 8.1-8.3 (pg. 241 250) 08.a DMA Accesso Diretto alla Memoria Motivazioni Organizzazione dei trasferimenti DMA Arbitraggio del bus di memoria Trasferimento di un blocco di dati
DettagliArchitettura dei calcolatori I parte Introduzione, CPU
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 1 Informatica ed Elementi di Statistica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori
DettagliIl Processore: i registri
Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono
DettagliFondamenti di informatica: un po di storia
Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi
DettagliCorso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18
Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Calcolatore: sottosistemi Processore o CPU (Central Processing
DettagliLa memoria centrale (RAM)
La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.
DettagliIntroduzione all'architettura dei Calcolatori
Introduzione all'architettura dei Calcolatori Introduzione Che cos è un calcolatore? Come funziona un calcolatore? è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso
DettagliArchitettura di un calcolatore: introduzione
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliL architettura di riferimento
Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27
DettagliInformatica di base. Hardware: CPU SCHEDA MADRE. Informatica Hardware di un PC Prof. Corrado Lai
Informatica di base Hardware: CPU SCHEDA MADRE HARDWARE DI UN PC 2 Hardware (parti fisiche) Sono le parti fisiche di un Personal Computer (processore, scheda madre, tastiera, mouse, monitor, memorie,..).
DettagliLezione 3: Architettura del calcolatore
Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile
DettagliArchitetture CISC e RISC
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.
DettagliLa memoria - generalità
Calcolatori Elettronici La memoria gerarchica Introduzione La memoria - generalità n Funzioni: Supporto alla CPU: deve fornire dati ed istruzioni il più rapidamente possibile Archiviazione: deve consentire
DettagliIl microprocessore 8086
1 Il microprocessore 8086 LA CPU 8086 Il microprocessore 8086 fa parte della famiglia 80xxx della INTEL. Il capostipite di questa famiglia è stato l 8080, un microprocessore ad 8 bit che ha riscosso un
DettagliArchitettura hw. La memoria e la cpu
Architettura hw La memoria e la cpu La memoria centrale e la CPU Bus controllo Bus indirizzi Bus dati Bus di collegamento con la cpu indirizzi controllo dati Bus Indirizzi 11 Bus controllo Leggi/scrivi
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù
Lezione 1 Obiettivi del corso Il corso si propone di descrivere i principi generali delle architetture di calcolo (collegamento tra l hardware e il software). Sommario 1. Tecniche di descrizione (necessarie
DettagliLa macchina programmata Instruction Set Architecture (1)
Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in
DettagliDIMENSIONI E PRESTAZIONI
DIMENSIONI E PRESTAZIONI Prof. Enrico Terrone A. S: 2008/09 Le unità di misura Le due unità di misura fondamentali dell hardware sono: i Byte per le dimensioni della memoria gli Hertz (Hz) per le prestazioni
DettagliCOME È FATTO IL COMPUTER
1 di 8 15/07/2013 17:07 COME È FATTO IL COMPUTER Le componenti fondamentali Un computer, o elaboratore di dati, è composto da una scheda madre alla quale sono collegate periferiche di input e output, RAM
DettagliEsempio: aggiungere j
Esempio: aggiungere j Eccezioni e interruzioni Il progetto del controllo del processore si complica a causa della necessità di considerare, durante l esecuzione delle istruzioni, il verificarsi di eventi
DettagliPiù processori uguale più velocità?
Più processori uguale più velocità? e un processore impiega per eseguire un programma un tempo T, un sistema formato da P processori dello stesso tipo esegue lo stesso programma in un tempo TP T / P? In
DettagliGerarchia delle memorie
Memorie Gerarchia delle memorie Cache CPU Centrale Massa Distanza Capacità Tempi di accesso Costo 2 1 Le memorie centrali Nella macchina di Von Neumann, le istruzioni e i dati sono contenute in una memoria
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 11 Martedì 12-11-2013 1 Tecniche di allocazione mediante free list Generalmente,
DettagliArchitettura di un calcolatore
2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von
DettagliL HARDWARE parte 1 ICTECFOP@GMAIL.COM
L HARDWARE parte 1 COMPUTER E CORPO UMANO INPUT E OUTPUT, PERIFERICHE UNITA DI SISTEMA: ELENCO COMPONENTI COMPONENTI NEL DETTAGLIO: SCHEDA MADRE (SOCKET, SLOT) CPU MEMORIA RAM MEMORIE DI MASSA USB E FIREWIRE
DettagliFONDAMENTI di INFORMATICA L. Mezzalira
FONDAMENTI di INFORMATICA L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software
DettagliOrganizzazione della memoria
Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010
DettagliPLC Programmable Logic Controller
PLC Programmable Logic Controller Sistema elettronico, a funzionamento digitale, destinato all uso in ambito industriale, che utilizza una memoria programmabile per l archiviazione di istruzioni orientate
DettagliI componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica
I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica
DettagliTipi classici di memoria. Obiettivo. Principi di localita. Gerarchia di memoria. Fornire illimitata memoria veloce. Static RAM. Problemi: Dynamic RAM
Obiettivo Tipi classici di memoria Fornire illimitata memoria veloce Problemi: costo tecnologia Soluzioni: utilizzare diversi tipi di memoria... Static RAM access times are 2-25ns at cost of $100 to $250
DettagliL Unità Centrale di Elaborazione
L Unità Centrale di Elaborazione ed il Microprocessore Prof. Vincenzo Auletta 1 L Unità Centrale di Elaborazione L Unità Centrale di Elaborazione (Central Processing Unit) è il cuore di computer e notebook
DettagliDispensa di Informatica I.1
IL COMPUTER: CONCETTI GENERALI Il Computer (o elaboratore) è un insieme di dispositivi di diversa natura in grado di acquisire dall'esterno dati e algoritmi e produrre in uscita i risultati dell'elaborazione.
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU
Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi
DettagliArchitetture CISC e RISC. Misura della potenza di calcolo. Cos'è la potenza di calcolo. Prestazioni della CPU. Fondamenti di Informatica
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.
DettagliARCHITETTURA DELL ELABORATORE
1 ISTITUTO DI ISTRUZIONE SUPERIORE ANGIOY ARCHITETTURA DELL ELABORATORE Prof. G. Ciaschetti 1. Tipi di computer Nella vita di tutti giorni, abbiamo a che fare con tanti tipi di computer, da piccoli o piccolissimi
DettagliLinux lo installo a 32 o 64 bit? (teoria e pratica)
Linux lo installo a 32 o 64 bit? (teoria e pratica) Roberto Metere 26 ottobre 2013 Accenni teorici E ad un certo punto... più bit Compatibilità e innovazione Sfida teorica Test pratici Sistema di riferimento
DettagliIl Sistema Operativo. C. Marrocco. Università degli Studi di Cassino
Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.
DettagliQuinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.
Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere
DettagliStrutturazione logica dei dati: i file
Strutturazione logica dei dati: i file Informazioni più complesse possono essere composte a partire da informazioni elementari Esempio di una banca: supponiamo di voler mantenere all'interno di un computer
DettagliTecniche di parallelismo, processori RISC
Testo di riferimento: [Congiu] 9.1-9.3 (pg. 253 264) Tecniche di parallelismo, processori RISC 09.a Pipelining Altre tecniche di parallelismo Processori superscalari Caratteristiche dei processori RISC
DettagliMetric Computo Metrico
Metric Computo Metrico Caratteristiche tecniche Metric è stato sviluppato con tecnologia Dot Net framework 4.0 ed utilizzo delle librerie di sviluppo di DevExpress. Si appoggia a database Microsoft SqlServerCE
Dettagli- Algoritmi ed esecutori di algoritmi - ALGORITMI MACCHINA DI VON NEUMANN
ALGORITMI E MACCHINA DI VON NEUMANN 1 COMPUTER= ELABORATORE NON CERVELLO ELETTRONICO CERVELLO: Capacità decisionali ELABORATORE: Incapacità di effettuare scelte autonome di fronte a situazioni impreviste
DettagliInformatica - A.A. 2010/11
Ripasso lezione precedente Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Matematica, Statistica e Informatica Modulo: Informatica Esercizio: Convertire
DettagliDEFINIZIONE 1/2 memoria ad accesso casuale RAM
CORSO BASE DI TECNICO RIPARATORE HARDWARE RAM Docente: Dott. Ing. Antonio Pagano DEFINIZIONE 1/2 In informatica la memoria ad accesso casuale, acronimo RAM (del corrispondente termine inglese Random-Access
DettagliARCHITETTURA DEL CALCOLATORE
Orologio di sistema (Clock) UNITÀ UNITÀ DI DI INGRESSO Schema a blocchi di un calcolatore REGISTRI CONTROLLO BUS DEL SISTEMA MEMORIA DI DI MASSA Hard Hard Disk Disk MEMORIA CENTRALE Ram Ram ALU CPU UNITÀ
DettagliCon il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione.
Con il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione. Compito fondamentale di un S.O. è infatti la gestione dell
DettagliSISTEMI DI ELABORAZIONE DELLE INFORMAZIONI
SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: martedì, 12.00-13.00. Dip. Di Matematica Modalità esame: scritto + tesina facoltativa 1
DettagliUD 3.4b: Trattabilità e Intrattabilità. Dispense, cap. 4.2
UD 3.4b: Trattabilità e Intrattabilità Dispense, cap. 4.2 Problemi Intrattabili Esistono problemi che, pur avendo un algoritmo di soluzione, non forniranno mai una soluzione in tempi ragionevoli nemmeno
DettagliGestione della memoria centrale
Gestione della memoria centrale Un programma per essere eseguito deve risiedere in memoria principale e lo stesso vale per i dati su cui esso opera In un sistema multitasking molti processi vengono eseguiti
DettagliLa microarchitettura. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1
La microarchitettura. anno accademico 2006 2007 pagina 1 Integer Java virtual machine Ogni microprocessore può avere una microarchitettura diversa, ma la modalità di funzionamento per certi aspetti è generale.
DettagliUnità Periferiche. Rete Di Controllo
MODELLO LOGICO-FUNZIONALE DI UN ELABORATORE Centrale di canale Periferiche CPU Memoria centrale ALU CU Memoria Locale ALU = Aritmetic Logic Unit CU = Registri CU ISTRUZIONE Decodificatore Rete Di Controllo
DettagliLa Memoria d Uso. La Memoria d Uso
Fondamenti dell Informatica A.A. 2000-2001 La Memoria d Uso Prof. Vincenzo Auletta 1 Fondamenti dell Informatica A.A. 2000-2001 Memorie di Massa Processore CU e ALU Memorie di massa esterne La Memoria
DettagliCALCOLATORI ELETTRONICI 15 aprile 2014
CALCOLATORI ELETTRONICI 15 aprile 2014 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado
DettagliInput/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche
Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli
Dettagliclock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo
Schede a microprocessore Seconda parte Mondo esterno clock MEMORIA CPU PERIFERICA ADATTATORE DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus dati
DettagliL unità di elaborazione pipeline L unità Pipelining
Struttura del processore L unità di elaborazione pipeline Corso ACSO prof. Cristina SILVANO Politecnico di Milano Incremento delle Per migliorare ulteriormente le si può: ridurre il periodo di clock aumentare
DettagliArchitettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro
Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica prof. ing. Corrado Santoro Schema a blocchi di una CPU Arithmetic Logic Unit Control Unit Register File BUS Control
DettagliHazard sul controllo. Sommario
Hazard sul controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento al Patterson: 4.7, 4.8 1/28 Sommario Riorganizzazione
DettagliLivello logico digitale. bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliSTRUTTURE DEI SISTEMI DI CALCOLO
STRUTTURE DEI SISTEMI DI CALCOLO 2.1 Strutture dei sistemi di calcolo Funzionamento Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione Hardware Architettura di un generico sistema
DettagliMemoria Secondaria o di Massa
.. Pacman ha una velocità che dipende dal processore...quindi cambiando computer va più velocemente..sarà poi vero? Memoria Secondaria o di Massa dischi fissi (hard disk), floppy disk, nastri magnetici,
DettagliOrganizzazione della memoria principale Il bus
Corso di Alfabetizzazione Informatica 2001/2002 Organizzazione della memoria principale Il bus Organizzazione della memoria principale La memoria principale è organizzata come un insieme di registri di
DettagliArchitettura (10/9/2003) Pag. 1/6. Cognome e Nome (in stampatello):
Architettura (10/9003) Pag. 1/6 Esame di Architettura (matr.0-1) del 10/9003 Per Fondamenti di Architettura NON rispondere Per le domande a risposta multipla cerchiare la risposta scelta. Non alle domande
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,
DettagliCalcolatori Elettronici. La Pipeline Criticità sui dati Criticità sul controllo Cenni sull unità di controllo
Calcolatori Elettronici La Pipeline Criticità sui dati Criticità sul controllo Cenni sull unità di controllo La pipeline CRITICITÀ SUI DATI Calcolatori Elettronici - Pipeline (2) - Slide 2 L. Tarantino
DettagliCorso di Informatica
CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it La memoria principale 2 izzazione della memoria principale ria principale è organizzata come
DettagliPrestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.
Prestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Prestazioni Si valutano in maniera diversa a seconda dell
DettagliVari tipi di computer
Hardware Cos è un computer? Un computer è un elaboratore di informazione. Un computer: riceve informazione in ingresso (input) elabora questa informazione Può memorizzare (in modo temporaneo o permanente)
DettagliVIRTUALIZZAZIONE. Docente: Marco Sechi Modulo 1
1 VIRTUALIZZAZIONE Docente: Marco Sechi Modulo 1 Il linguaggio assemblyèil linguaggio del microprocessore. Un programma ècostituito daistruzioni assemblyche vengono interpretate ed eseguite dal microprocessore.
DettagliUNITÀ DI ELABORAZIONE (CPU) UNITÀ DI ELABORAZIONE (CPU) Opcode OpCode Operazione
RCHITETTUR DI UN ELORTORE MCCHIN DI VON NEUMNN Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). UNITÀ FUNZIONLI fondamentali Processore (CPU) Centrale
DettagliIl memory manager. Gestione della memoria centrale
Il memory manager Gestione della memoria centrale La memoria La memoria RAM è un vettore molto grande di WORD cioè celle elementari a 16bit, 32bit, 64bit (2Byte, 4Byte, 8Byte) o altre misure a seconda
DettagliL unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliArchitettura dei calcolatori II parte Memorie
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica ed Elementi di Statistica 3 c.f.u. Anno Accademico 2010/2011 Docente: ing. Salvatore Sorce Architettura dei calcolatori
Dettagli