Un introduzione ai processori Texas C6000

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Un introduzione ai processori Texas C6000"

Transcript

1 Un introduzione ai processori Texas C6000 Massimo Piccardi Department of Computer Systems, Faculty of Information Technology, University of Technology, Sydney (UTS) 24 luglio 2002 IMAMOTER-C.N.R, Ferrara, Italy 1

2 Texas C6000 processors C62x: aritmetica intera, clock MHz C67x: floating point, clock MHz C64x: aritmetica intera, clock MHz Sono attualmente i più veloci DSP presenti in commercio: con 8 istruzioni da 32 bit per ciclo di istruzione raggiungono i 4800 MIPS di picco Esistono decine di versioni diverse, con diverse frequenze di clock, diverse quantità e configurazioni di memoria on-chip, diverse interfacce (tra cui la PCI). 2

3 Esempi C bit bus indirizzi -> 8 MB add space (256 MB se si usa RAM dinamica) 64 bit bus dati 8 Alu a 16 e 32 bit 532 piedini, 23 x 23 mm Frequenza di clock= 600 MHz, 4800 MIPS C bit bus indirizzi -> 4 MB add space (128 MB se si usa RAM dinamica) 32 bit bus dati 8 Alu a 16 e 32 bit 256 piedini, 27 x 27 mm Frequenza di clock= 150 MHz, 1200 MIPS Integra: 3 timer/counter, interrupt controller, ASRAM/SDRAM/SBSRAM controller, porte seriali sincrone, DMA controller 3

4 A quick overview Architettura VelociTI Advance Very Long Instruction Word (VLIW). 8 unità logiche funzionali indipendenti: 4 ALU (in virgola fissa e mobile) 2 ALU (in virgola fissa) 2 moltiplicatori (in virgola fissa e mobile) -Architettura Load Store con 32 registri generali a 32 bit -La compattazione delle istruzioni permette di ridurre la dimensione del codice rispetto a VLIW tradizionali 4

5 Nel caso del C6201/6701: 1M bit di SRAM on chip -512Kb cache interna per il codice (16 K x 32 bit per istruzione) Kb dual access di memoria interna per i dati (64KB). Interfaccia con memoria esterna a 32 bit -Interfaccia senza controllori esterni per le memorie sincrone SBRAM e DRAM. -Interfaccia senza controllori esterni per le memorie asincrone SRAM ed EPROM. DMA controller boot loading a 4 canali più uno ausiliare. 5

6 Due porte seriali multicanale bufferizzate: -Interfaccia diretta a T1/E1, MVIP, SCASA framers. -Compatibile ST Bus Switching. -Più di 256 canali ognuna. -Compatibile AC 97. Interfaccia seriale periferica (SPI). Compatibile Motorola. Due timers general purpose a 32 bit. Un generatore di clock Phase Locked Loop (PLL) flessibile. IEEE (JTAG) Boundary scan compatibile. 352 Pin Ball Grid Array (BGA) Package (GJC suffix). Tecnologia CMOS, 0.18 mm/5 Level Metal Process, 3..3 V I/Os, 1.8 V interno. 6

7 DESCRIZIONE GENERALE DEL DSP Il processore C6000 possiede 32 registri a 32 bit general purpose e 8 unità logiche: -4 ALU che possono lavorare sia in floating point che in fixed point. -2 ALU fixed point. -2 moltiplicatori che possono lavorare sia in floating point che in fixed point. Dispone di un grosso banco di memoria SRAM sul chip e di un vasto set di periferiche. La memoria on-chip è suddivisa in due banchi: Memoria di programma Memoria dati Nel caso del C6201/6701, la memoria on-chip consiste di blocchi di 64KB configurabili dall utente come cache oppure come spazio mappato in memoria 7

8 DIAGRAMMA FUNZIONALE DEL DSP Timers Interrupt Selector McBSPs HPI Control DMA Control EMIF Control Peripheral Bus Controller Data Memory Data Memory Controller HostPort Interface DMA Controller CPU PLL Power Down Boot Config EMIF Program Memory Control Program Cache 8

9 Pacchetti di fetch e di esecuzione Il fetch delle istruzioni della CPU prevede la generazione di fino a otto istruzioni a 32 bit, dirette alle otto unità funzionali. In questo modo il fetch avviene su parole di 256 bit in un formato chiamato VLIW (Very Long Instruction Word). Il pacchetto di fetch ha taglia fissa, mentre il pacchetto di esecuzione può variare in dimensione. Il bit meno significativo di ogni istruzione viene utilizzato per indicare se la prossima istruzione appartiene o meno al pacchetto di esecuzione corrente, o se deve essere eseguita nel ciclo di clock successivo insieme al prossimo pacchetto. Se il pacchetto di esecuzione supera il confine di fetch, il pacchetto di fetch successivo è riempito con NOP. 9

10 Architettura della CPU Le unità funzionali della CPU sono suddivise in due insiemi. Ognuno contiene quattro unità ed un register file. Un insieme contiene le unità.l1,.s1,.m1 e.d1; l altro contiene le unità.d2,.m2,.s2,.l2. I due register file contengono sedici registri a 32 bit per un totale di 32 registri general purpose. Le quattro unità funzionali delle due parti della CPU, possono essere liberamente suddivise tra i sedici registri dello stesso insieme; in più, ogni insieme di unità, possiede un data bus che lo connette ai registri dell altro insieme dai quali può leggere un operando. 10

11 REGISTRI GENERALI I registri generali sono 32 a 32 bit, ma possono anche supportare dati di 40 bit. Per fare questo, i registri occupano i 32 bit del registro più basso delle coppie indicate nella tabella, e gli otto più bassi del registro più alto. 11

12 REGISTRI DI CONTROLLO AMR (addressing mode register) Per ogni registro che può effettuare un indirizzamento, ne specifica la modalità. BK0,BK1 = definiscono la dimensione dei blocchi BK0 e BK1 nell'indirizzamento circolare. Block Size (in byte) = 2 (N+1) con N = codifica decimale del campo BK 12

13 CSR (Control Status Register) CPU ID = Definisce il tipo di C6000 (se C62 o C67) Revision ID = Definisce la revisione (ad esempio, se 6201o 6701 o 6211o 6711) PWRD = modalità di funzionamento in energy saving (modalità di power down) SAT = è scritto da una unità che ha eseguito una operazione in saturazione EN = Modalità little endian o big endian PCC = definisce la modalità di gestione della memoria interna di programma (cache o mapped) DCC = definisce la modalità di gestione della memoria interna dati (cache o mapped) PGIE = Salva GIE in caso di innestamento delle interruzioni GIE = Global Interrupt Enable 13

14 PCE1 (E1 program counter) Contiene l indirizzo a 32 bit del pacchetto di istruzioni nella fase E1 della pipeline (primo stage della fase di execute) A tutti i registri ora elencati ne esistono altri per la configurazione delle unità in virgola mobile e alcuni per la gestione delle interruzioni: IFR = Interrupt flag register; mostra lo stato delle interruzioni. ISR = Interrupt set register; setta come pendenti le corrispondenti interruzioni. ICR = Interrupt clear register; cancella delle interruzioni settate come pendenti. IER = Interrupt enable register; registro di abilitazione delle interruzioni. IRP = Interrupt return pointer; contiene l indirizzo di ritorno da una interruzione. NRP = Nonmaskable return pointer; come sopra ma per le interruzioni non mascherabili. ISTP = Iterrupt service table pointer; contiene l indirizzo della tabella delle interruzioni. 14

15 UNITA FUNZIONALI In ogni data path sono presenti 4 unità funzionali che possono eseguire fino a 4 istruzioni in parallelo (per un totale di otto istruzioni parallele); ogni unità funzionale può compiere operazioni sia in virgola fissa che mobile (le unità L, S, M in senso stretto). 15

16 16

17 Schema funzionale della CPU 17

18 Come si vede dallo schema, per ogni unità funzionale si hanno: SRC1: ingresso del primo operando SRC2:ingresso del secondo operando Per alcune unità: long src: per l ingresso aggiuntivo di 8 bit per le unità che supportano dati a 40 bit. Gli ingressi ai register file sono 2 a 32 bit (LDx 32 bit MSB e LDx 32 bit LSB) per ogni register file per permettere il loading di dati a 64 bit. C è una sola uscita (STx) per register file perché non sono permesse le operazioni di store di informazioni a 64 bit ma solamente di 32 bit. 1X e 2X: costituiscono il cross path che permette, laddove è possibile, un accesso delle unità funzionali di un data path ai registri dell altro data path. 18

19 INDIRIZZAMENTO La CPU è una architettura load/store e come tale ammette istruzioni ad operandi sui registri. Le uniche operazioni di accesso alla memoria, sono LD e ST (con tutte le relative varianti per byte, half word,word e double word (solo per la LD)). Le modalità di indirizzamento sono poche e semplici: mediante registro: l indirizzo è contenuto dentro ad un registro di quelli specificati precedentemente Mediante registro + offset: l indirizzo è ottenuto mediante la somma del registro base + registro offset (la componente offset è shiftata a sinistra di 0, 1, 2 bit a seconda che l accesso sia a byte, half word, word rispettivamente) Mediante registro + cost: l indirizzo è ottenuto mediante la somma del registro base + una costante (shift come sopra) Mediante registro + costanti di 15 bit: solo mediante l utilizzo dei registri B14/B15 (shift come sopra). 19

20 Generazione indiretta dell indirizzo Le modalità con autoincremento (pre e post) di R permettono di modificarne opportunamente il valore (di 1 se offset R non è specificata) Esiste anche una modalità di indirizzamento circolare mediante il settaggio dell opportuno bit nel registro AMR.Questa forma di indirizzamento prevede che raggiunta la fine del blocco la cui dimensione è specificata in BK0/BK1, si riprenda ad indirizzare i dati dall inizio del blocco stesso. 20

21 PIPELINE La pipeline del sistema è molto complessa ed è così suddivisa. Fetch La fase di fetch è suddivisa in: PG: generazione dell indirizzo del pacchetto di cui fare il fetch PS: Spedizione dell indirizzo PW: Stato di wait per la risposta della memoria PR: Ricezione del pacchetto di fetch Decode La fase di decode è suddivisa in: DP: fase in cui, dai 256 bit di cui si era fatto il pacchetto di fetch, si ricavano i pacchetti esecutivi con le istruzioni in parallelo DC: od ogni istruzione vengono associate le sorgenti e le destinazioni (registri o indirizzi di memoria). 21

22 Execute La fase di execute è costituita da 10 fasi le cui funzionalità sono riassunte nella tabella seguente. 22

23 Schema funzionale della pipeline della CPU 23

24 INTERRUZIONI Sono di tre tipi: reset non mascherabili mascherabili. L interruzione di reset è sempre quella che ha priorità massima, seguono quelle non mascherabili e poi tutte quelle mascherabili; queste ultime hanno priorità decrescente a partire da INT 4 fino a INT15 che è la meno prioritaria. Dopo un RESET la routine di servizio viene sempre ricercata all indirizzo 000h e, poiché questa è la prima della tabella delle interruzioni, tutta la tabella sarà allocata a partire dall indirizzo 000h. In fase di regime (cioè da dopo la fase di boot), la tabella può anche essere riallocata in un altra area di memoria. 24

25 Ogni routine di servizio è costituita da otto istruzioni a 32 bit quindi l inizio di ognuna è a un indirizzo multiplo di 32 byte. Se una routine è più lunga di 256 bit, viene eseguita una istruzione di salto ad un altra area di memoria che contiene il rimanente codice. Ogni routine di servizio deve terminare con l istruzione di salto a IRP (interrupt return pointer) oppure a NIRP (nonmaskable return pointer). 25

26 IL DSP presenta alcuni segnali per la gestione delle interruzioni: Il piedino di reset necessita di una logica esterna per mantenere basso il segnale per almeno 9 cicli di CPU Sono disponibili le interruzioni esterne 4, 5, 6 e 7. Le altre interruzioni sono utilizzate dall hardware interno o sono accessibili via software; quando una di queste è in fase di esecuzione, viene comunicato il suo numero attraverso i pin INUMx 26

27 Gestione della memoria interna A bordo del C6701 sono presenti due banchi di memoria da 64KB, uno per il codice e l altro per i dati. Program Memory Può essere acceduta dalla CPU, dall EMIF (external memory interface) o dal DMA. Tutti questi dispositivi vi accedono mediante arbitraggio eseguito dal program memory controller. 27

28 Il program memory controller è il dispositivo che, sulla base del valore del bit PRI (priority) del DMA, decide se dare la priorità ad un accesso richiesto dal DMA o dalla CPU. La memoria di programma può essere configurata in 4 modi differenti. Mapped: La memoria può essere allocata nei seguenti due spazi di memoria h 0000 FFFFh per map h 0140 FFFFh per map1 Dove map0 e map1 sono due modalità selezionabili sulla base del tipo di bootstrap scelto per il dispositivo. Cache enabled: La memoria viene vista come una cache: la prima richiesta di un pacchetto di fetch, provoca un accesso in memoria ed il pacchetto viene caricato attraverso l EMIF nella cache. Poiché la cache è di 64 KB, può contenere 2K fetch packet (256 bit), di cui viene tenuta traccia mediante una tag ram di 2K. 28

29 Indirizzo e campi per l accesso alla cache: La cache di codice del C6701 è direct-mapped con 2K set di 32 byte ciascuno. Byte Offset (bit 0-4) è sempre a zero perché l accesso alla linea è sempre allineato; Index (o Block Offset, bit 5-15) è di 11 bit per indirizzare i 2K set; Tag (bit 16-25) è di 10 bit, per un totale di 26 bit -> 64 MB di spazio cacheable. Cache freeze: La cache viene letta come nel caso precedente solamente che, una volta riempita, in caso di cache miss, il dato non può più essere memorizzato nella cache ma viene lasciato nella memoria esterna. Questa modalità serve per garantirsi la non sovrascrittura di sezioni di codice critiche. Cache bypass: Ogni fetch packet, viene caricato dalla memoria esterna. 29

30 Data Memory La data memory è costituita da 64 KB. I 64 KB sono suddivisi in due blocchi da 32 KB; sono così suddivisi per poter permettere un perfetto parallelismo di accesso ai due data path. Gli indirizzi di allocazione sono: h FFFh h 8000 FFFFh L accesso della CPU e del DMA alla data memory è arbitrato dal Data memory controller. Ogni blocco è organizzato in 8 banchi da 2K x 16 bit; sono così anche possibili, accessi multipli (massimo 128 bit, corrispondente al massimo parallelismo della load), prestando però attenzione all indirizzo dei bit meno significativi (bisogna cioè prestare attenzione all allineamento del dato che si vuole memorizzare). 30

31 I dati, quando vengono memorizzati, devono seguire strette regole di allineamento: Bytes: Non hanno regole di allineamento. Half Words: Deve essere memorizzato a partire da un indirizzo il cui bit meno significativo è 0. In questo modo si garantisce che tutto il dato risieda nello stesso banco (e ad indirizzi adiacenti ovviamente). Words: Deve essere memorizzata a partire da un indirizzo i cui due bit meno significativi sono 0. In questo modo si garantisce che il dato risieda in due banchi successivi e che i 16 bit meno significativi risiedano nel banco più basso. Double Words: Deve essere memorizzata a partire da un indirizzo le cui tre cifre meno significative siano 0. In questo modo si garantisce che il dato sia memorizzato in banchi adiacenti con i primi 16 bit nel banco più basso, i secondi 16 bit in quello superiore e via così dicendo. 31

32 I conflitti di accesso ad uno stesso banco, vengono risolti mediante l attribuzione di priorità alle periferiche da parte del Data memory controller (es. se la competizione è tra CPU e DMA, il data memory controller decide in base al valore del PRI del DMA). I banchi sono gestiti con la seguente organizzazione interleaved : 32

33 EMIF (External Memory Interface) L External Memory Interface permette di interfacciare il C67 a vari tipi di memoria esterna tra cui SRAM burst sincrone (SBSRAM), DRAM sincrone (SDRAM) e comuni RAM statiche e ROM asincrone. L accesso al bus esterno può essere richiesto da: il controller della program memory che serve i CPU program fetch il controller della data memory che serve i CPU data fetch il DMA controller un controllore esterno di memoria condivisa L EFIM arbitra e mette in coda opportunamente le richieste. 33

34 EMIF (External Memory Interface) Registri Tutti i registri dell EMIF sono mappati in memoria. Global Control Register Serve a configurare i parametri comuni a tutti i CE, cioè, a tutti i banchi di memoria esterna; è composto dai seguenti campi: ARDY: Asinchronous Ready, segnale di ready per le memorie asincrone. /HOLD: Richiesta del bus da parte di uno dei concorrenti (DMA, CPU, dispositivi esterni, ). /HOLDA: Riconoscimento di /HOLD; viene attivato solo dopo che tutti i segnali sono stati messi in tri-state. NOHOLD: Disabilitazione del segnale di /HOLD esterno. 34

35 SDCEN: abilitazione della sincronizzazione per le SDRAM sul clock dell EMIF CLKOUT SSRAM: abilitazione della sincronizzazione per le SBSRAM sul clock dell EMIF SSCLK CLK1EN: Abilitazione del CLKOUT1 CLK2EN: Abilitazione del CLKOUT2 SSCRT: Velocità del clock SSCLK per le SBSRAM (può essere 1/2x CPU clock rate, oppure 1x CPU clock rate) RBTR8: 0 = Il richiedente controlla l EMIF fino all arrivo di una richiesta più prioritaria 1 = Il richiedente detiene l EMIF per almeno 8 accessi a word MAP: 0 = la memoria interna è mappata dall indirizzo 0 1 = la memoria esterna è mappata dall indirizzo 0 35

36 External Memory Interface 36

37 CE Space control register Ci sono 4 registri di questo tipo, uno relativo ad ogni CE. Contrariamente a quanto succede nell 8086 dove solamente lo stadio T 3 può essere allungato con degli stati di wait (con il campionamento del segnale RDY che avviene sul fronte di salita di T 3 ) nell EMIF possiamo programmare la lunghezza della fasi di setup, strobe ed hold (vedi temporizzazioni) oltre ad aggiungere degli stati di wait mediante il segnale asincrono ASYN nel ciclo di strobe di una lettura fatta su ASRAM. Campi significativi: Read Hold/Write Hold (bit 0-1): Imposta il numero di cicli di clock (in termini di CLOCKOUT1) nella fase di hold (read o write). Read Strobe (bit 8-13)/Write Strobe (bit 22-27): impostano il numero di cicli di clock (in termini di CLOCKOUT1) nella fase di strobe (read o write). 37

38 Read Setup (bit 16-19)/Write Setup (bit 28-31): impostano il numero di cicli di clock (in termini di CLOCKOUT1) nella fase di setup (read o write). MTYPE: 000b = 8 bit ROM (solamente per CE1) 001b = 16 bit ROM (solamente per CE1) 010b = 32 bit asynchronous interface 011b = 32 bit SDRAM (solamente CE0, CE2 e CE3) 100b = 32 bit SBSRAM. 38

39 Interfaccia con le memorie asincrone La flessibilità di programmazione dei vari cicli di memoria (setup, strobe ed hold), permette di interfacciare il DSP con molte periferiche asincrone come EPROM e SRAM ma anche Flash, FPGA e ASIC. ROM Mode Connessione tipica di una ROM a 32 bit: 39

40 Connessione tipica di una ROM a 16 bit Connessione tipica di una ROM a 8 bit 40

41 ROM a 32 bit consentono fetch di codice più veloce, mentre ROM a 16 e 8 bit conesntono costi minori; sono comunque funzionalmente equivalenti. Le operazioni di lettura sono sempre a 32 bit indipendentemente dalla taglia della ROM. Se questa non è a 32 bit, ma a 16 o 8 bit, vengono eseguiti accessi a 2 half word o 4 byte rispettivamente e, i byte così letti, vengono impacchettati in un unica word e trasmessa all unità richiedente. Con una ROM a 32 bit, i bit A0-A1 non servono -> gli EAi partono da i = 2! Se però la ROM è a 16 o 8 bit, l indirizzo logico è shiftato rispetto ai piedini di uno o due bit rispettivamente (EA22-2 non corrispondono più ad A22-2, ma ad A21-1 e A20-0). 41

42 Interpretazione logica delle linee 8 bit ROM mode: avendo shiftato l indirizzo, l accesso ha granularità al byte. La word deve però essere allineata ai 4 byte (indirizzo del primo byte: 4N). Il fetch del byte avviene con il seguente ordine: 4N, 4N+1, 4N+2, 4N+3. L impacchettamento nella word avviene assegnando a MSByte 4N+3 fino ad LSByte 4N (modalità little endian). 42

43 16 bit ROM mode: avendo shiftato l indirizzo si è creato un accesso alla half word. La word è allineata ai 4 byte (indirizzo del primo byte: 4N). Il fetch delle half word avviene con il seguente ordine: 4N, 4N+2. L impacchettamento nella word avviene assegnando a MS half word 4N+2 e LS half word 4N (modalità little endian). ASRAM Mode Connessione tipica di SRAM (asincrona) x 32 bit 43

44 Come già detto in precedenza, i tempi di setup, strobe ed hold, sono programmabili mediante i registri EMIF CE space control registers tenendo conto che: SETUP >= 1 (0 viene considerato 1) STROBE >= 1 (0 viene considerato 1) HOLD >= 0 Temporizzazione di una lettura asincrona: 44

45 Temporizzazione di una scrittura asincrona: 45

46 Ciclo di ready 46

47 Interfaccia con le SRAM sincrone a burst (SBSRAM) Le SBSRAM sono memorie sincrone con un ingresso di clock, in grado di ottimizzare trasferimenti a burst (gruppi di 4 word); il C6701 permette tempi di clock pari o metà di quelli della CPU (setting di SSCRT); tempi di accesso tipici delle SBSRAM sono < 5 ns L interfaccia permette, una volta eseguito il primo accesso che è un po più lungo dei successivi perché subisce una penalizzazione di start up di due cicli di clock, di trasmettere una word ad ogni ciclo di clock. I segnali ADSC#, OE#, WE# sono campionati sul fronte di salita del clock. 47

48 Le memorie SBSRAM sono dotate di un piedino ADV# (Advance Counter) che consente di accedere a 4 word a indirizzi consecutivi inviando alla memoria soltanto il primo degli indirizzi; a ogni impulso di clock l indirizzo si autoincrementa (solo il C6711 usa questa caratteristica). Solo se la prima word è allineata agli indirizzi EA3-4 = 00 il ciclo burst conterrà 4 word valide; altrimenti, vale lo schema in figura (word valide in bianco). Per evitare di leggere le word non valide, bisogna interrompere il ciclo burst corrente richiedendone un altro (con ADS#) 48

49 SBSRAM Interface SBSRAM Four Word Read 49

50 SBSRAM Write 50

51 Interfacciamento tra C6000 e memorie SRAM: principi di progetto Il C6000 si interfaccia con la memoria tramite un unità (EMIF, External Memory Interface) con 32 bit di dati ED[31:0] Alcuni dispositivi della famiglia C6000 supportano solo il bus dati a 32 bit, per cui se si usano memorie a 8 bit, occorre comporle a gruppi di 4; se si usano memorie a 16 bit, a coppie, etc Altri dispositivi della famiglia C6000 (il C6211 e il C6711), pensati per la realizzazione di sistemi più economici, supportano il bus dati ridotto a 16 e a 8 bit: in questo caso, anche un solo chip è sufficiente In tutti i casi, il processore può essere configurato per lavorare in Big Endian o in Little Endian Tutto quello che è detto per l interfacciamento con le SRAM, vale in realtà per tutti i dispositivi asincroni, quindi in particolare EPROM, FLASH e periferici programmabili Interfaccia tra C6000 e SRAM 51

52 Esempio: bus a 32 bit con chip di RAM a 16 bit 1 0 Le RAM a 16 bit sono simili alle RAM a 8 bit, con in più due pin /UB, /LB che permettono di selezionare il byte superiore (upper) o il byte inferiore (lower) Dai pin di indirizzo del processore EA[N+2:2], escono i segnali di indirizzo A[N+2:2]; i rimanenti segnali A[1:0] sono generati in forma di /BEi 52

53 Mappatura della memoria Corrispondenza tra indirizzi, /BEi, chip di memoria e /UB, /LB con chip di RAM a 16 bit: Indirizzo: Chip 1, /UB Chip 1, /LB Chip 0, /UB Chip 0, /LB /BE3 /BE2 /BE1 /BE0 53

54 Esempio: bus ridotto a 8 bit con un unica RAM a 8 bit Il bus si riduce a 8 bit, come quello di un 8088: basta quindi un chip di memoria Dai pin di indirizzo del processore EA[N+2:2], escono i segnali di indirizzo A[N:0] Se il processore è in Big Endian, i dati viaggiano solo sul bus ED[31:24] e si attiva il Byte Enable /BE3 Se il processore è in Little Endian, i dati viaggiano solo sul bus ED[7:0] e si attiva il Byte Enable /BE0 La memoria può essere sprovvista del segnale /BE, per cui il collegamento con il /BEi del processore è superfluo 54

55 Big Endian vs. Little Endian: impatto sul bus La classica scelta Big Endian/Little Endian si riflette anche sul bus nelle operazioni di taglia minore di una word; esempio: STB (Store Byte) all indirizzo 00 scrive su ED[31:24] se Big Endian, su ED[7:0] se Little Endian Questa figura riassume la situazione sul bus: 55

56 Il ciclo di bus: definizione della durata della fasi di setup, strobe, hold I processori C6000 consentono di adattare la durata del ciclo di bus in funzione dei tempi di risposta della memoria Il ciclo di bus è diviso in tre fasi: setup: indirizzi e CS validi, comandi di RD/WR non ancora attivi strobe: indirizzi e CS validi, comandi di RD/WR attivi hold: indirizzi e CS validi, comandi di RD/WR non più attivi A differenza di un processore come l 8088/8086, per il quale l unica fase adattabile è quella equivalente a strobe, nel C6000 deve essere dimensionata la durate di ciascuna fase; durate minime e massime: setup: 1 CK - 16 CK strobe: 1 CK - 64 CK hold: 0 CK - 3 CK (7 CK nel C6211-C6711) Mentre nell 8088 la durata è determinata monitorando il valore di READY in T3, nel C6000 è programmata nei registri CE Space Control Register 56

57 Calcolo della durata della fasi di setup, strobe, hold in funzione dei tempi di risposta della memoria Considerazioni preliminari: I segnali di output generati dal C6000 sono attivati o disattivati in corrispondenza di CLKOUT1 Il ritardo con cui sono attivati o disattivati è Td Td varia con la temperatura e la tensione di alimentazione, per cui registra valori massimi e minimi Fortunatamente, qualsiasi siano le condizioni operative, queste non variano nel breve periodo, per cui il Td di attivazione di un certo segnale è lo stesso della sua disattivazione: la durata effettiva del segnale attivo è uguale a quella nominale (cancellazione dei Td) CLKOUT1 Segnale Td Td Tsignal 57

58 Un altro parametro importante è il tempo di skew, cioè la differenza temporale tra l attivazione (o la disattivazione) di due o più segnali di output che dovrebbero attivarsi (disattivarsi) insieme Esempi: gli indirizzi, o i dati in un ciclo di scrittura Tskew diminuisce la durata nominale dei segnali, perché si deve considerare il caso peggiorativo per la durata del gruppo di segnali, determinata dal segnale più lento ad attivarsi e quello più veloce a disattivarsi. In realtà, vista la quasi invarianza delle condizioni operative nel breve periodo, Tskew è minore di Tdmax - Tdmin. CLKOUT1 EAi TEA EAj TEA TEA effettiva: TEA - Tskew 58

59 Su un ampio spettro di condizioni operative, Tskew 2 ns Il calcolo della durata delle fasi deve rispettare margini di sicurezza; anche se il valore del margine va verificato di caso in caso, si può pensare a valori di riferimento: durante il ciclo di scrittura è meglio prevedere un margine di 1 ns sul setup e sull hold dei segnali in output (EAi, EDi,...) Output setup: ~ 1 ns Output hold: ~ 1 ns quindi tutte le temporizzazioni che coinvolgono questi segnali devono rispettare il margine durante il ciclo di lettura è meglio usare un margine di 1 ns sulla propagazione di EAi,, dal processore alla memoria,e 1 ns per i dati in ritorno, quindi un totale di 2 ns per il setup dell input al processore; non servono margini sull hold Input setup:~ 2 ns Input hold: ~ 0 ns anche per i segnali di input, le temporizzazioni interessate devono rispettare il margine 59

60 Temporizzazioni fondamentali C6000: (sottolineati a tratteggio nelle prossime slide) Segnali di input: Tsu: data setup time, prima di CLKOUT1 Th: data hold time, dopo CLKOUT1 Segnali di output: Td: output delay time dopo CLKOUT1 Memorie SRAM asincrone: (sottolineati a tratto continuo nelle prossime slide) Segnali di input: Txw: per il ciclo di scrittura: tempo minimo per cui devono essere validi dati e indirizzi prima che si disattivi /AWE Twp: durata minima dell impulso di write Tih, Twr: per il ciclo di scrittura: va considerato il massimo tra questi due tempi: hold degli indirizzi e hold dei dati dopo la fine di /AWE Trc: durata minima del ciclo di lettura Twc: durata minima del ciclo di scrittura Segnali di output: Tacc: per un ciclo di lettura: tempo da EA, /BE, /AOE, /CE validi prima di avere i dati validi sul bus Toh: per un ciclo di lettura: output delay time dopo CLCKOUT1 (i dati sono mantenuti sul bus dalla memoria per un tempo Toh dopo la fine fase di HOLD) NB: sono *8* temporizzazioni da rispettare 60

61 Ciclo di lettura C67 campiona i dati Esempio con {setup, strobe, hold} = {1,2,1} All inizio della fase di setup diventano attivi /CE, /AOE, /BEi, /EAi! Il primo accesso ha una fase di setup di minimo 2 clock /ARE diventa attivo all inizio della fase di strobe /ARE si disattiva all inizio della fase di hold I dati sono campionati dal C67 sul clock alla fine della fase di strobe /AOE, /BEi, /EAi si disattivano alla fine della fase di hold /CE rimane attivo per (7 - durata hold) clock Al pin /OE delle SRAM è connesso /AOE! (non /ARE) 61

62 Ciclo di scrittura Esempio con {setup, strobe, hold} = {1,1,1} All inizio della fase di setup diventano attivi /CE, /BEi, /EAi, /EDi (dati)! Il primo accesso ha una fase di setup di minimo 2 clock /AWE diventa attivo all inizio della fase di strobe /AWE si disattiva all inizio della fase di hold /BEi, /EAi, /EDi si disattivano alla fine della fase di hold /CE rimane attivo per 4 clock se durata hold = 0, 3 clock altrimenti 62

63 Calcolo di setup, strobe, hold per una lettura Lo scopo è calcolare la durata (in periodi di clock) delle fasi setup, strobe, hold 1) SETUP + STROBE (Tacc(m) + Tsu + Tdmax)/Tck (i dati sono campionati sul clock alla fine della fase di strobe: dopo Tacc(m) + Tdmax sono presenti sul bus, dove devono stare per almeno Tsu prima di essere campionati) 2) SETUP + STROBE + HOLD (Trc(m) + Tskew)/Tck (deve essere rispettato il tempo di ciclo della memoria in lettura, tenendo conto che la durata nominale dei segnali è diminuita di un Tskew) 3) HOLD (Th - Tdmin - Toh(m))/Tck (deve essere rispettato Th, tenendo conto che oltre a HOLD, si può contare su almeno un Tdmin in più e sull hold della memoria) N.B.: la parentesi (m) distingue i tempi caratteristici della memoria da quelli del processore Tutti i + a secondo membro sono dei vincoli, tutti i - dei rilassamenti di vincoli Normalmente SETUP = 1, (1) STROBE La più stringente tra (2) e (3) determina HOLD 63

64 Osservazione importante: nell interfaccia tra C6000 e SRAM, si è usato il segnale /AOE del processore come comando di lettura collegato al pin /OE della SRAM (e non /ARE). I segnali inviati alla memoria (/CE, /BEi, /EAi, /AOE ) sono identici dall inizio alla fine del ciclo di bus. In conseguenza, il ciclo di bus si compone in pratica soltanto di due parti: quella a monte e quella a valle del campionamento dei dati da parte del C6000, che avviene in corrispondenza del fronte di salita del clock tra {fine strobe/inizio hold}. Nella fase a monte (SETUP + STROBE del ciclo di bus) deve essere rispettato il tempo di accesso della memoria e il tempo di setup del processore, nella fase a valle (HOLD) il tempo di hold del processore. Un limite di questa scelta è che non consente di rispettare un eventuale tempo minimo da cui gli indirizzi debbano essere stabili prima dell invio del comando a /OE (tempo di setup sugli indirizzi). Un altro limite è che si può creare un conflitto tra CPU e memoria, se al termine del ciclo di lettura la memoria per sua inerzia continua a pilotare il data bus mentre la CPU ha già iniziato un ciclo di scrittura (per questo motivo nel ciclo di bus della versione C6211/C6711 è stata aggiunta la fase di TURNAROUND alla fine del ciclo di bus). Diverse sarebbero le considerazioni se si scegliesse di collegare /ARE del processore al pin /OE della SRAM: in questo caso si potrebbero rispettare il tempo di setup sugli indirizzi e il turnaround, ma non il tempo di hold del processore (nella fase di HOLD, i dati non sarebbero mantenuti sul bus se non per il tempo spontaneo di inerzia da parte della memoria). 64

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

Lezione n.19 Processori RISC e CISC

Lezione n.19 Processori RISC e CISC Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni

Dettagli

CIRCUITI INTEGRATI ESEMPI: INTEL

CIRCUITI INTEGRATI ESEMPI: INTEL CIRCUITI INTEGRATI Costruzione di circuiti (logici e non) su un substrato di silicio. Non solo la parte attiva, ma anche le connessioni tra le porte. Incredibile miglioramento nelle prestazioni, nell affidabilità

Dettagli

Architetture CISC e RISC

Architetture CISC e RISC FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

CALCOLATORI ELETTRONICI 29 giugno 2010

CALCOLATORI ELETTRONICI 29 giugno 2010 CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e

Dettagli

CALCOLATORI ELETTRONICI 15 aprile 2014

CALCOLATORI ELETTRONICI 15 aprile 2014 CALCOLATORI ELETTRONICI 15 aprile 2014 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado

Dettagli

CALCOLATORI ELETTRONICI 31 marzo 2015

CALCOLATORI ELETTRONICI 31 marzo 2015 CALCOLATORI ELETTRONICI 31 marzo 2015 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1. Tradurre in linguaggio assembly MIPS il seguente frammento di

Dettagli

Trasmissione Seriale e Parallela. Interfacce di Comunicazione. Esempio di Decodifica del Segnale. Ricezione e Decodifica. Prof.

Trasmissione Seriale e Parallela. Interfacce di Comunicazione. Esempio di Decodifica del Segnale. Ricezione e Decodifica. Prof. Interfacce di Comunicazione Università degli studi di Salerno Laurea in Informatica I semestre 03/04 Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ 2 Trasmissione

Dettagli

Introduzione alle pipeline e all'architettura RISC

Introduzione alle pipeline e all'architettura RISC Introduzione alle pipeline e all'architettura RISC Introduzione Pipeline Processori RISC Salti Appendice A: Storia Bibliografia Versione con i frame Versione in pdf Architettura del processore Una possibile

Dettagli

Architettura MIPS (RISC) Architetture dei Calcolatori (Lettere. Principi di Progettazione ISA MIPS MIPS R3000 ISA. Il Set di Istruzioni MIPS

Architettura MIPS (RISC) Architetture dei Calcolatori (Lettere. Principi di Progettazione ISA MIPS MIPS R3000 ISA. Il Set di Istruzioni MIPS Architettura MIPS (RISC) Architetture dei Calcolatori (Lettere A-I) Il Set di Istruzioni MIPS Ing.. Francesco Lo Presti Sviluppata e progettata a Stanford (USA) Progettata nei primi anni 80 Prodotta e

Dettagli

Flops. Ad esempio nel caso del prodotto classico tra matrici, vengono eseguite 2*N 3 operazioni, quindi ad esempio:

Flops. Ad esempio nel caso del prodotto classico tra matrici, vengono eseguite 2*N 3 operazioni, quindi ad esempio: Flops FLOPS e' un'abbreviazione di Floating Point Operations Per Second e indica il numero di operazioni in virgola mobile eseguite in un secondo dalla CPU. (Top500 e il BlueGene) Ad esempio nel caso del

Dettagli

1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame.

1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame. 1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame. (a) Da quanti bit è costituito l indirizzo logico? (b) Da quanti bit

Dettagli

Informatica Applicata

Informatica Applicata Ing. Irina Trubitsyna Concetti Introduttivi Programma del corso Obiettivi: Il corso di illustra i principi fondamentali della programmazione con riferimento al linguaggio C. In particolare privilegia gli

Dettagli

I componenti di un Sistema di elaborazione. CPU (central process unit)

I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.

Dettagli

Cos è un protocollo? Ciao. Ciao 2:00. tempo. Un protocollo umano e un protocollo di reti di computer:

Cos è un protocollo? Ciao. Ciao 2:00. <file> tempo. Un protocollo umano e un protocollo di reti di computer: Cos è un protocollo? Un protocollo umano e un protocollo di reti di computer: Ciao Ciao Hai l ora? 2:00 tempo TCP connection request TCP connection reply. Get http://www.di.unito.it/index.htm Domanda:

Dettagli

MODBUS-RTU per. Specifiche protocollo di comunicazione MODBUS-RTU per controllo in rete dispositivi serie. Expert NANO 2ZN

MODBUS-RTU per. Specifiche protocollo di comunicazione MODBUS-RTU per controllo in rete dispositivi serie. Expert NANO 2ZN per Expert NANO 2ZN Specifiche protocollo di comunicazione MODBUS-RTU per controllo in rete dispositivi serie Expert NANO 2ZN Nome documento: MODBUS-RTU_NANO_2ZN_01-12_ITA Software installato: NANO_2ZN.hex

Dettagli

GENERALITA SUI CONVERTITORI DAC E ADC CONVERTITORI DIGITALE-ANALOGICO DAC

GENERALITA SUI CONVERTITORI DAC E ADC CONVERTITORI DIGITALE-ANALOGICO DAC I.T.I. Modesto PANETTI A R I ia Re David, 86-8-54.54. - 75 ARI Fax 8-54.64.3 Internet http://www.itispanetti.it email : ATF5C@istruzione.it Tesina sviluppata dall alunno Antonio Gonnella della classe 5

Dettagli

Oscilloscopi serie WaveAce

Oscilloscopi serie WaveAce Oscilloscopi serie WaveAce 60 MHz 300 MHz Il collaudo facile, intelligente ed efficiente GLI STRUMENTI E LE FUNZIONI PER TUTTE LE TUE ESIGENZE DI COLLAUDO CARATTERISTICHE PRINCIPALI Banda analogica da

Dettagli

Programmazione di un dispositivo 1to4INTGEN

Programmazione di un dispositivo 1to4INTGEN Programmazione di un dispositivo 1to4INTGEN Realizzazione di un sistema timesharing Materiale didattico a cura di: Prof. A. Mazzeo Ing. L. Romano Ing. L. Coppolino Ing. A. Cilardo Dipartimento di Informatica

Dettagli

Descrizioni VHDL Behavioral

Descrizioni VHDL Behavioral 1 Descrizioni VHDL Behavioral In questo capitolo vedremo come la struttura di un sistema digitale è descritto in VHDL utilizzando descrizioni di tipo comportamentale. Outline: process wait statements,

Dettagli

Bus di sistema. Bus di sistema

Bus di sistema. Bus di sistema Bus di sistema Permette la comunicazione (scambio di dati) tra i diversi dispositivi che costituiscono il calcolatore E costituito da un insieme di fili metallici che danno luogo ad un collegamento aperto

Dettagli

Test di comunicazione tra due LOGO! 0BA7: Master - Master

Test di comunicazione tra due LOGO! 0BA7: Master - Master Industry Test di comunicazione tra due LOGO! 0BA7: Master - Master Dispositivi utilizzati: - 2 LOGO! 0BA7 (6ED1 052-1MD00-0AB7) - Scalance X-208 LOGO! 0BA7 Client IP: 192.168.0.1 LOGO! 0BA7 Server IP:

Dettagli

Arduino: Programmazione

Arduino: Programmazione Programmazione formalmente ispirata al linguaggio C da cui deriva. I programmi in ARDUINO sono chiamati Sketch. Un programma è una serie di istruzioni che vengono lette dall alto verso il basso e convertite

Dettagli

MIPS Instruction Set 2

MIPS Instruction Set 2 Laboratorio di Architettura 15 aprile 2011 1 Architettura Mips 2 Chiamata a Funzione 3 Esercitazione Registri MIPS reference card: http://refcards.com/docs/waetzigj/mips/mipsref.pdf 32 registri general

Dettagli

Il Concetto di Processo

Il Concetto di Processo Processi e Thread Il Concetto di Processo Il processo è un programma in esecuzione. È l unità di esecuzione all interno del S.O. Solitamente, l esecuzione di un processo è sequenziale (le istruzioni vengono

Dettagli

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione in virgola mobile

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione in virgola mobile Problemi connessi all utilizzo di un numero di bit limitato Abbiamo visto quali sono i vantaggi dell utilizzo della rappresentazione in complemento alla base: corrispondenza biunivoca fra rappresentazione

Dettagli

Progettazione di sistemi Embedded

Progettazione di sistemi Embedded Progettazione di sistemi Embedded Corso introduttivo di progettazione di sistemi embedded A.S. 2013/2014 proff. Nicola Masarone e Stefano Salvatori Eccetto dove diversamente specificato, i contenuti di

Dettagli

TRACER218 MODULO DATALOGGER RS485 MODBUS SPECIFICA PRELIMINARE

TRACER218 MODULO DATALOGGER RS485 MODBUS SPECIFICA PRELIMINARE TRACER218 MODULO DATALOGGER RS485 MODBUS SPECIFICA PRELIMINARE V.00 AGOSTO 2012 CARATTERISTICHE TECNICHE Il modulo TRACER218 485 è un dispositivo con porta di comunicazione RS485 basata su protocollo MODBUS

Dettagli

I μ-controllori ARM: la logica RISC

I μ-controllori ARM: la logica RISC I μ-controllori ARM: la logica RISC I μ-controllori ARM (ARM è l acronimo di Advanced RISC Machines Ltd) sono molto interessanti perché basati su di una architettura di funzionamento diversa da quella

Dettagli

PD32. Esercitazione sull interfacciamento con un dispositivo di IO

PD32. Esercitazione sull interfacciamento con un dispositivo di IO PD32 Esercitazione sull interfacciamento con un dispositivo di IO Domanda #5 14/09/2000 Si dispone di un PD32 per effettuare il collaudo di un circuito integrato combinatorio con 5 ingressi e una uscita,

Dettagli

IL SAMPLE AND HOLD UNIVERSITÀ DEGLI STUDI DI MILANO. Progetto di Fondamenti di Automatica. PROF.: M. Lazzaroni

IL SAMPLE AND HOLD UNIVERSITÀ DEGLI STUDI DI MILANO. Progetto di Fondamenti di Automatica. PROF.: M. Lazzaroni UNIVERSITÀ DEGLI STUDI DI MILANO FACOLTÀ DI SCIENZE MATEMATICHE, FISICHE E NATURALI Corso di Laurea in Informatica IL SAMPLE AND HOLD Progetto di Fondamenti di Automatica PROF.: M. Lazzaroni Anno Accademico

Dettagli

Modello OSI e architettura TCP/IP

Modello OSI e architettura TCP/IP Modello OSI e architettura TCP/IP Differenza tra modello e architettura - Modello: è puramente teorico, definisce relazioni e caratteristiche dei livelli ma non i protocolli effettivi - Architettura: è

Dettagli

Energy Studio Manager Manuale Utente USO DEL SOFTWARE

Energy Studio Manager Manuale Utente USO DEL SOFTWARE Energy Studio Manager Manuale Utente USO DEL SOFTWARE 1 ANALYSIS.EXE IL PROGRAMMA: Una volta aperto il programma e visualizzato uno strumento il programma apparirà come nell esempio seguente: Il programma

Dettagli

Corso di Informatica Industriale

Corso di Informatica Industriale Corso di Informatica Industriale Prof. Giorgio Buttazzo Dipartimento di Informatica e Sistemistica Università di Pavia E-mail: buttazzo@unipv.it Informazioni varie Telefono: 0382-505.755 Email: Dispense:

Dettagli

Manuale d'istruzioni. Alimentatore DC Programmabile 200 Watt (40 Volt / 5 Amp) Modello 382280

Manuale d'istruzioni. Alimentatore DC Programmabile 200 Watt (40 Volt / 5 Amp) Modello 382280 Manuale d'istruzioni Alimentatore DC Programmabile 200 Watt (40 Volt / 5 Amp) Modello 382280 382280 Introduzione Congratulazioni per aver acquistato l'alimentatore DC Programmabile 382280 della Extech.

Dettagli

Software Emeris Communication Manager

Software Emeris Communication Manager ecm Software Emeris Communication Manager Manuale operativo Fantini Cosmi S.p.A. Via dell Osio 6 20090 Caleppio di Settala MI Tel 02.956821 - Fax 02.95307006 e-mail: info@fantinicosmi.it http://www.fantinicosmi.it

Dettagli

Le funzionalità di un DBMS

Le funzionalità di un DBMS Le funzionalità di un DBMS Sistemi Informativi L-A Home Page del corso: http://www-db.deis.unibo.it/courses/sil-a/ Versione elettronica: DBMS.pdf Sistemi Informativi L-A DBMS: principali funzionalità Le

Dettagli

Inter Process Communication. Laboratorio Software 2008-2009 C. Brandolese

Inter Process Communication. Laboratorio Software 2008-2009 C. Brandolese Inter Process Communication Laboratorio Software 2008-2009 C. Brandolese Introduzione Più processi o thread Concorrono alla relaizzazione di una funzione applicativa Devono poter realizzare Sincronizzazione

Dettagli

Controllori a Logica Programmabile. Cos è un PLC? Cenni storici. Cenni storici. Cenni storici. Definizione dallo Standard IEC 61131

Controllori a Logica Programmabile. Cos è un PLC? Cenni storici. Cenni storici. Cenni storici. Definizione dallo Standard IEC 61131 Controllori a Logica mabile Nella presente lezione vedremo le caratteristiche principali del controllore a logica programmabile (in inglese, mable Logic Controller, o PLC). In particolare, ci soffermeremo

Dettagli

Introduzione alle applicazioni di rete

Introduzione alle applicazioni di rete Introduzione alle applicazioni di rete Definizioni base Modelli client-server e peer-to-peer Socket API Scelta del tipo di servizio Indirizzamento dei processi Identificazione di un servizio Concorrenza

Dettagli

Elementi di Informatica e Programmazione

Elementi di Informatica e Programmazione Elementi di Informatica e Programmazione Le Reti di Calcolatori (parte 2) Corsi di Laurea in: Ingegneria Civile Ingegneria per l Ambiente e il Territorio Università degli Studi di Brescia Docente: Daniela

Dettagli

Metodi e Strumenti per la Caratterizzazione e la Diagnostica di Trasmettitori Digitali RF ing. Gianfranco Miele g.miele@unicas.it

Metodi e Strumenti per la Caratterizzazione e la Diagnostica di Trasmettitori Digitali RF ing. Gianfranco Miele g.miele@unicas.it Corso di laurea magistrale in Ingegneria delle Telecomunicazioni Metodi e Strumenti per la Caratterizzazione e la Diagnostica di Trasmettitori Digitali RF ing. Gianfranco Miele g.miele@unicas.it Trasmettitore

Dettagli

Informatica. Scopo della lezione

Informatica. Scopo della lezione 1 Informatica per laurea diarea non informatica LEZIONE 1 - Cos è l informatica 2 Scopo della lezione Introdurre le nozioni base della materia Definire le differenze tra hardware e software Individuare

Dettagli

Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia

Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia Corso di Laurea Specialistica in Ingegneria Meccatronica a.a. 2008/2009 Corso di CALCOLATORI ELETTRONICI Capitolo

Dettagli

Istruzioni per l uso Sartorius

Istruzioni per l uso Sartorius Istruzioni per l uso Sartorius Descrizione dell interfaccia per le bilance Entris, ED, GK e GW Indice Impiego previsto Indice.... 2 Impiego previsto.... 2 Funzionamento.... 2 Uscita dati.... 3 Formato

Dettagli

Inizializzazione degli Host. BOOTP e DHCP

Inizializzazione degli Host. BOOTP e DHCP BOOTP e DHCP a.a. 2002/03 Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/~auletta/ Università degli studi di Salerno Laurea e Diploma in Informatica 1 Inizializzazione degli Host Un

Dettagli

Microelettronica Corso introduttivo di progettazione di sistemi embedded

Microelettronica Corso introduttivo di progettazione di sistemi embedded Microelettronica Corso introduttivo di progettazione di sistemi embedded Introduzione prof. Stefano Salvatori A.A. 2014/2015 Eccetto dove diversamente specificato, i contenuti di questo documento sono

Dettagli

Gli array. Gli array. Gli array. Classi di memorizzazione per array. Inizializzazione esplicita degli array. Array e puntatori

Gli array. Gli array. Gli array. Classi di memorizzazione per array. Inizializzazione esplicita degli array. Array e puntatori Gli array Array e puntatori Laboratorio di Informatica I un array è un insieme di elementi (valori) avente le seguenti caratteristiche: - un array è ordinato: agli elementi dell array è assegnato un ordine

Dettagli

Fondamenti di Informatica 300 ed oltre esercizi di teoria

Fondamenti di Informatica 300 ed oltre esercizi di teoria Fondamenti di Informatica 300 ed oltre esercizi di teoria Fulvio Corno Antonio Lioy Politecnico di Torino Dip. di Automatica e Informatica v. 4.02 01/09/2009 Indice 1 Introduzione 2 1.1 Nota metodologica........................................

Dettagli

Controllo industriale SE-609

Controllo industriale SE-609 Controllo industriale SE-609 Controllo e visualizzazione uniti come soluzione per l automazione con comandi mediante touch Controlli industriali all avanguardia per impianti per il trattamento termico

Dettagli

Aggiornamento del firmware per iphone con connettore Lightning compatibile con AppRadio Mode

Aggiornamento del firmware per iphone con connettore Lightning compatibile con AppRadio Mode Aggiornamento del firmware per iphone con connettore Lightning compatibile con AppRadio Mode Istruzioni sull aggiornamento per i modelli di navigazione: AVIC-F40BT, AVIC-F940BT, AVIC-F840BT e AVIC-F8430BT

Dettagli

TB-SMS. Combinatore telefonico GSM-SMS Manuale di installazione ed uso. Ver. 1.6.10 31/07/07

TB-SMS. Combinatore telefonico GSM-SMS Manuale di installazione ed uso. Ver. 1.6.10 31/07/07 TB-SMS Combinatore telefonico GSM-SMS Manuale di installazione ed uso Ver. 1.6.10 31/07/07 MANUALE DI INSTALLAZIONE ED USO INTRODUZIONE. Il combinatore TB-SMS offre la possibilità di inviare sms programmabili

Dettagli

Estensione di un servizo di messaggistica per telefonia mobile (per una società di agenti TuCSoN)

Estensione di un servizo di messaggistica per telefonia mobile (per una società di agenti TuCSoN) Estensione di un servizo di messaggistica per telefonia mobile (per una società di agenti TuCSoN) System Overview di Mattia Bargellini 1 CAPITOLO 1 1.1 Introduzione Il seguente progetto intende estendere

Dettagli

Programmazione TELXXC

Programmazione TELXXC Manuale Programmazione Versione 5.0 Programmazione TELXXC TELLAB Via Monviso, 1/B 24010 Sorisole (Bg) info@tellab.it INDICE Programmazione e comandi... 2 Messaggio comando multiplo.. Formato... 3 Messaggi

Dettagli

Le variabili. Olga Scotti

Le variabili. Olga Scotti Le variabili Olga Scotti Cos è una variabile Le variabili, in un linguaggio di programmazione, sono dei contenitori. Possono essere riempiti con un valore che poi può essere riletto oppure sostituito.

Dettagli

Trattamento aria Regolatore di pressione proporzionale. Serie 1700

Trattamento aria Regolatore di pressione proporzionale. Serie 1700 Trattamento aria Serie 7 Serie 7 Trattamento aria Trattamento aria Serie 7 Serie 7 Trattamento aria +24VDC VDC OUTPUT MICROPROCESS. E P IN EXH OUT Trattamento aria Serie 7 Serie 7 Trattamento aria 7 Trattamento

Dettagli

Rappresentazione dei numeri in un calcolatore

Rappresentazione dei numeri in un calcolatore Corso di Calcolatori Elettronici I A.A. 2010-2011 Rappresentazione dei numeri in un calcolatore Lezione 2 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Rappresentazione dei numeri

Dettagli

Università degli Studi di Parma. Facoltà di Scienze MM. FF. NN. Corso di Laurea in Informatica

Università degli Studi di Parma. Facoltà di Scienze MM. FF. NN. Corso di Laurea in Informatica Università degli Studi di Parma Facoltà di Scienze MM. FF. NN. Corso di Laurea in Informatica A.A. 2007-08 CORSO DI INGEGNERIA DEL SOFTWARE Prof. Giulio Destri http://www.areasp.com (C) 2007 AreaSP for

Dettagli

Firewall. Generalità. Un firewall può essere sia un apparato hardware sia un programma software.

Firewall. Generalità. Un firewall può essere sia un apparato hardware sia un programma software. Generalità Definizione Un firewall è un sistema che protegge i computer connessi in rete da attacchi intenzionali mirati a compromettere il funzionamento del sistema, alterare i dati ivi memorizzati, accedere

Dettagli

Manuale tecnico Stazione Meteo Eolo Davis

Manuale tecnico Stazione Meteo Eolo Davis Descrizione Generale Manuale tecnico Stazione Meteo Eolo Davis EOLO DAVIS rappresenta una soluzione wireless di stazione meteorologica, basata su sensoristica Davis Instruments, con possibilità di mettere

Dettagli

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1 LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza

Dettagli

group HIGH CURRENT MULTIPLEX NODE

group HIGH CURRENT MULTIPLEX NODE HIGH CURRENT MULTIPLEX NODE edizione/edition 04-2010 HIGH CURRENT MULTIPLEX NODE DESCRIZIONE GENERALE GENERAL DESCRIPTION L'unità di controllo COBO è una centralina elettronica Multiplex Slave ; la sua

Dettagli

Serduino - SERRA CON ARDUINO

Serduino - SERRA CON ARDUINO Serduino - SERRA CON ARDUINO 1 Componenti Facchini Riccardo (responsabile parte hardware) Guglielmetti Andrea (responsabile parte software) Laurenti Lorenzo (progettazione hardware) Rigolli Andrea (reparto

Dettagli

Sistemi Operativi. Interfaccia del File System FILE SYSTEM : INTERFACCIA. Concetto di File. Metodi di Accesso. Struttura delle Directory

Sistemi Operativi. Interfaccia del File System FILE SYSTEM : INTERFACCIA. Concetto di File. Metodi di Accesso. Struttura delle Directory FILE SYSTEM : INTERFACCIA 8.1 Interfaccia del File System Concetto di File Metodi di Accesso Struttura delle Directory Montaggio del File System Condivisione di File Protezione 8.2 Concetto di File File

Dettagli

Esercizi per il recupero del debito formativo:

Esercizi per il recupero del debito formativo: ANNO SCOLASTICO 2005/2006 CLASSE 3 ISC Esercizi per il recupero del debito formativo: Disegnare il diagramma e scrivere la matrice delle transizioni di stato degli automi a stati finiti che rappresentano

Dettagli

Procedura corretta per mappare con ECM Titanium

Procedura corretta per mappare con ECM Titanium Procedura corretta per mappare con ECM Titanium Introduzione: In questo documento troverete tutte le informazioni utili per mappare correttamente con il software ECM Titanium, partendo dalla lettura del

Dettagli

Introduzione al VHDL. Alcuni concetti introduttivi

Introduzione al VHDL. Alcuni concetti introduttivi Introduzione al VHDL Alcuni concetti introduttivi Riferimenti The VHDL Cookbook, Peter J. Ashenden, Reperibile nel sito: http://vlsilab.polito.it/documents.html The VHDL Made Easy, David Pellerin, Douglas

Dettagli

Routing (instradamento) in Internet. Internet globalmente consiste di Sistemi Autonomi (AS) interconnessi:

Routing (instradamento) in Internet. Internet globalmente consiste di Sistemi Autonomi (AS) interconnessi: Routing (instradamento) in Internet Internet globalmente consiste di Sistemi Autonomi (AS) interconnessi: Stub AS: istituzione piccola Multihomed AS: grande istituzione (nessun ( transito Transit AS: provider

Dettagli

Architettura degli Elaboratori. Lez. 8 : Il Livello di Sistema Operativo

Architettura degli Elaboratori. Lez. 8 : Il Livello di Sistema Operativo Corso di Laurea Triennale in Informatica Università degli Studi di Bari Aldo Moro Anno Accademico 2012-2013 Lez. 8 : Il Livello di Sistema Operativo Sebastiano Pizzutilo Strutturazione del Sistema Operativo

Dettagli

MISURARE CON INTELLIGENZA BARRIERA OPTOELETTRONICA DI MISURAZIONE LGM

MISURARE CON INTELLIGENZA BARRIERA OPTOELETTRONICA DI MISURAZIONE LGM MISURARE CON INTELLIGENZA BARRIERA OPTOELETTRONICA DI MISURAZIONE LGM Barriera optoelettronica di misurazione LGM Misurare con intelligenza - nuove dei materiali in tutti i mercati La nuova Serie LGM di

Dettagli

Ricerca Operativa Branch-and-Bound per problemi di Programmazione Lineare Intera

Ricerca Operativa Branch-and-Bound per problemi di Programmazione Lineare Intera Ricerca Operativa Branch-and-Bound per problemi di Programmazione Lineare Intera L. De Giovanni AVVERTENZA: le note presentate di seguito non hanno alcuna pretesa di completezza, né hanno lo scopo di sostituirsi

Dettagli

Progetti reali con ARDUINO

Progetti reali con ARDUINO Progetti reali con ARDUINO Introduzione alla scheda Arduino (parte 2ª) ver. Classe 3BN (elettronica) marzo 22 Giorgio Carpignano I.I.S. Primo LEVI - TORINO Il menù per oggi Lettura dei pulsanti Comunicazione

Dettagli

SIMATIC. SCL per S7-300/400 Programmazione di blocchi. Prefazione, Contenuto. Parte 1: Sviluppo di programmi. Parte 2: Uso e test

SIMATIC. SCL per S7-300/400 Programmazione di blocchi. Prefazione, Contenuto. Parte 1: Sviluppo di programmi. Parte 2: Uso e test Prefazione, Contenuto Parte 1: Sviluppo di programmi Parte 2: Uso e test SIMATIC Parte 3: Descrizione del linguaggio Programmazione di blocchi Appendici Glossario, Indice analitico Manuale Numero di ordinazione

Dettagli

SOFTWARE GESTIONE SMS DA INTERFACCE CL MANUALE D INSTALLAZIONE ED USO

SOFTWARE GESTIONE SMS DA INTERFACCE CL MANUALE D INSTALLAZIONE ED USO CLSMS SOFTWARE GESTIONE SMS DA INTERFACCE CL MANUALE D INSTALLAZIONE ED USO Sommario e introduzione CLSMS SOMMARIO INSTALLAZIONE E CONFIGURAZIONE... 3 Parametri di configurazione... 4 Attivazione Software...

Dettagli

Così come le macchine meccaniche trasformano

Così come le macchine meccaniche trasformano DENTRO LA SCATOLA Rubrica a cura di Fabio A. Schreiber Il Consiglio Scientifico della rivista ha pensato di attuare un iniziativa culturalmente utile presentando in ogni numero di Mondo Digitale un argomento

Dettagli

Caratteristiche principali

Caratteristiche principali Il regolatore semaforico Hydra nasce nel 1998 per iniziativa di CTS Engineering. Ottenute le necessarie certificazioni, già dalla prima installazione Hydra mostra sicurezza ed affidabilità, dando avvio

Dettagli

Introduzione ai protocolli di rete Il protocollo NetBEUI Il protocollo AppleTalk Il protocollo DLC Il protocollo NWLink Il protocollo TCP/IP

Introduzione ai protocolli di rete Il protocollo NetBEUI Il protocollo AppleTalk Il protocollo DLC Il protocollo NWLink Il protocollo TCP/IP Protocolli di rete Sommario Introduzione ai protocolli di rete Il protocollo NetBEUI Il protocollo AppleTalk Il protocollo DLC Il protocollo NWLink Il protocollo TCP/IP Configurazione statica e dinamica

Dettagli

UPS Communicator. UPS Communicator - Manuale Italiano Release 1.16 1

UPS Communicator. UPS Communicator - Manuale Italiano Release 1.16 1 UPS Communicator 1 Licenza d uso L'uso del SOFTWARE prodotto da Legrand (il PRODUTTORE) è gratuito. Procedendo di spontanea volontà all'installazione l UTENTE (persona fisica o giuridica) accetta i rischi

Dettagli

Guida alle FM 35x. Siemens S.p.A. I IA AS PLC

Guida alle FM 35x. Siemens S.p.A. I IA AS PLC . Guida alle FM 35x. 1 ... 1 Guida alle FM 35x.... 1 Tipologie d Encoder... 4 Acquisizione degli encoder con S7-300 e S7-400.... 4 Conteggio e misura.... 6 Modalità di conteggio... 6 Posizionamento con

Dettagli

VIRTUALIZE IT. www.digibyte.it - digibyte@digibyte.it

VIRTUALIZE IT. www.digibyte.it - digibyte@digibyte.it il server? virtualizzalo!! Se ti stai domandando: ma cosa stanno dicendo? ancora non sai che la virtualizzazione è una tecnologia software, oggi ormai consolidata, che sta progressivamente modificando

Dettagli

Serie 12 - Interruttore orario 16 A. Caratteristiche SERIE 12 12.01 12.11 12.31

Serie 12 - Interruttore orario 16 A. Caratteristiche SERIE 12 12.01 12.11 12.31 Serie - nterruttore orario 16 A SERE Caratteristiche.01.11.31 nterruttore orario elettromeccanico - Giornaliero * - Settimanale ** Tipo.01-1 contatto in scambio 16 A larghezza 35.8 mm Tipo.11-1 contatto

Dettagli

Guida rapida all uso di ECM Titanium

Guida rapida all uso di ECM Titanium Guida rapida all uso di ECM Titanium Introduzione Questa guida contiene una spiegazione semplificata del funzionamento del software per Chiputilizzare al meglio il Tuning ECM Titanium ed include tutte

Dettagli

Università di Torino Facoltà di Scienze MFN Corso di Studi in Informatica. Programmazione I - corso B a.a. 2009-10. prof.

Università di Torino Facoltà di Scienze MFN Corso di Studi in Informatica. Programmazione I - corso B a.a. 2009-10. prof. Università di Torino Facoltà di Scienze MFN Corso di Studi in Informatica Programmazione I - corso B a.a. 009-10 prof. Viviana Bono Blocco 9 Metodi statici: passaggio parametri, variabili locali, record

Dettagli

Controllare un nastro trasportatore fischertechnik con Arduino

Controllare un nastro trasportatore fischertechnik con Arduino TITOLO ESPERIENZA: Controllare un nastro trasportatore fischertechnik con Arduino PRODOTTI UTILIZZATI: OBIETTIVO: AUTORE: RINGRAZIAMENTI: Interfacciare e controllare un modello di nastro trasportatore

Dettagli

APPENDICE 3 AL CAPITOLATO TECNICO

APPENDICE 3 AL CAPITOLATO TECNICO CONSIP S.p.A. APPENDICE 3 AL CAPITOLATO TECNICO Manuale d uso del programma Base Informativa di Gestione (BIG), utilizzato per la raccolta delle segnalazioni ed il monitoraggio delle attività di gestione

Dettagli

Prova di Esame - Rete Internet (ing. Giovanni Neglia) Prova completa Mercoledì 2 Marzo 2005, ore 14.30

Prova di Esame - Rete Internet (ing. Giovanni Neglia) Prova completa Mercoledì 2 Marzo 2005, ore 14.30 Prova di Esame - Rete Internet (ing. Giovanni Neglia) Prova completa Mercoledì 2 Marzo 2005, ore 14.30 NB: alcune domande hanno risposta multipla: si richiede di identificare TUTTE le risposte corrette.

Dettagli

J+... J+3 J+2 J+1 K+1 K+2 K+3 K+...

J+... J+3 J+2 J+1 K+1 K+2 K+3 K+... Setup delle ConnessioniTCP Una connessione TCP viene instaurata con le seguenti fasi, che formano il Three-Way Handshake (perchè formato da almeno 3 pacchetti trasmessi): 1) il server si predispone ad

Dettagli

Massimo Paolucci (paolucci@dist.unige.it) DIST Università di Genova. Metodi per supportare le decisioni relative alla gestione di progetti

Massimo Paolucci (paolucci@dist.unige.it) DIST Università di Genova. Metodi per supportare le decisioni relative alla gestione di progetti Project Management Massimo Paolucci (paolucci@dist.unige.it) DIST Università di Genova Project Management 2 Metodi per supportare le decisioni relative alla gestione di progetti esempi sono progetti nell

Dettagli

12.5 UDP (User Datagram Protocol)

12.5 UDP (User Datagram Protocol) CAPITOLO 12. SUITE DI PROTOCOLLI TCP/IP 88 12.5 UDP (User Datagram Protocol) L UDP (User Datagram Protocol) é uno dei due protocolli del livello di trasporto. Come l IP, é un protocollo inaffidabile, che

Dettagli

Sistemi di supporto alle decisioni Ing. Valerio Lacagnina

Sistemi di supporto alle decisioni Ing. Valerio Lacagnina Cosa è il DSS L elevato sviluppo dei personal computer, delle reti di calcolatori, dei sistemi database di grandi dimensioni, e la forte espansione di modelli basati sui calcolatori rappresentano gli sviluppi

Dettagli

Il compilatore Dev-C++

Il compilatore Dev-C++ Il compilatore Dev-C++ A cura del dott. Marco Cesati 1 Il compilatore Dev-C++ Compilatore per Windows: http://www.bloodshed.net/devcpp.html Installazione Configurazione Utilizzazione 2 1 Requisiti di sistema

Dettagli

AUL22: FactoryTalk View SE Scoprite i vantaggi chiave di una soluzione SCADA integrata

AUL22: FactoryTalk View SE Scoprite i vantaggi chiave di una soluzione SCADA integrata AUL22: FactoryTalk View SE Scoprite i vantaggi chiave di una soluzione SCADA integrata Giampiero Carboni Davide Travaglia David Board Rev 5058-CO900C Interfaccia operatore a livello di sito FactoryTalk

Dettagli

Sistema AirLINE per il pilotaggio ed il Controllo Remoto del Processo WAGO INGRESSI/USCITE remoti e Fieldbus

Sistema AirLINE per il pilotaggio ed il Controllo Remoto del Processo WAGO INGRESSI/USCITE remoti e Fieldbus Sistema AirLINE per il pilotaggio ed il Controllo Remoto del Processo 86-W Sistema integrato compatto di valvole con I/O elettronici Sistemi personalizzati premontati e collaudati per il pilotaggio del

Dettagli

Informatica. PARSeC Research Group

Informatica. PARSeC Research Group Informatica Ing. Mauro Iacono Seconda Università degli Studi di Napoli Facoltà di Studi Politici e per l Alta Formazione Europea e Mediterranea Jean Monnet PARSeC Research Group Introduzione: L informatica

Dettagli

Altri cifrari a blocchi

Altri cifrari a blocchi Altri cifrari a blocchi Barbara Masucci Dipartimento di Informatica ed Applicazioni Università di Salerno masucci@dia.unisa.it http://www.dia.unisa.it/professori/masucci RC2 [1989] IDEA (International

Dettagli

Agilent OpenLAB Chromatography Data System (CDS)

Agilent OpenLAB Chromatography Data System (CDS) Agilent OpenLAB Chromatography Data System (CDS) EZChrom Edition e ChemStation Edition Requisiti hardware e software Agilent Technologies Informazioni legali Agilent Technologies, Inc. 2013 Nessuna parte

Dettagli

Introduzione agli oscilloscopi

Introduzione agli oscilloscopi o s c i l l o s c o p i Indice Introduzione...3 Integrità del segnale Significato dell integrità del segnale..................................4 Perché l integrità del segnale è un problema?...........................4

Dettagli

MANUALE TECNICO 080406 E SMS

MANUALE TECNICO 080406 E SMS IT MANUALE TECNICO 080406 E SMS MANUALE DI INSTALLAZIONE ED USO INTRODUZIONE. Il combinatore E-SMS offre la possibilità di inviare sms programmabili a numeri telefonici preimpostati e di attivare uscite

Dettagli

Compressori serie P Dispositivi elettrici (PA-05-02-I)

Compressori serie P Dispositivi elettrici (PA-05-02-I) Compressori serie P Dispositivi elettrici (PA-05-02-I) 5. MOTORE ELETTRICO 2 Generalità 2 CONFIGURAZIONE PART-WINDING 2 CONFIGURAZIONE STELLA-TRIANGOLO 3 Isolamento del motore elettrico 5 Dispositivi di

Dettagli

Realizzazione di Politiche di Gestione delle Risorse: i Semafori Privati

Realizzazione di Politiche di Gestione delle Risorse: i Semafori Privati Realizzazione di Politiche di Gestione delle Risorse: i Semafori Privati Condizione di sincronizzazione Qualora si voglia realizzare una determinata politica di gestione delle risorse,la decisione se ad

Dettagli