Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 24 luglio 2009
|
|
- Marino Stella
- 4 anni fa
- Visualizzazioni
Transcript
1 Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 24 luglio 2009 a.a. 2008/2009 COGNOME:... NOME: (punti 3) Supponiamo di voler rappresentare le vocali dell alfabeto italiano usando una codifica binaria di Huffman determinata da questa distribuzione: O 0.5 U 0.15 A 0.15 E 0.1 I 0.1 (a) Con quanti bit viene codificata la vocale A? (b) Con quanti bit viene codificata la vocale E? (c) Con quanti bit viene codificata la vocale I? (d) Con quanti bit viene codificata la vocale O? (e) Con quanti bit viene codificata la vocale U? (f) Data una successione s di vocali, il rapporto di compressione per s è dato da N/H, dove N è il numero di bit necessario per codificare s usando un codice minimale a lunghezza fissa ed H è il numero di bit utilizzati per s dalla codifica di Huffman in questione. Per particolari sequenze di vocali il rapporto di compressione risulta essere il migliore (ossia il più alto); quanto vale tale rapporto? 2. (punti 2) Consideriamo il seguente codice di Hamming dove ogni configurazione è della forma d 3 d 2 p 3 d 1 p 2 p 1, il bit di parità di posizione p 1 controlla i bit di dato di posizione d 1 e d 2, il bit di parità di posizione p 2 controlla i bit di dato di posizione d 1 e d 3 e il bit di parità di posizione p 3 controlla i bit di dato di posizione d 2 e d 3. (a) Se viene letta la configurazione , qual è il minimo numero di errori che sono stati commessi durante la lettura? (b) Qual è la ridondanza del codice? (c) Qual è la distanza minima di Hamming tra due configurazioni valide distinte? (d) Il codice permette la correzione di al più k errori. Qual è il valore massimo di k per cui la frase precedente è corretta? 3. (punti 4) Considerare la seguente tavola di verità: i 3 i 2 i 1 i 0 u i 3 i 2 i 1 i 0 u (a) Compilare la mappa di Karnaugh corrispondente alla tavola di verità. (b) Calcolare la formula corrispondente alla tavola, in forma normale disgiuntiva minimale. (c) Calcolare la formula corrispondente alla tavola, in forma normale congiuntiva minimale. 1
2 4. (punti 4) Considerare il seguente circuito sequenziale costituito da due registri di tipo D, un comparatore C, quattro or, otto and e un not. I3 I2 I1 I0 CK D1 B3 B2 B1 B0 A3 A2 A1 A0 C U3 U2 D2 U1 U0 L uscita del comparatore C assume il valore 1 se il numero naturale codificato da A3 A2 A1 A0 è maggiore di quello codificato da B3 B2 B1 B0, 0 altrimenti. (a) I valori assunti dall ingresso CK al variare del tempo sono specificati dal seguente diagramma Τ0 Τ1 Τ2 Τ3 Τ4 Τ5 CK mentre i valori assunti dagli ingressi I3 I2 I1 I0 ai tempi T1 T2 T3 T4 sono indicati nella seguente tabella. tempo I3 I2 I1 I0 T T T T Sapendo che al tempo T0 la configurazione memorizzata in D1 è 0100, mentre quella memorizzata in D2 è 0000 e supponendo che il periodo di stabilizzazione dei segnali sia inferiore a 1 2 del periodo del clock, completare la tabella nel foglio delle risposte con i bit memorizzati nel registro D2 ai tempi T1 T2 T3 T4 T5. (b) Sapendo che il ritardo del not è non superiore a 0.5 ns, quello degli and e degli or è non superiore a 1 ns, quello del comparatore C è non superiore a 3.5 ns, e che quello dei registri D1 e D2 è non superiore a 4 ns, calcolare la frequenza massima del clock che assicuri il funzionamento corretto del circuito. 5. (punti 4) Considerare la seguente funzione ricorsiva scritta in C: int fun(int x,int y){ if(x>0 && y>0) return x+y-1+fun(x-1,y-1); return 0; } 2
3 Tradurre fun in assembly VM-2 rispettando le seguenti convenzioni: gli argomenti vengono passati tramite stack e il risultato della funzione viene depositato nel registro ACC. Il programma non deve contenere più di 25 istruzioni. 6. (punti 3) Considerare un di tipo sincrono per il collegamento tra CPU e RAM che permette il trasferimento simulataneo di dati da 64 bit e al quale possono essere connessi altri dispositivi master. La frequenza del clock del è di 250 MHz. Il protocollo del prevede un ciclo di clock per l arbitraggio daisy chain, seguito da un ciclo di clock per il completamento di un operazione di lettura o scrittura, senza possibilità di proroghe. Il tempo massimo di propagazione dei segnali tra le due estremità del è di 0.3 ns e il ritardo di ogni stadio della daisy chain è non superiore a 0.7 ns. (a) Qual è la latenza massima della RAM che permette un corretto interfacciamento con il? (b) Qual è il throughput massimo teorico del espresso in B/s, se il clock della CPU ha una frequenza di 1 GHz? (c) Qual è il throughput massimo teorico del espresso in B/s, se il clock della CPU ha una frequenza di 2 GHz? (d) Qual è il numero massimo di master (inclusa la CPU) tollerato dal protocollo? 7. (punti 4) Supporre di modificare la macchina VM-1 sostituendo l istruzione LDIX con la nuova NEW riutilizzando lo stesso codice operativo 1101 per specificare una serie di azioni diverse. Le nuove microistruzioni che realizzano NEW sono memorizzate nelle celle di indirizzi 58 e 59 (che quindi sostituiscono quelle usate per la realizzazione di LDIX) e nelle celle libere 83 e 84 come mostrato di seguito (il campo Int è stato omesso in quanto inutilizzato): indir. in CS A L U C S R n W M A R M B R D mpx A B x xx 0 xx 000 xxxxxxx 59 xxx xx 11 xx xx 0 xx 0 xx xxx xx xx xx xx 0 xx 0 xx 000 xxxxxxx x xx xx xx xx CA CA en CD CD en D m cond Se dopo aver completato il fetch e la decodifica dell istruzione NEW i seguenti registri e celle di memoria contengono le seguenti configurazioni indicate in base 2: ADR = M[ ] = ACC = M[ ] = quali sono le configurazioni (in base 2) contenute nei seguenti registri e celle di memoria immediatamente prima dell esecuzione della fase di fetch dell istruzione che segue NEW? (a) ADR (b) ACC (c) IR (d) M[ ] 8. (punti 2) Considerare un sistema di traduzione da indirizzamento virtuale a indirizzamento fisico realizzato mediante la tecnica di segmentazione e paginazione. Gli indirizzi virtuali sono composti da tre parti: quella più significativa individua il segmento, quella intermedia la pagina logica e quella meno significativa l offset all interno della pagina. Ogni indirizzo logico può far riferimento a un massimo di 512 segmenti con il metodo della segmentazione esplicita. Ciascun segmento può avere la dimensione massima di 64 MB, mentre ogni pagina contiene 4096 celle e ha una dimensione di 16 KB. (a) Negli indirizzi virtuali, quanti bit sono dedicati alla codifica del segmento? (b) Negli indirizzi virtuali, quanti bit sono dedicati alla codifica del numero di pagina logica? (c) Negli indirizzi virtuali, quanti bit sono dedicati all offset? (d) Se la RAM contiene 2 32 celle, qual è il numero totale di pagine fisiche? (e) Quali dei seguenti indirizzi virtuali (in base 16) fanno sicuramente riferimento a una stessa pagina fisica? 0F5A78333, 0A0A78E00, 1B7A780B0, 0F5A7833C, 179A (f) Supporre che l MMU sia dotato di una memoria associativa in grado di memorizzare fino a un massimo di 4 associazioni. Se la memoria associativa è inizialmente vuota e un programma accede (in ordine temporale) ai seguenti indirizzi virtuali (in base 16), quali di essi verranno tradotti senza far uso delle tabelle dei segmenti e delle pagine memorizzate nella RAM? 0F5A78333, 0A0A78E00, 1B7A780B0, 0F5A7833C, 179A Addr 3
4 9. (punti 4) Considerare una realizzazione di tipo superscalare di livello 2 per la macchina convenzionale VM-R, a partire da una pipeline a 3 stadi e senza permutazione dinamica delle istruzioni. Il processore permette il fetch simultaneo delle due istruzioni di indirizzo (2k) e (2k + 1) nel primo stadio di pipeline. Il secondo stadio effettua la decodifica simultanea delle due istruzioni, controlla che la condizione di Bernstein sia verificata per i registri e le celle di memoria, ma non per il valore di condizione vcond, e determina la disponibilità delle unità di esecuzione. Il terzo stadio manda in stallo per un ciclo di clock i primi due stadi di pipeline se le istruzioni decodificate non sono eseguibili simultaneamente, e in tal caso le esegue nella corretta sequenza. Lo stadio di esecuzione è composto da 1 ALU e 1 addizionatore che permettono di calcolare operazioni in parallelo in un singolo ciclo di clock. Mentre la ALU è in grado di svolgere tutte le operazioni aritmetico-logiche richieste dall insieme di istruzioni VM-R, l addizionatore permette solamente il calcolo dell addizione in complemento a 2. Infine, le istruzioni di puro spostamento di valore da un registro all altro richiedono solo l uso di e non necessitano della disponibilità dell ALU o dell addizionatore (anche se richiedono anch esse un ciclo di clock in fase di esecuzione). Dato il seguente frammento di programma VM-R, stabilire dopo quanti cicli di clock viene completata l esecuzione di ciascuna istruzione (a partire dal fetch delle prime quattro, con pipeline vuota). LOR3 R03, R02, R01 ADD3 R08, R01, R08 AND3 R09, R01, R09 NAND R10, R02, R10 ADD3 R10, R08, R01 LOAD R09, R08, R01 MOVR R11, R08, R01 SUB3 R02, R00, R02 ADD3 R01, R01, R09 ADD1 R01, 1 ADD3 R02, R03, R03 ADD1 R03, (punti 2) Considerare una memoria cache a 8 livelli di associatività, con 2048 linee, ognuna contenente 8 celle, e collegata a una RAM da 2 28 celle. (a) Quanti bit dell indirizzo fisico determinano l offset all interno di una linea? (b) Quanti bit dell indirizzo fisico determinano le 8 linee della cache dove ricercare il dato? (c) Quanti bit dell indirizzo fisico determinano il campo tag? 11. (punti 4) Considerare il seguente programma in assembly VM-R: entry: LDIW R03 fun: LDIB R01,1 b: RETN fun LDIB R02,6 9 LDIW R08 LDIB R09,1 8 b SCMP R09,R02 7 CALL R03 CJMP GT,14 6 HALT MOV2 R11,R09 5 SCMP R11,R01 4 CJMP LE,9 SHFT R10,R11,-1 LOAD R12,R08,R10 LOAD R13,R08,R11 SCMP R12,R13 CJMP LE,6 STOR R12,R08,R11 STOR R13,R08,R10 MOV2 R11,R10 JUMP -11 ADD1 R09,1 JUMP -16 Supponendo che il programma venga eseguito a partire dall indirizzo entry, quale valore in base 10 è contenuto nelle seguenti celle di memoria subito dopo l esecuzione dell istruzione RETN? (a) M[b+1] (b) M[b+2] (c) M[b+3] (d) M[b+4] (e) M[b+5] (f) M[b+6] 4
5 Corso di Architettura dei Calcolatori (I anno) Risposte prova scritta finale 24 luglio 2009 COGNOME:... NOME: (punti 3) (e)... (f) (punti 2) 3. (punti 4) (a) Mappa di Karnaugh i 3 i 2 \i 1 i (punti 4) Indichiamo con B3 B2 B1 B0 la configurazione memorizzata nel registro D2. (a) tempo B3 B2 B1 B0 T1 T2 T3 T4 T5 5
6 5. (punti 4) 6. (punti 3) 7. (punti 4) 8. (punti 2) (e)... (f)... 6
7 9. (punti 4) 10. (punti 2) istruzione LOR3 R03, R02, R01 ADD3 R08, R01, R08 AND3 R09, R01, R09 NAND R10, R02, R10 ADD3 R10, R08, R01 LOAD R09, R08, R01 MOVR R11, R08, R01 SUB3 R02, R00, R02 ADD3 R01, R01, R09 ADD1 R01, 1 ADD3 R02, R03, R03 ADD1 R03, 1 ciclo di clock 11. (punti 4) (e)... (f)... 7
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 18 settembre 2009
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 18 settembre 2009 a.a. 2008/2009 COGNOME:... NOME:... 1. (punti 3) Supponiamo di voler rappresentare le note di un ottava usando una
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 14 gennaio 2010
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 14 gennaio 2010 a.a. 2008/2009 COGNOME:... NOME:... 1. (punti 3) Dall analisi di un file binario contenente un numero pari N di bit,
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 5 giugno 2009, fila 1
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 5 giugno 2009, fila 1 a.a. 2008/2009 COGNOE:... NOE:... 1. (punti 3) Supponiamo di voler rappresentare i seguenti 5 caratteri usando
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 19 gennaio 2006
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 19 gennaio 2006 aa 2004/2005 1 (punti 4) Considerare il seguente circuito sequenziale: D CK U0 1 T Q D Q U1 Completare la seguente tabella
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 7 febbraio 2008
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 7 febbraio 2008 aa 2006/2007 COGNOME: NOME: 1 (punti 2) Date le seguenti 4 configurazioni: 0000 0000 0000 0010 1111 1111 0101 1100 1000
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 7 gennaio 2008
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 7 gennaio 2008 aa 2006/2007 COGNOME: NOME: 1 (punti 2) Dato il seguente numero intero n rappresentato in eccesso 2 15 (quindi su 16 bit)
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 19 settembre 2008
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 9 settembre 2008 aa 2007/2008 COGNOME: NOME: (punti 3) Supponiamo di voler rappresentare i seguenti colori usando una codifica binaria
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 29 gennaio 2007
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 29 gennaio 2007 aa 2005/2006 1 (punti 2) Considerare i seguenti due numeri naturali rappresentati in base 2 senza segno su 16 bit: n
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 6 luglio 2007
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 6 luglio 2007 aa 2006/2007 COGNOME: NOME: 1 (punti 2) Considerare la seguente configurazione su 16 bit: c =0000 0000 0111 1111 (a) Calcolare
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 3 giugno 2008
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 3 giugno 28 aa 27/28 COGNOME: NOME: 1 (punti 3) Supponiamo di voler comprimere un file di 199 bit usando una codifica di Huffman per
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 25 luglio 2008
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 25 luglio 2008 aa 2007/2008 COGNOME: NOME: 1 (punti 3) Supponiamo di voler rappresentare i giorni della settimana usando una codifica
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005
Corso di rchitettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005 a.a. 2004/2005 1. (punti 4) Considerare una realizzazione di tipo superscalare di livello 2 per la macchina convenzionale
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 13 giugno 2006
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 13 giugno 2006 aa 2005/2006 1 (punti 2) Considerare la rappresentazione dei numeri interi in complemento a 2 su 16 bit e le seguenti
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 11 settembre 2006
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 11 settembre 2006 a.a. 2005/2006 1. (punti 2) Considerare i seguenti quattro numeri interi rappresentati in complemento a 2 su 16 bit:
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 13 luglio 2006
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 13 luglio 2006 a.a. 2005/2006 1. (punti 2) Considerare i seguenti quattro numeri interi n1, n2, n3 ed n4 rappresentati in complemento
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 21 luglio 2005
Corso di rchitettura dei Calcolatori (I anno) Prova scritta finale 21 luglio 2005 aa 2004/2005 1 (punti 4) Considerare il seguente circuito combinatorio: (a) quanti livelli è la logica del circuito? (b)
DettagliCorso di Architettura dei Calcolatori (I anno) Soluzioni prova scritta finale 7 gennaio 2008
Corso di Architettura dei Calcolatori (I anno) Soluzioni prova scritta finale 7 gennaio 2008 a.a. 2006/2007. (a) Convertendo a complemento a 2 (basta complementare il bit di segno) si ottiene 000 00 00,
DettagliCorso di Architettura dei Calcolatori (I anno) Soluzioni prova scritta finale 29 gennaio 2007
Corso di Architettura dei Calcolatori (I anno) Soluzioni prova scritta finale 29 gennaio 2007 a.a. 2005/2006 1. (a) Poiché banalmente n 2 rappresenta la potenza 2 10, il quoziente si ottiene spostando
DettagliCALCOLATORI ELETTRONICI 30 agosto 2010
CALCOLATORI ELETTRONICI 30 agosto 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliCALCOLATORI ELETTRONICI 25 giugno 2018
CALCOLATORI ELETTRONICI 25 giugno 2018 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche OR, AND, NOT la funzione combinatoria (a 3 ingressi
DettagliArchitettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliArchitettura del Calcolatore
Giuseppe Manco Lezione 3 17 Ottobre 2003 Architettura del calcolatore Il calcolatore è uno strumento programmabile per la rappresentazione, la memorizzazione e l elaborazione delle informazioni un calcolatore
DettagliCorso di Laurea in Informatica
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 10 luglio 2006 Si ricorda che non è possibile usare appunti, calcolatrici, e nessun altro materiale cartaceo o elettronico.
DettagliArchitettura del calcolatore (Seconda parte)
Architettura del calcolatore (Seconda parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin LINGUAGGIO E ORGANIZZAZIONE DEL CALCOLATORE Linguaggio assembly
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 15 febbraio 2016 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La
DettagliCalcolatore: sottosistemi
Calcolatore: sottosistemi Processore o CPU (Central Processing Unit) Memoria centrale Sottosistema di input/output (I/O) CPU I/O Memoria Calcolatore: organizzazione a bus Il processore o CPU Unità di controllo
DettagliValutazione delle prestazioni
Valutazione delle prestazioni Trend tecnologico: Capacità della Memoria 1000000000 100000000 10000000 1000000 100000 10000 size Capacità chip DRAM DRAM Year Size 1980 64 Kb 1983 256 Kb 1986 1 Mb 1989 4
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori a.a. 2013/14 appello straordinario, 13 aprile 2015 Riportare nome, cognome, numero di matricola e corso A/B Domanda 1 Si consideri la seguente gerarchia di memoria memoria
DettagliCorso di Laurea in Informatica
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 13 Dicembre 2004 Esercizio 1 (punti -1, 3) Si consideri l architettura nota come macchina di von Neumann (a) Come le
DettagliIl calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
DettagliArchitettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 3 aprile 2006 Esercizio 1 (punti 3) Considerare una codifica su 8 bit in complemento a due e rappresentare i seguenti
DettagliPRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 27 Aprile 2012
PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 27 Aprile 2012 NOME: COGNOME: MATRICOLA: CDS: ESERCIZIO 1 (10 punti) Si implementi una rete sequenziale la cui uscita valga
DettagliCALCOLATORI ELETTRONICI 14 giugno 2010
CALCOLATORI ELETTRONICI 14 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliArchitettura dei sistemi di elaborazione: La CPU: Architettura (parte 2)
Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) ALU L unità aritmetico logica o ALU rappresenta l apparato muscolare di un calcolatore, il dispositivo cioè che esegue le operazioni
DettagliSIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI
SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI ESERCIZIO 1 (10 Punti) Si implementi una rete sequenziale la cui uscita valga Z=1 solo quando viene riconosciuta la sequenza in ingresso
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliComponenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
DettagliIntroduzione all'architettura dei Calcolatori. Maurizio Palesi
Introduzione all'architettura dei Calcolatori Maurizio Palesi 1 Agenda Architettura generale di un Sistema di Elaborazione La memoria principale Il sottosistema di comunicazione La CPU Miglioramento delle
DettagliValutazione delle prestazioni
Valutazione delle prestazioni Trend tecnologico: Capacità della Memoria Capacità chip DRAM DRAM Year Size 1980 64 Kb 1983 256 Kb 1986 1 Mb 1989 4 Mb 1992 16 Mb 1996 64 Mb 1999 256 Mb 2002 1 Gb Incremento
DettagliSoluzione Esercizio 1
Esercizio 1 Si consideri un rappresentazione binaria in virgola mobile a 20 bit denominata ALFA, di cui si usa (nell ordine da sinistra a destra) 1 per il segno (0=positivo), 7 per l esponente, che è rappresentato
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale la memoria secondaria i dispositivi di input/output 1 Fornisce la capacità di
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 7 luglio 2005 Esercizio 1 (punti 2) Considerare la rappresentazione dei numeri relativi su 10 bit in complemento a
DettagliFondamenti di Informatica A. A / 1 9
Fondamenti di Informatica Prof. Marco Lombardi A. A. 2 1 8 / 1 9 Architettura di Von Neumann Architettura di Von Neumann: l Unità di Elaborazione L Unità di Elaborazione L unità di elaborazione (CPU) contiene
DettagliIl Processore: l unità di controllo
Il Processore: l unità di controllo La frequenza con cui vengono eseguiti i cicli di esecuzione è scandita da una componente detta clock Ad ogni impulso di clock la UC esegue un ciclo di esecuzione di
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 12 Gennaio 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliCALCOLATORI ELETTRONICI 9 gennaio 2013
CALCOLATORI ELETTRONICI 9 gennaio 2013 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliArchitettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
DettagliFondamenti di Informatica e Programmazione. P ro f. G i a n n i D A n g e l o
Fondamenti di Informatica e Programmazione CPU e Linguag gio Macchina P ro f. G i a n n i D A n g e l o Email: giadangelo@unisa.it A.A. 2018/19 Elaborazione dell Informazione L'elaborazione delle informazioni
DettagliIl modello di von Neumann
1 Organizzazione di (quasi) tutti gli elaboratori moderni: personal computer, workstation, portatili, smartphone,... CPU memoria Control Unit I/O ALU 2 Il cuore è la CPU (Control Processing Unit): esegue
DettagliPRIMA PROVA INTERMEDIA DEL MODULO DI. 22 aprile 2016
PRIMA PROVA INTERMEDIA DEL MODULO DI 22 aprile 2016 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (8 punti) Progettare un riconoscitore
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI. 5 giugno 2015 NOME: COGNOME: MATRICOLA:
SECONDA PROVA INTERMEDIA DEL MODULO DI 5 giugno 2015 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) 1. (5 punti) Si scriva una funzione Assembly MIPS, chiamata paridispari che, ricevendo un intero x
DettagliElementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
DettagliCorso di Laurea in Informatica
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 18 gennaio 2007 Si ricorda che non è possibile usare appunti, calcolatrici, e nessun altro materiale cartaceo o elettronico.
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 20 Giugno Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 20 Giugno 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliArchitettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 5/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del //6 Luigi Lavazza
DettagliA.A. 2018/2019. CPU e Linguaggio Macchina FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE. Docente Prof. Raffaele Pizzolante
A.A. 2018/2019 Docente Prof. Raffaele Pizzolante FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE Architettura di Von Neumann Modello concettuale di un architettura di computer che permette di rappresentare,
DettagliInformatica. Mario Pavone - Dept. Mathematics & Computer Science - University of Catania. Trasferimento. Ambiente esterno.
Trasferimento Ambiente esterno Controllo Informatica Mario Pavone - Dept. Mathematics & Computer Science - University of Catania mpavone@dmi.unict.it Rappresentazione dell Informazione L informazione viene
DettagliCALCOLATORI ELETTRONICI 27 marzo 2018
CALCOLATORI ELETTRONICI 27 marzo 2018 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 19 febbraio 2014 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. 27 Febbraio 2001
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI 27 Febbraio 200 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (VO: 7 punti - NO: 8 punti) Si consideri la rete combinatoria
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 7 Febbraio 2002
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 7 Febbraio 22 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (NO: 7 punti VO:
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 14 febbraio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 3 febbraio 2016 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliArchitettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 25/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del 2//26 Luigi Lavazza
DettagliCalcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti
Calcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti Domanda 1 Rappresentare il numero -3 nel sistema di rappresentazione in eccesso
DettagliLe istruzioni del linguaggio gg macchina corrispondono ad operazioni elementari di elaborazione operazioni aritmetiche
ELABORAZIONE Le istruzioni del linguaggio gg macchina corrispondono ad operazioni elementari di elaborazione operazioni aritmetiche operazioni relazionali (confronto tra dati) operazioni booleane altre
DettagliFondamenti di Informatica B
Fondamenti di Informatica B Lezione n. 10 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B CPU-MEMORIA CICLO PRINCIPALE CPU ARCHITETTURA BASE UNITÀ DI ESECUZIONE E UNITÀ DI CONTROLLO
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 20 dicembre 2005 Esercizio 1 (punti 2) Considerare una codifica su 8 bit in complemento a due e rappresentare i seguenti
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (NO: 8 punti
DettagliCalcolatore = esecutore di algoritmi FONDAMENTI DI INFORMATICA 1. Una semplice architettura. Istruzioni e programma ARCHITETTURA DEI CALCOLATORI ALU
Università degli Studi di Cagliari Corso di Laurea in Ingegneria Biomedica FONDAMENTI DI INFORMATICA 1 http://www.diee.unica.it/~marcialis/fi1 A.A. 2/2 Calcolatore = esecutore di algoritmi Il calcolatore
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 12 settembre 2005 Esercizio 1 (punti -1, 4) Considerare la rappresentazione in complemento a due del numero decimale
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2012-2013 Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e
DettagliPROVA SCRITTA DEL MODULO DI NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU Settembre 204 NOME: COGNOME: MATRICOLA: ESERCIZIO RETI LOGICHE (0 punti) Si vuole implementare
DettagliPROVA SCRITTA DEL CORSO DI. Corso di Laurea in Ingegneria Biomedica, Ingegneria Elettrica ed Elettronica 17 Luglio 2014
PROVA SCRITTA DEL CORSO DI Corso di Laurea in Ingegneria Biomedica, Ingegneria Elettrica ed Elettronica 7 Luglio 204 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) ) ( punti) Progettare un MUX 4-, utilizzando
DettagliArchitettura di Von Neumann
Architettura del calcolatore Architettura di Von Neumann L architettura è ancora quella classica sviluppata da Von Neumann nel 1947. L architettura di Von Neumann riflette le funzionalità richieste da
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 25 Gennaio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliPROVA SCRITTA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (8 punti) Sulla base della rete logica
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 6 dicembre 2005 Esercizio 1 (punti -1, 2) Considerare una codifica su 8 bit in complemento a due e rappresentare i
DettagliCALCOLATORI ELETTRONICI 9 settembre 2011
CALCOLATORI ELETTRONICI 9 settembre 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche AND, OR e NOT la funzione combinatoria (a
DettagliESERCITAZIONE SULLA VALUTAZIONE DELLE PRESTAZIONI (5 giugno 2006) Esercizio 1 (Tratto dai lucidi sulla Valutazione delle prestazioni)
ESERCITAZIONE SULLA VALUTAZIONE DELLE PRESTAZIONI (5 giugno 2006) Esercizio 1 (Tratto dai lucidi sulla Valutazione delle prestazioni) Un programma resta in esecuzione per 1 sec, su un processore dotato
DettagliEsercizi vari Salvatore Orlando
Esercizi vari Salvatore Orlando Arch. Elab. - S. Orlando 1 Domande Per quali istruzioni MIPS viene impiegata la modalità di indirizzamento PCrelative, e quali sono le motivazioni che hanno portato i progettisti
DettagliCalcolatori Elettronici
Calcolatori Elettronici Memoria cache: Esercizi individuali proposti Massimiliano Giacomin Esercizio 1: collocazione dei blocchi nella cache Sia data la seguente sequenza di indirizzi di byte a cui si
DettagliValutazione delle prestazioni dei. Calcolatori Elettronici. Calcolatori Elettronici
Valutazione delle prestazioni dei 1 Trend tecnologico: Capacità della Memoria 1000000000 100000000 10000000 1000000 100000 10000 1000 size 1970 1975 1980 1985 1990 1995 2000 Year Capacità chip DRAM DRAM
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello dell 11 Settembre Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello dell 11 Settembre 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliCALCOLATORI ELETTRONICI 15 luglio 2014
CALCOLATORI ELETTRONICI 15 luglio 2014 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave sensibile ai fronti di salita e se
DettagliValutazione delle prestazioni dei Calcolatori Elettronici
Valutazione delle prestazioni dei Calcolatori Elettronici Trend tecnologico: Capacità della Memoria 000000000 00000000 0000000 000000 00000 0000 000 si ze 970 975 980 985 990 995 2000 Year Capacità chip
DettagliALU e Control Unit. ALU e Control Unit
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Unità aritmentica/logica Unità di controllo. 2 M. Violante 1.1 Unità aritmetica/logica Contiene tutti i circuiti
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliIndirettezza. Fetch/Execute. Fetch/Execute. Introduzione della Indirettezza (indirect)
Ciclo esecutivo delle istruzioni: Fetch/Execute Lo avete visto nel corso di Introduzione alle Architetture degli Elaboratori Stallings, Capitolo 3 Ne vediamo una versione revisionata Indirettezza Per recuperare
DettagliArchitettura di un elaboratore. Il modello di von Neumann
Architettura di un elaboratore Il modello di von Neumann 4(5) componenti fondamentali unita di elaborazione: CPU memoria centrale: RAM periferiche (memoria di massa) bus di sistema bus di sistema CPU RAM
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI. 1 giugno 2017 NOME: COGNOME: MATRICOLA:
SECONDA PROVA INTERMEDIA DEL MODULO DI 1 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) 1. (3 punti) Scrivere un frammento di codice Assembly MIPS, che implementi il costrutto C switch-case
DettagliESERCIZIO 1 Si consideri la seguente funzione f (A, B, C, D) non completamente specificata definita attraverso il suo ON-SET e DC-SET:
Università degli Studi di Milano Corso Architettura degli elaboratori e delle reti Prof. Cristina Silvano A.A. 2004/2005 Esame scritto del 15 luglio 2005 Cognome: Matricola: Nome: Istruzioni Scrivere solo
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliESERCIZIO 1 (12 punti) 1. (2 punti) Scrivere la sequenza di istruzioni MIPS che implementino lo pseudocodice:
SECONDA PROVA INTERMEDIA DEL MODULO DI 20 maggio 2016 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) 1. (2 punti) Scrivere la sequenza di istruzioni MIPS che implementino lo pseudocodice: $4 A[i] Dove
Dettagli