Mercato delle memorie non-volatili

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Mercato delle memorie non-volatili"

Transcript

1 Memory TREE

2 Mercato delle memorie non-volatili

3 Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage ell ell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers N 2 columns olumn Decoder olumn Address 1 2 N Read/write ircuit Data In Data Out Le memorie hanno una struttura a matrice di celle indirizzabili mediante reti di decodifica per gli indirizzi di riga e di colonna

4 Latch come elemento di memoria v I v o v 1 2 I (a) (b) v o Si utilizza per realizzare memorie RAM statiche, cioè memorie che conservano l informazione finchè è presente la tensione di alimentazione

5 Punti di lavoro del latch 6 v o Stabile V OH 4 v o = vi Instabile 2 Stabile V OL v I I due punti di lavoro stabili rappresentano 0 e 1 Il punto di lavoro instabile è utilizzato per gli amplificatori di lettura

6 ella di memoria RAM con latch Wordline M A1 M A2 D = D 1 D = D 2 M A1 e M A2 sono detti transistori di accesso

7 RAM statica NMOS a 6 transistori (6-T) V DD Wordline D 1 D 2 M A1 M A2

8 RAM statica MOS a 6 transistori V DD Wordline D 1 D 2 M A1 M A2

9 Lettura di uno 0 nella cella 6-T 1.5 V 1.5 V WL WL M P1 M P2 0 V 3 V D 1 D 2 M A1 M N1 M N2 M A2 Amplificatore di lettura Precarica

10 Lettura di uno 0 nella cella 6-T +1.5 V M P1 off M P V Transitorio 1 WL G G Notare la posizione di Drain e Source dei transistori di accesso D M A1 S D 1 D 2 D M A2 S 0 V 3 V i 2 M N1 M N2 off 0 V M P1 M P2 Fine lettura M A1 0 V 3 V D D 1 2 M A2 M N1 M N2

11 Lettura di uno 0 nella cella 6-T 3.0V V D 2 2.0V Wordline Precarica 1.0V D1 0V 0s 5ns 10ns 15ns 20ns 25ns t Evoluzione delle tensioni Tempo di lettura circa 20ns

12 Lettura di un 1 nella cella 6-T 1.5 V 1.5 V M P1 M P2 G G S D 3 V 0 V S D i 1 D 1 D 2 i 2 M A1 M N1 M N2 M A2 B L Notare la posizione di Drain e Source dei transistori di accesso

13 Scrittura di uno 0 nella cella 6-T contenente 0 0 V WL WL M P1 M P2 i 1 0 V 3 V D 1 D 2 i 2 M A1 M N1 M N2 M A2 B L Le bitline vengono precaricate al valore da scrivere L accensione dei transistori di accesso non produce alcun effetto

14 Scrittura di uno 0 nella cella 6-T contenente 1 0 V M P1 M P2 3 V 0 V i 1 D 1 D 2 i 2 M A1 M N1 M N2 M A2 B L Le bitline vengono precaricate al valore da scrivere L accensione dei transistori di accesso produce l abbassamento della tensione su D 1 e l innalzamento della tensione su D 2 fino a forzare il latch a cambiare stato

15 Scrittura di uno 0 nella cella 6-T contenente 1 4.0V V 2.0V WL D 2 0V D 1 0s 5ns 10ns 15ns t Evoluzione delle tensioni Tempo di scrittura circa 10ns La scrittura è più veloce della lettura perché le tensioni sulle bitline, che presentano una elevata capacità, non devono cambiare durante l operazione

16 ella di memoria dinamica a un solo transistore (1-T DRAM) Bitline Wordline M A L informazione è immagazzinata nel condensatore A causa delle inevitabili perdite di carica l informazione deve essere ripristinata continuamente (cicli di refresh) Alta densità di integrazione

17 Scrittura nella cella 1-T G +3V M A 0 V i S D i V Scrittura di uno 0 V = 0 M A G i D S i V Scrittura di un 1 V = V - V TN

18 Lettura nella cella 1-T Le operazioni sono: Precarica della bitline a V DD o V DD /2 Attivazione dell amplificatore di lettura Abilitazione del transistore di accesso (wordline) Dopo l abilitazione del transistore di accesso avviene la ridistribuzione della carica tra le due capacità e ( << ) La carica totale resta costante durante la lettura Dopo la lettura l informazione viene perduta e va ripristinata

19 Lettura nella cella 1-T M A R on + V - + V - + V F - V F V F - (a) (b) Q b Q iniziale finale = = V + ( + ) V F V V F = V = V F V V + + = V + ( V V ) V V = + 1 L amplificatore di lettura sente il segno di V e rende disponibile sulla bitline il valore logico contenuto nella cella

20 Realizzazione degli amplificatori di lettura Wordline D ella di memoria D 1 2 M A1 M A2 Amplificatore di lettura M P Precarica Abilitando il transistore di precarica si forzano entrambi gli invertitori a lavorare con la tensione di ingresso uguale a quella di uscita A seconda del valore di K R si ottengono sulle bitline valori di tensione intermedi fra 0 e V DD forzando il latch nel punto di lavoro instabile

21 Dinamica della lettura da una cella 1-T Wordline M A Dopo lo spegnimento di M P la tensione viene mantenuta dalla capacità delle bitline fino all inizio del processo di ridistribuzione della carica Amplificatore di lettura 4.0V M P Precarica V Precarica Wordline 2.0V Trasferimento di carica lento Tensione su 0V 0s 5ns 10ns 15ns 20ns 25ns t

22 Decodificatore di indirizzo in logica DOMINO MOS A 2 A 1 A 0 lock lock + Row NMOS Transistor

23 Struttura di una memoria ROM in logica NMOS V DD W 0 Parola Dato W W W W W 1 W 2 W 3 B B B B

24 Struttura di una memoria ROM in logica DOMINO MOS lock lock V DD W 0 W 1 W 2 W 3 W 4 W 5 B0 V DD B 1 V DD B 2 V DD B 3 V DD B 4 V DD B 5 V DD B 6 V DD B 7 NMOS Transistor

25 FLIP-FLOP RS con porte NOR in tecnologia MOS R Q S Q Tabella di verità R S Q Q Q Q

26 FLIP-FLOP RS con porte NOR in tecnologia MOS V DD V DD V DD Q _ Q R S Implementazione circuitale

27 FLIP-FLOP D Q D 1 Q 2 lock alto la porta 1 conduce e la porta 2 è interdetta: il dato viene trasferito lock basso la porta 1 è interdetta e la porta 2 conduce: il dato viene memorizzato

28 Struttura di una cella FLASH

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers

Dettagli

Fig. 1. Cella SRAM a 4 transistori.

Fig. 1. Cella SRAM a 4 transistori. NOTE SULLE MEMORIE. Dimensionamento della cella SRAM 4T La Fig. 1 mostra lo schema di una memoria SRAM a 4 transistori (4T). L elemento di memoria è realizzato con una coppia di invertitori NMOS con carico

Dettagli

Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03

Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03 Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 0/ 03 Alfredo Caferra 58/463 OGGETTO DELL ELABORATO Per una SRAM con celle di memoria NMOS a 4 transistori con bit lines

Dettagli

Organizzazione della memoria principale Il bus

Organizzazione della memoria principale Il bus Corso di Alfabetizzazione Informatica 2001/2002 Organizzazione della memoria principale Il bus Organizzazione della memoria principale La memoria principale è organizzata come un insieme di registri di

Dettagli

Laboratorio 3: Celle di memoria RAM

Laboratorio 3: Celle di memoria RAM Laboratorio 3: Celle di memoria RAM Ing. Ivan Blunno 21 aprile 2005 1 Cella RAM statica a 4 transistor Realizzare il circuito di figura 1 rappresentante una cella di RAM statica a 4 transistor. Assegnare

Dettagli

Architettura del computer (C.Busso)

Architettura del computer (C.Busso) Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)

Dettagli

Capitolo 2 Tecnologie dei circuiti integrati 33

Capitolo 2 Tecnologie dei circuiti integrati 33 Indice Prefazione XIII Capitolo 1 Circuiti digitali 1 1.1 Introduzione 1 1.2 Discretizzazione dei segnali 4 1.3 L invertitore ideale 6 1.4 Porte logiche elementari 6 1.4.1 Porte elementari come combinazioni

Dettagli

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono

Dettagli

Corso di Informatica

Corso di Informatica CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it La memoria principale 2 izzazione della memoria principale ria principale è organizzata come

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA

Dettagli

Le memorie. Introduzione

Le memorie. Introduzione Le memorie Introduzione Una memoria è un sistema elettronico in grado di immagazzinare dati in forma binaria, per poi renderli disponibili ad ogni richiesta. Tale sistema è costituito da un insieme di

Dettagli

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1 LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza

Dettagli

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti Clocking Architetture dei Calcolatori (Lettere A-I) Tecnologie per la Memoria e Gerarchie di Memoria Prof. Francesco Lo Presti Il segnale di Clock definisce quando i segnali possono essere letti e quando

Dettagli

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione:

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione: Modulo 1 Le memorie Le Memorie 4 ETA Capitolo 1 Struttura di un elaboratore Un elaboratore elettronico è un sistema capace di elaborare dei dati in ingresso seguendo opportune istruzioni e li elabora fornendo

Dettagli

Esame di INFORMATICA

Esame di INFORMATICA Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello

Dettagli

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica

Dettagli

Gerarchia delle memorie

Gerarchia delle memorie Memorie Gerarchia delle memorie Cache CPU Centrale Massa Distanza Capacità Tempi di accesso Costo 2 1 Le memorie centrali Nella macchina di Von Neumann, le istruzioni e i dati sono contenute in una memoria

Dettagli

La memoria - generalità

La memoria - generalità Calcolatori Elettronici La memoria gerarchica Introduzione La memoria - generalità n Funzioni: Supporto alla CPU: deve fornire dati ed istruzioni il più rapidamente possibile Archiviazione: deve consentire

Dettagli

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114 SCH 31 Scrittura/lettura RAM Obiettivi Strumenti e componenti Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo S1 S5 P1 IC1 = 74LS244 Dip switch Pulsante n.a. Octal tri-state

Dettagli

Le memorie. Generalità E applicazioni

Le memorie. Generalità E applicazioni Le memorie Generalità E applicazioni Caratteristiche generali Tempo di risposta Capacità Alimentazione Dissipazione di potenza Numero di pin Costo per bit Modalità di accesso Per poter scrivere un dato

Dettagli

ELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino

ELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino ELETTRONICA II Lezioni: Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe Politecnico di Torino Lezioni Gruppo B rev 7 Elettronica II - Dante Del Corso - Gruppo

Dettagli

Latch pseudo-statico. Caratteristiche:

Latch pseudo-statico. Caratteristiche: Facoltà di gegneria q Caratteristiche: - circuiti più semplici rispetto a quelli di tipo statico - carica (dato) immagazzinata soggetta a leakage necessità di refresh periodico - dispositivi ad alta impedenza

Dettagli

Consumo di Potenza nell inverter CMOS. Courtesy of Massimo Barbaro

Consumo di Potenza nell inverter CMOS. Courtesy of Massimo Barbaro Consumo di Potenza nell inverter CMOS Potenza dissipata Le componenti del consumo di potenza sono 3: Potenza statica: è quella dissipata quando l inverter ha ingresso costante, in condizioni di stabilità

Dettagli

La memoria centrale (RAM)

La memoria centrale (RAM) La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.

Dettagli

Calcolatori Elettronici B a.a. 2006/2007

Calcolatori Elettronici B a.a. 2006/2007 Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso

Dettagli

Organizzazione della memoria

Organizzazione della memoria Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO PROGRAMMA Descrizione funzionale di un calcolatore elementare, COS'E' UN ELETTRONICO HARDWARE SOFTWARE HARDWARE

Dettagli

Reti logiche e componenti di un elaboratore

Reti logiche e componenti di un elaboratore FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

Materiali per il modulo 1 ECDL. Autore: M. Lanino

Materiali per il modulo 1 ECDL. Autore: M. Lanino Materiali per il modulo 1 ECDL Autore: M. Lanino RAM, l'acronimo per "random access memory", ovvero "memoria ad acceso casuale", è la memoria in cui vengono caricati i dati che devono essere utilizzati

Dettagli

"Elettronica di Millman 4/ed" Jacob Millman, Arvin Grabel, Pierangelo Terreni Copyright 2008 The McGraw-Hill Companies srl. 16 to 1 MUX.

Elettronica di Millman 4/ed Jacob Millman, Arvin Grabel, Pierangelo Terreni Copyright 2008 The McGraw-Hill Companies srl. 16 to 1 MUX. Copyright 008 The McGraw-Hill Companies srl Esercizi Cap 6 6 Disegnare lo schema a blocchi di una OM 04 x 4 bit con un indirizzamento bidimensionale a) Quante porte NAND sono necessarie? b) Quanti transistori

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore

Dettagli

Architettura hardware

Architettura hardware Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

DEFINIZIONE 1/2 memoria ad accesso casuale RAM

DEFINIZIONE 1/2 memoria ad accesso casuale RAM CORSO BASE DI TECNICO RIPARATORE HARDWARE RAM Docente: Dott. Ing. Antonio Pagano DEFINIZIONE 1/2 In informatica la memoria ad accesso casuale, acronimo RAM (del corrispondente termine inglese Random-Access

Dettagli

Memorie a semiconduttore

Memorie a semiconduttore Memorie a semiconduttore Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Memorie: classificazione Le

Dettagli

1.4b: Hardware. (Memoria Centrale)

1.4b: Hardware. (Memoria Centrale) 1.4b: Hardware (Memoria Centrale) Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.11, 3.13 IV ediz.: cap. 2.8, 2.9 Questi lucidi Memoria Centrale Un

Dettagli

Elettronica I Potenza dissipata dalle porte logiche CMOS

Elettronica I Potenza dissipata dalle porte logiche CMOS Elettronica I Potenza dissipata dalle porte logiche MOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 rema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/

Dettagli

ARCHITETTURA DEL CALCOLATORE

ARCHITETTURA DEL CALCOLATORE Orologio di sistema (Clock) UNITÀ UNITÀ DI DI INGRESSO Schema a blocchi di un calcolatore REGISTRI CONTROLLO BUS DEL SISTEMA MEMORIA DI DI MASSA Hard Hard Disk Disk MEMORIA CENTRALE Ram Ram ALU CPU UNITÀ

Dettagli

Unità Periferiche. Rete Di Controllo

Unità Periferiche. Rete Di Controllo MODELLO LOGICO-FUNZIONALE DI UN ELABORATORE Centrale di canale Periferiche CPU Memoria centrale ALU CU Memoria Locale ALU = Aritmetic Logic Unit CU = Registri CU ISTRUZIONE Decodificatore Rete Di Controllo

Dettagli

Struttura del calcolatore

Struttura del calcolatore Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione

Dettagli

Laboratorio di Informatica

Laboratorio di Informatica per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,

Dettagli

ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016

ISTITUTO ISTRUZIONE SUPERIORE L. EINAUDI ALBA ANNO SCOLASTICO 2015/2016 ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome

Dettagli

raibulet@disco.unimib.it

raibulet@disco.unimib.it Esercitazione 2 Reti sequenziali Claudia Raibulet raibulet@disco.unimib.it Esercizio 1 Considerando una RAM di dimensione uguale a 4096 Kbit e una parola di memoria di 32 bit, un indirizzo per tale memoria

Dettagli

Le Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano

Le Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano Le Memorie interne: RAM, ROM, cache Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano 1 Le memorie Cosa vorremmo : una memoria veloce abbastanza grande da contenere tutti i dati e i programmi

Dettagli

Architettura hw. La memoria e la cpu

Architettura hw. La memoria e la cpu Architettura hw La memoria e la cpu La memoria centrale e la CPU Bus controllo Bus indirizzi Bus dati Bus di collegamento con la cpu indirizzi controllo dati Bus Indirizzi 11 Bus controllo Leggi/scrivi

Dettagli

CONFIGURATORE PORTATILE A BATTERIA PER STRUMENTAZIONE

CONFIGURATORE PORTATILE A BATTERIA PER STRUMENTAZIONE Zapper CONFIGURATORE PORTATILE A BATTERIA PER STRUMENTAZIONE Principali caratteristiche Configura i dispositivi 650 / 1250 / 1350 senza bisogno di alimentazione Quattro programmi memorizzabili Tre soli

Dettagli

C. P. U. MEMORIA CENTRALE

C. P. U. MEMORIA CENTRALE C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato

Dettagli

Informatica - A.A. 2010/11

Informatica - A.A. 2010/11 Ripasso lezione precedente Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Matematica, Statistica e Informatica Modulo: Informatica Esercizio: Convertire

Dettagli

Gestione delle Cartelle dei Messaggi di Posta Elettronica

Gestione delle Cartelle dei Messaggi di Posta Elettronica CADMO Infor ultimo aggiornamento: febbraio 2012 Gestione delle Cartelle dei Messaggi di Posta Elettronica Premessa...1 Le Cartelle dei Messaggi di Posta Elettronica utilizzate da Outlook Express...2 Cose

Dettagli

POMPA per VUOTO MANUALE OPERATIVO

POMPA per VUOTO MANUALE OPERATIVO POMPA per VUOTO MANUALE OPERATIVO 1. Componenti 2. Manuale operativo Tutti i motori sono stati progettati per operate ad un voltaggio del 10% inferiore o superiore rispetto alla tensione standard. I motori

Dettagli

Lez. 5 Memorie Secondarie

Lez. 5 Memorie Secondarie Prof. Giovanni Mettivier 1 Dott. Giovanni Mettivier, PhD Dipartimento Scienze Fisiche Università di Napoli Federico II Compl. Univ. Monte S.Angelo Via Cintia, I-80126, Napoli mettivier@na.infn.it +39-081-676137

Dettagli

PLC Programmable Logic Controller

PLC Programmable Logic Controller PLC Programmable Logic Controller Sistema elettronico, a funzionamento digitale, destinato all uso in ambito industriale, che utilizza una memoria programmabile per l archiviazione di istruzioni orientate

Dettagli

Generazione automatica di march test per memorie SRAM

Generazione automatica di march test per memorie SRAM POLITECNICO DI TORINO III Facoltà di Ingegneria Corso di Laurea in Ingegneria Informatica Tesi di Laurea Generazione automatica di march test per memorie SRAM Utilizzo di un algoritmo genetico per la generazione

Dettagli

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Anno Accademico 2013/2014 Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Semplici elementi alla base di sistemi complessi Riccardo Torlone - Corso

Dettagli

Gestione della memoria. Paginazione Segmentazione Segmentazione con paginazione

Gestione della memoria. Paginazione Segmentazione Segmentazione con paginazione Gestione della memoria Paginazione Segmentazione Segmentazione con paginazione Modello di paginazione Il numero di pagina serve come indice per la tabella delle pagine. Questa contiene l indirizzo di base

Dettagli

Laboratorio II, modulo Elettronica digitale (2 a parte) (cfr.

Laboratorio II, modulo Elettronica digitale (2 a parte) (cfr. Laboratorio II, modulo 2 2016-2017 Elettronica digitale (2 a parte) (cfr. http://physics.ucsd.edu/~tmurphy/phys121/phys121.html) Esempio (reale) di comparatore + V V in + R V out V ref - V out V ref V

Dettagli

Memorie di massa SSD (drive a stato solido) SSD

Memorie di massa SSD (drive a stato solido) SSD Sistemi Gerboni Roberta Memorie di massa SSD (drive a stato solido) Un unità a stato solido o drive a stato solido (SSD) è un dispositivo di archiviazione dati che usa una memoria a stato solido per memorizzare

Dettagli

La Memoria d Uso. La Memoria d Uso

La Memoria d Uso. La Memoria d Uso Fondamenti dell Informatica A.A. 2000-2001 La Memoria d Uso Prof. Vincenzo Auletta 1 Fondamenti dell Informatica A.A. 2000-2001 Memorie di Massa Processore CU e ALU Memorie di massa esterne La Memoria

Dettagli

Introduzione all uso del Personal Computer

Introduzione all uso del Personal Computer Introduzione all uso del Personal Computer Cenni di storia dei calcolatori Il Personal Computer: Processo di avvio del computer Sistemi Operativi Il computer, invece, è composto da piccoli rettangoli

Dettagli

MODELLO MEDIO AD AMPI SEGNALI DI UN CONVERTITORE PWM REALE

MODELLO MEDIO AD AMPI SEGNALI DI UN CONVERTITORE PWM REALE MODELLO MEDIO AD AMPI SEGNALI DI UN CONVERTITORE PWM REALE Il modello medio di un convertitore PWM è necessario per capirne il comportamento dinamico e progettare un appropriato loop di controllo. MODELLO

Dettagli

Page 1. Evoluzione. Intelligenza Artificiale. Algoritmi Genetici. Evoluzione. Evoluzione: nomenclatura. Corrispondenze natura-calcolo

Page 1. Evoluzione. Intelligenza Artificiale. Algoritmi Genetici. Evoluzione. Evoluzione: nomenclatura. Corrispondenze natura-calcolo Evoluzione In ogni popolazione si verificano delle mutazioni. Intelligenza Artificiale In un ambiente che varia, le mutazioni possono generare individui che meglio si adattano alle nuove condizioni. Questi

Dettagli

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi

Dettagli

Memorie: classificazione. Memorie a semiconduttore. Dimensioni di memorie. Memorie: architettura. Le memorie si dividono in 3 grandi categorie:

Memorie: classificazione. Memorie a semiconduttore. Dimensioni di memorie. Memorie: architettura. Le memorie si dividono in 3 grandi categorie: Memorie: classificazione Memorie a semiconduttore Lucidi del Corso di Elettronica Digitale Modulo 12 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica

Dettagli

Le parti hardware del computer

Le parti hardware del computer Le parti hardware del computer Le parti hardware del computer sono i componenti del pc che si possono toccare e che quindi costituiscono la parte fisica del computer, esse si trovano all interno del case.

Dettagli

Calcolo numerico e programmazione Architettura dei calcolatori

Calcolo numerico e programmazione Architettura dei calcolatori Calcolo numerico e programmazione Architettura dei calcolatori Tullio Facchinetti 30 marzo 2012 08:57 http://robot.unipv.it/toolleeo Il calcolatore tre funzionalità essenziali:

Dettagli

Livello logico digitale. bus e memorie

Livello logico digitale. bus e memorie Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità

Dettagli

Lezione 5 Architettura degli elaboratori. Mauro Piccolo piccolo@di.unito.it

Lezione 5 Architettura degli elaboratori. Mauro Piccolo piccolo@di.unito.it Lezione5 Architetturadeglielaboratori MauroPiccolo piccolo@di.unito.it Esecutore Unelaboratoreelettronico`eunaesecutore generalpurpose (ossia confinalitagenericheenonpredeterminate). Lecomponentiprincipali,cheanalizzeremonelseguito,sono:

Dettagli

Famiglie logiche. Abbiamo visto come, diversi anni fa, venivano realizzate in concreto le funzioni

Famiglie logiche. Abbiamo visto come, diversi anni fa, venivano realizzate in concreto le funzioni Famiglie logiche I parametri delle famiglie logiche Livelli di tensione TTL Le correnti di source e di sink Velocità di una famiglia logica Vcc Il consumo Fan-in La densità di integrazione I parametri

Dettagli

Programmazione modulare a.s.2015-2016

Programmazione modulare a.s.2015-2016 Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni

Dettagli

Esercitazione dell 11 Giugno 2008

Esercitazione dell 11 Giugno 2008 Esercitazione dell 11 Giugno 2008 Es. 1 - Progetto memoria ROM 1) Progettare una memoria ROM a NOR (ad esclusione dei decoder di riga) che memorizzi le seguenti quattro parole di quattro bit: W 0 0 1 0

Dettagli

Circuiti sequenziali e elementi di memoria

Circuiti sequenziali e elementi di memoria Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock

Dettagli

DL8 config REVISIONE DATA

DL8 config REVISIONE DATA DL8 config I s t r u z i o n i p e r l u s o REVISIONE DATA 1.0 Aprile 2009 INSTALLAZIONE DEI DRIVER 1. spegnere DL8; 2. collegare il cavo dati in dotazione al DL8 e ad una porta USB libera del PC (prendere

Dettagli

Capitolo 11 La memoria cache

Capitolo 11 La memoria cache Capitolo 11 La memoria cache Gerarchie di Memoria Dati sperimentali mostrano che i riferimenti alla memoria godono della proprietà di località spaziale e temporale. Località spaziale: tendenza a generare

Dettagli

All interno del computer si possono individuare 5 componenti principali: SCHEDA MADRE. MICROPROCESSORE che contiene la CPU MEMORIA RAM MEMORIA ROM

All interno del computer si possono individuare 5 componenti principali: SCHEDA MADRE. MICROPROCESSORE che contiene la CPU MEMORIA RAM MEMORIA ROM Il computer è un apparecchio elettronico che riceve dati di ingresso (input), li memorizza e gli elabora e fornisce in uscita i risultati (output). Il computer è quindi un sistema per elaborare informazioni

Dettagli

Riduzione del tasso tecnico e dell aliquota di conversione

Riduzione del tasso tecnico e dell aliquota di conversione Riduzione del tasso tecnico e dell aliquota di conversione Cos'è l aliquota di conversione? La CPE tiene per ogni assicurato un conto individuale, sul quale accredita i contributi, eventuali versamenti

Dettagli

Sistemi Operativi GESTIONE DELLA MEMORIA SECONDARIA. D. Talia - UNICAL. Sistemi Operativi 11.1

Sistemi Operativi GESTIONE DELLA MEMORIA SECONDARIA. D. Talia - UNICAL. Sistemi Operativi 11.1 GESTIONE DELLA MEMORIA SECONDARIA 11.1 Memoria Secondaria Struttura del disco Scheduling del disco Gestione del disco Gestione dello spazio di swap Struttura RAID Affidabilità Implementazione della memoria

Dettagli

Sistemi Operativi. Memoria Secondaria GESTIONE DELLA MEMORIA SECONDARIA. Struttura del disco. Scheduling del disco. Gestione del disco

Sistemi Operativi. Memoria Secondaria GESTIONE DELLA MEMORIA SECONDARIA. Struttura del disco. Scheduling del disco. Gestione del disco GESTIONE DELLA MEMORIA SECONDARIA 11.1 Memoria Secondaria Struttura del disco Scheduling del disco Gestione del disco Gestione dello spazio di swap Struttura RAID Affidabilità Implementazione della memoria

Dettagli

Gerarchie di memoria Divide et impera. Gerarchie di memoria La congettura 90/10. Gerarchie di memoria Schema concettuale

Gerarchie di memoria Divide et impera. Gerarchie di memoria La congettura 90/10. Gerarchie di memoria Schema concettuale Memorie Caratteristiche principali Tecnologie di memoria Locazione: processore, interna (principale), esterna (secondaria) Capacità: dimensione parola, numero di parole Unità di trasferimento: parola,

Dettagli

Architetture dei sistemi integrati digitali. Parte 3. Memoria. Facoltà di Ingegneria Università di Ferrara A.A. 2001/2002 1

Architetture dei sistemi integrati digitali. Parte 3. Memoria. Facoltà di Ingegneria Università di Ferrara A.A. 2001/2002 1 Parte 3 Memoria Facoltà di Ingegneria Università di Ferrara A.A. 2001/2002 1 Introduzione [Katayama] 1.1 Generalità Esigenze di memorizzazione di informazioni in sistemi digitali: Stato interno di macchine

Dettagli

Architettura dei calcolatori I parte Introduzione, CPU

Architettura dei calcolatori I parte Introduzione, CPU Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 1 Informatica ed Elementi di Statistica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori

Dettagli

PROVA SCRITTA DI ELETTRONICA Prof. Luca Salvini 4Ae Nome 22/10/2011

PROVA SCRITTA DI ELETTRONICA Prof. Luca Salvini 4Ae Nome 22/10/2011 4Ae 22/10/2011 Saper rappresentare un segnale periodico nel dominio del tempo e della frequenza 1. Disegna, all'interno dei riquadri sottostanti, il grafico dei segnali indicati nel dominio del tempo (a

Dettagli

Trasmissione di dati al di fuori di un area locale avviene tramite la commutazione

Trasmissione di dati al di fuori di un area locale avviene tramite la commutazione Commutazione 05.2 Trasmissione di dati al di fuori di un area locale avviene tramite la Autunno 2002 Prof. Roberto De Prisco -05: Reti a di circuito Università degli studi di Salerno Laurea e Diploma in

Dettagli

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: martedì, 12.00-13.00. Dip. Di Matematica Modalità esame: scritto + tesina facoltativa 1

Dettagli

Memorie a semiconduttore

Memorie a semiconduttore Memorie a semiconduttore Lucidi del Corso di Elettronica Digitale Modulo 12 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Memorie: classificazione

Dettagli

Interfaccia radio ricevente

Interfaccia radio ricevente Interfaccia radio ricevente HD575SB - HC575SB - HS575SB Descrizione L interfaccia ricevente è indispensabile per consentire al comando radio senza batteria HA/HB/L572SB di pilotare l impianto My Home.

Dettagli

Elettronica dei Sistemi Digitali Dispositivi logici programmabili

Elettronica dei Sistemi Digitali Dispositivi logici programmabili Elettronica dei Sistemi Digitali Dispositivi logici programmabili Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 6013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/

Dettagli

Struttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica. prof. Corrado Santoro

Struttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica. prof. Corrado Santoro Struttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica prof. Corrado Santoro La prima macchina programmabile Conoscete queste macchine? Telai Jacquard (primi anni del 1800) Macchina per

Dettagli

Introduzione. Coordinazione Distribuita. Ordinamento degli eventi. Realizzazione di. Mutua Esclusione Distribuita (DME)

Introduzione. Coordinazione Distribuita. Ordinamento degli eventi. Realizzazione di. Mutua Esclusione Distribuita (DME) Coordinazione Distribuita Ordinamento degli eventi Mutua esclusione Atomicità Controllo della Concorrenza Introduzione Tutte le questioni relative alla concorrenza che si incontrano in sistemi centralizzati,

Dettagli

PLC Sistemi a Logica Programmabile Il linguaggio Ladder-Parte

PLC Sistemi a Logica Programmabile Il linguaggio Ladder-Parte PLC Sistemi a Logica Programmabile Il linguaggio Ladder-Parte Prima Prof. Nicola Ingrosso Guida di riferimento all applicazione applicazione dei Microcontrollori Programmabili IPSIA G.Ferraris Brindisi

Dettagli

Programmatore Bootloader

Programmatore Bootloader www.micronovasrl.com Programmatore Bootloader MicroNova MANUALE E CARATTERISTICHE TECNICHE pag. 2 di 8 INDICE INDICE 1. PREFAZIONE... 3 2. REVISIONI... 3 3. INTRODUZIONE... 3 3.1 Ambito di applicazione...

Dettagli

Corso PLC - Manuale Pratico 1

Corso PLC - Manuale Pratico 1 Corso PLC - Manuale Pratico 1 "!#$ % L'unità centrale di un PLC, chiamata più semplicemente CPU, normalmente occupa il primo modulo del rack. Si individua subito in quanto tipicamente è dotata di un selettore,

Dettagli

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9.1 I registri integrati hanno spesso una capacità di 4 bit o multipla di 4 bit. Nel linguaggio informatico un gruppo di 4 bit viene detto: [a] byte....

Dettagli

introduzione I MICROCONTROLLORI

introduzione I MICROCONTROLLORI introduzione I MICROCONTROLLORI Definizione Un microcontrollore è un dispositivo elettronico programmabile Può svolgere autonomamente diverse funzioni in base al programma in esso implementato Non è la

Dettagli

HCS-DEC-1-2-3-4/F Manuale d uso 650201040-1041-1042

HCS-DEC-1-2-3-4/F Manuale d uso 650201040-1041-1042 La scheda di decodifica HCS-DEC-1-2-4/F è una centralina a 1-2-4 canali comandata da un qualsiasi trasmettitore con encoder HCS Keeloq Trademark di Microchip, programmato con codice Aur el. Dispone della

Dettagli

23/02/2014. Dalla scorsa lezione. La Macchina di Von Neumann. Uomo come esecutore di algoritmi

23/02/2014. Dalla scorsa lezione. La Macchina di Von Neumann. Uomo come esecutore di algoritmi Dalla scorsa lezione LABORATORIO DI PROGRAMMAZIONE Corso di laurea in matematica LA MACCHINA DI VON NEUMANN Marco Lapegna Dipartimento di Matematica e Applicazioni Universita degli Studi di Napoli Federico

Dettagli

Circuiti Integrati. Anno Accademico 2012/2013 Massimo Barbaro

Circuiti Integrati. Anno Accademico 2012/2013 Massimo Barbaro Circuiti Integrati Anno Accademico 2012/2013 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Informazioni sul corso Massimo

Dettagli

1.1.3.1. Conoscere i diversi tipi di memoria centrale presenti nel computer, quali: RAM (randomaccess memory), ROM (read-only memory)

1.1.3.1. Conoscere i diversi tipi di memoria centrale presenti nel computer, quali: RAM (randomaccess memory), ROM (read-only memory) 1.1.3.1 Conoscere i diversi tipi di memoria centrale presenti nel computer, quali: RAM (randomaccess memory), ROM (read-only memory) Se non fosse in grado di ricordare l uomo non sarebbe capace di eseguire

Dettagli

Strutture di Memoria 1

Strutture di Memoria 1 Architettura degli Elaboratori e Laboratorio 17 Maggio 2013 Classificazione delle memorie Funzionalitá: Sola lettura ROM, Read Only Memory, generalmente usata per contenere le routine di configurazione

Dettagli

Interfacciamento con memorie Pagina 1 di 9

Interfacciamento con memorie Pagina 1 di 9 Interfacciamento con memorie Pagina 1 di 9 Supponiamo di voler interfacciare il microprocessore con un chip di memoria RAM da 2 Kbyte in modo che le 2048 locazioni del chip occupino i primi 2048 indirizzi

Dettagli