Reti logiche e componenti di un elaboratore
|
|
- Fulvio Fantini
- 8 anni fa
- Visualizzazioni
Transcript
1 FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 1
2 Nota di Copyright Fondamenti di Informatica - Reti logiche Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle leggi sul copyright e dalle disposizioni dei trattati internazionali. Il titolo ed i copyright relativi alle slides (ivi inclusi, ma non limitatamente, ogni immagine, fotografia, animazione, video, audio, musica e testo) sono di proprietà degli autori prof. Pier Luca Montessoro e ing. Davide Pierattoni, Università degli Studi di Udine. Le slide possono essere riprodotte ed utilizzate liberamente dagli istituti di ricerca, scolastici ed universitari afferenti al Ministero della Pubblica Istruzione e al Ministero dell Università e Ricerca Scientifica e Tecnologica, per scopi istituzionali, non a fine di lucro. In tal caso non è richiesta alcuna autorizzazione. Ogni altro utilizzo o riproduzione (ivi incluse, ma non limitatamente, le riproduzioni su supporti magnetici, su reti di calcolatori e stampe) in toto o in parte è vietata, se non esplicitamente autorizzata per iscritto, a priori, da parte dell autore. L informazione contenuta in queste slide è ritenuta essere accurata alla data della pubblicazione. Essa è fornita per scopi meramente didattici e non per essere utilizzata in progetti di impianti, prodotti, reti, ecc. In ogni caso essa è soggetta a cambiamenti senza preavviso. L autore non assume alcuna responsabilità per il contenuto di queste slide (ivi incluse, ma non limitatamente, la correttezza, completezza, applicabilità, aggiornamento dell informazione). In ogni caso non può essere dichiarata conformità all informazione contenuta in queste slide. In ogni caso questa nota di copyright e il suo richiamo in calce ad ogni slide non devono mai essere rimossi e devono essere riportati anche in utilizzi parziali P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 2
3 Progettazione di reti logiche Specifiche (mappe di Karnaugh per circuiti semplici, linguaggi formali per sistemi complessi) sintesi Rete di porte logiche elementari realizzazione Circuito elettronico (circuito integrato, piastra, ecc.) P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 3
4 Esempio: half adder Riceve in ingresso due addendi da un bit ciascuno Fornisce in uscita un bit di somma ed uno di riporto (due funzioni logiche) A S B R P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 4
5 Esempio: half adder B A S 0 1 B A R La sintesi in questo caso non è necessaria: si riconoscono le porte elementari EXOR e AND P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 5
6 Esempio: half adder A S B R P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 6
7 Sintesi Oggi la progettazione si basa su strumenti software per la sintesi automatica Un algoritmo semplice per reti di ridotta complessità si basa sulla copertura delle mappe di Karnaugh P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 7
8 Fome canoniche: Fondamenti di Informatica - Reti logiche AND-OR (somme di prodotti) Ogni AND assume il valore 1 in corrispondenza di una casella della mappa contenente un 1 Mettendo in OR i risultati degli AND si ottiene una funzione che vale 1 in corrispondenza di tutte le caselle che contengono un P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 8
9 C AB 0 Fondamenti di Informatica - Reti logiche Fome canoniche: AND-OR (somme di prodotti) A ABC ABC+ABC B ABC C P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 9
10 Fome canoniche: Fondamenti di Informatica - Reti logiche OR-AND (prodotti di somme) Ogni OR assume il valore 0 in corrispondenza di una casella della mappa contenente uno 0 Mettendo in AND i risultati degli OR si ottiene una funzione che vale 0 in corrispondenza di tutte le caselle che contengono uno P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 10
11 Fome canoniche: Fondamenti di Informatica - Reti logiche OR-AND (prodotti di somme) C AB A+B+C A (A+B+C)(A+B+C) B C A+B+C P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 11
12 Copertura delle mappe di Karnaugh Permette di ottenere un circuito con un numero minimo di porte logiche e ingressi per porta, senza bisogno di semplificazione algebrica C AB ABC+ABC = (A+A)BC = BC = P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 12
13 Copertura delle mappe di Karnaugh Si coprono cubi, cioè gli insiemi di 2 n uni (per forma AND-OR) o zeri (per forma OR-AND) adiacenti Per ogni cubo il termine corrispondente contiene soltanto gli ingressi il cui valore non varia nelle caselle coperte Gli ingressi sono presi diretti (in AND- OR, negati in OR-AND) se a 1, negati (diretti) se a P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 13
14 Copertura delle mappe di Karnaugh Esempio di copertura per la forma AND- OR C AB AC+BC P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 14
15 Copertura delle mappe di Karnaugh Ricordare che topologicamente le mappe di Karnaugh sono dei tori Inoltre, una casella può essere coperta più volte C AB AC+BC P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 15
16 Esempio: full adder Riceve in ingresso due addendi da un bit ciascuno e un bit di riporto (proveniente dalla colonna precedente) Fornisce in uscita un bit di somma ed uno di riporto (due funzioni logiche) A B R i-1 S R i P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 16
17 Esempio: full adder A S B R S i R i R i P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 17
18 Esempio: full adder R i-1 AB S R i-1 AB R porta EXOR a 3 ingressi AB+BC+AC P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 18
19 Reti logiche combinatorie e reti logiche sequenziali Nelle reti viste finora (reti combinatorie) le uscite in un certo istante dipendono esclusivamente dagli ingressi applicati nel medesimo istante (trascurando i ritardi di propagazione dei segnali) Nelle reti sequenziali le uscite sono funzione dello stato degli ingressi nello stesso istante e negli istanti precedenti P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 19
20 ingressi primari Fondamenti di Informatica - Reti logiche Reti logiche sequenziali (asincrone) uscite primarie circuito combinatorio ingressi secondari uscite secondarie variabili di stato P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 20
21 Esempio: Flip-Flop SR S Q R Q P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 21
22 Esempio: Flip-Flop SR S Q R rete combinatoria Q variabile di stato P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 22
23 Esempio: Flip-Flop SR S R Q Q 0 0 (non interessa) ?? (dipende dal precedente valore) S R Q Q P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 23
24 Esempio: Flip-Flop SR S R Q t-1 Q t-1 Q Q (non interessa) cioè... S R Q Q P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 24
25 Esempio: Flip-Flop SR S R Q Q 0 0 (non interessa) Q t-1 Q t Q t-1 Q t-1 set (ingresso S attivo basso) reset (ingresso R attivo basso) R e S inattivi: memoria P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 25
26 Reti logiche sequenziali sincrone ingressi primari uscite primarie circuito combinatorio ingressi secondari uscite secondarie variabili di stato FF FF clock P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 26
27 Reti logiche sequenziali sincrone I flip-flop permettono di mantenere stabili le variabili di stato mentre il precedente stato di ingresso si propaga nel circuito combinatorio Il segnale di clock abilita la propagazione dei nuovi valori La frequenza di clock delle CPU dei computer (es. 450 MHz) è la frequenza di tale segnale di sincronismo P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 27
28 Porte logiche e transistor È possibile realizzare dispositivi elettronici che si comportano come gli operatori dell algebra di Boole Componente fondamentale: il transistor P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 28
29 Transistor Modello semplificato: gate source drain I La corrente I passa se la tensione sul gate è zero (PNP; MOSFET a svuotamento) gate source drain I La corrente I passa se la tensione sul gate è positiva, p. es. 5 V (NPN; MOSFET ad arricchimento) P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 29
30 Porta logica NOT +5 V input output 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 30
31 Porta logica NOT +5 V 0 V = 0 logico 5 V = 1 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 31
32 Porta logica NOT +5 V 5 V = 1 logico 0 V = 0 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 32
33 Porta logica NAND +5 V input output 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 33
34 Porta logica NAND +5 V 0 V = 0 logico 5 V = 1 logico 0 V = 0 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 34
35 Porta logica NAND +5 V 5 V = 1 logico 5 V = 1 logico 0 V = 0 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 35
36 Porta logica NAND +5 V 0 V = 0 logico 5 V = 1 logico 5 V = 1 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 36
37 Porta logica NAND +5 V 5 V = 1 logico 0 V = 0 logico 5 V = 1 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 37
38 Componenti di un elaboratore In un calcolatore troviamo: la CPU, un enorme circuito sequenziale contentente dei registri (insiemi di flip-flop), l unità di controllo (un circuito sequenziale), l unità logico-aritmetica (un circuito che può essere in parte combinatorio e in parte sequenziale) la memoria centrale (v. oltre) controller e altri dispositivi, quasi sempre circuiti sequenziali molto complessi P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 38
39 Memorie: registri Gruppi di flip-flop all interno di circuiti sequenziali più complessi Esempio: 32 flip-flop per memorizzare un dato su 32 bit P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 39
40 Memorie: RAM Fondamenti di Informatica - Reti logiche (Random Access Memory) Organizzate a bit, byte o word indirizzabili tramite un numero Tipicamente utilizzate per la memoria centrale degli elaboratori Possono essere statiche (basate su flip-flop, limitata densità, alti costi) o dinamiche (basate sulla carica elettrica immagazzinabile in un transistor, per cui è necessario il refresh per rigenerarla periodicamente) Sono volatili: perdono il contenuto in assenza di alimentazione P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 40
41 Memorie: ROM Fondamenti di Informatica - Reti logiche (Read-Only Memory) Memorie a sola lettura (il contenuto è impostato in sede di fabbricazione) Non volatili (mantengono il contenuto anche in assenza di alimentazione) Utilizzate nella fase di bootstrap: all accensione del computer i programmi del sistema operativo vengono caricati in memoria centrale (volatile) grazie all esecuzione di un programma di caricamento residente in una memoria ROM P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 41
42 Memorie PROM: programmable, permettono di scrivere il contenuto tramite un apposito dispositivo (una sola volta) EPROM: erasable, il contenuto può essere cancellato e riscritto tramite un apposito dispositivo EEPROM: electrically erasable : riprogrammabili senza doverle rimuovere dal circuito stampato P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 42
43 Memorie Flash EPROM: riscrivibili come le RAM, ma non volatili, basate su transistor con un gate in più (floating gate) isolato; numero di riscritture limitato: da a 1 milione circa P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 43
FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine. Reti logiche
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Reti logiche 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota di
DettagliCenni sull ingegneria del software e sulla qualità dei programmi
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Cenni sull ingegneria del software e sulla qualità dei programmi 2003 Pier Luca Montessoro (vedere
DettagliRETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine
RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine 2001 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo
DettagliFONDAMENTI DI MATEMATICA BINARIA
FONDAMENTI DI MATEMATICA BINARIA Pietro Nicoletti p.nicol@inrete.it Binar - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle
DettagliFONDAMENTI DI INFORMATICA. Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine. Compressione MPEG
FONDAMENTI DI INFORMATICA Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Compressione MPEG 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota
DettagliCodifica delle immagini
FONDAMENTI DI INFORMATICA Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Codifica delle immagini 2000-2007 P. L. Montessoro - D. Pierattoni (cfr.la nota di copyright alla
Dettagli2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1
RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001-2007 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze
DettagliCodifica delle immagini
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Codifica delle immagini 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.
DettagliGestione della memoria centrale
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Gestione della memoria centrale 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliRETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine
RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001-2007 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze
DettagliCorso di Informatica
CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it La memoria principale 2 izzazione della memoria principale ria principale è organizzata come
DettagliGerarchia delle memorie
Memorie Gerarchia delle memorie Cache CPU Centrale Massa Distanza Capacità Tempi di accesso Costo 2 1 Le memorie centrali Nella macchina di Von Neumann, le istruzioni e i dati sono contenute in una memoria
DettagliLaurea Specialistica in Informatica
Corso di Laurea in FISICA Laurea Specialistica in Informatica Fisica dell informazione 1 Elementi di Architettura degli elaboratori Prof. Luca Gammaitoni Informazioni sul corso: www.fisica.unipg unipg.it/gammaitoni/fisinfoit/gammaitoni/fisinfo
DettagliLinguaggio C Compilazione, linking e preprocessor
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Linguaggio C Compilazione, linking e preprocessor 2001 Pier Luca Montessoro
DettagliWireless monitoring & protection
Wireless monitoring & protection Pietro Nicoletti piero[at]studioreti.it Wifi-Monitor - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides)
DettagliEsame di INFORMATICA
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello
DettagliMemorie ROM (Read Only Memory)
Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare
DettagliEsercizi di Sniffing
Esercizi di Sniffing Fulvio Risso Guido Marchetto Esercizi Sniffing - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi
DettagliRicerca ed analisi della causa di un problema o guasto di rete
Ricerca ed analisi della causa di un problema o guasto di rete Pietro Nicoletti www.studioreti.it Trouble- 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel
Dettagli1999 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Pro. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro ( si veda la nota a pagina 2) 1 Nota di Copyright
DettagliDomain Name Service. Mario BALDI. Silvano GAI. Fulvio RISSO. staff.polito.it/mario.baldi. sgai[at]cisco.com. fulvio.risso[at]polito.
Domain Name Service Mario BALDI staff.polito.it/mario.baldi Silvano GAI sgai[at]cisco.com Fulvio RISSO fulvio.risso[at]polito.it DNS - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme
DettagliMulticast e IGMP. Pietro Nicoletti www.studioreti.it
Multicast e IGMP Pietro Nicoletti wwwstudioretiit Multicast-2004-1 P Nicoletti: si veda nota a pag 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi sul
DettagliModulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione:
Modulo 1 Le memorie Le Memorie 4 ETA Capitolo 1 Struttura di un elaboratore Un elaboratore elettronico è un sistema capace di elaborare dei dati in ingresso seguendo opportune istruzioni e li elabora fornendo
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in
DettagliBreve storia dei sistemi di calcolo
FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Breve storia dei sistemi di calcolo 1 Nota di Copyright Questo insieme di trasparenze (detto nel seguito
DettagliInterdomain routing. Principi generali e protocolli di routing. Mario Baldi
Interdomain routing Principi generali e protocolli di routing Mario Baldi Dipartimento di Automatica e Informatica Politecnico di Torino http://staff.polito.it/mario.baldi Interdomain_routing - 1 Nota
DettagliC. P. U. MEMORIA CENTRALE
C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato
DettagliARP e RARP. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario.baldi. Fulvio RISSO
ARP e RARP Silvano GAI sgai[at]cisco.com Mario BALDI mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Fulvio RISSO fulvio.risso[at]polito.it ARP - 1 Copyright: si veda nota a pag. 2 Nota di
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliLa memoria - generalità
Calcolatori Elettronici La memoria gerarchica Introduzione La memoria - generalità n Funzioni: Supporto alla CPU: deve fornire dati ed istruzioni il più rapidamente possibile Archiviazione: deve consentire
DettagliTipi di errori e possibili cause sulle reti Ethernet
Tipi di errori e possibili cause sulle reti Ethernet Pietro Nicoletti www.studioreti.it Ethernet-Error - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel
DettagliInterdomain routing. Principi generali e protocolli di routing. Argomenti della presentazione. Nota di Copyright. Routing interdominio
Interdomain routing Principi generali e protocolli di routing Interdomain_routing - 1 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle leggi sul copyright e dalle
DettagliReti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
Dettagli1.4b: Hardware. (Memoria Centrale)
1.4b: Hardware (Memoria Centrale) Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.11, 3.13 IV ediz.: cap. 2.8, 2.9 Questi lucidi Memoria Centrale Un
DettagliTransparent bridging
Transparent bridging Mario Baldi Politecnico di Torino mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Pietro Nicoletti Studio Reti nicoletti[at]studioreti.it http://www.studioreti.it Basato
DettagliACCESS LIST. Pietro Nicoletti www.studioreti.it
ACCESS LIST Pietro Nicoletti www.studioreti.it Access List - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi sul copyright
DettagliNota di Copyright. 09_Prog_dorsale_fibra - 2 Copyright 2002 - M. Baldi - P. Nicoletti: see page 2
Progettazione delle dorsali in fibra ottica Mario Baldi Politecnico di Torino http://staff.polito.it/mario.baldi 09_Prog_dorsale_fibra - 1 Copyright 2002 - M. Baldi - P. Nicoletti: see page 2 Nota di Copyright
DettagliInformatica - A.A. 2010/11
Ripasso lezione precedente Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Matematica, Statistica e Informatica Modulo: Informatica Esercizio: Convertire
DettagliOrganizzazione della memoria principale Il bus
Corso di Alfabetizzazione Informatica 2001/2002 Organizzazione della memoria principale Il bus Organizzazione della memoria principale La memoria principale è organizzata come un insieme di registri di
DettagliCap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche
Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi
DettagliArchitettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliI componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica
I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica
DettagliIl protocollo VTP della Cisco
Il protocollo VTP della Cisco Pietro Nicoletti Piero[]studioreti.it VTP-Cisco - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto
DettagliUnbundling e xdsl. Mario Baldi
Unbundling e xdsl Mario Baldi Politecnico di Torino Dipartimento di Automatica e Informatica mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Nota di Copyright Questo insieme di trasparenze
DettagliMateriali per il modulo 1 ECDL. Autore: M. Lanino
Materiali per il modulo 1 ECDL Autore: M. Lanino RAM, l'acronimo per "random access memory", ovvero "memoria ad acceso casuale", è la memoria in cui vengono caricati i dati che devono essere utilizzati
DettagliProgettazione di reti locali basate su switch - Switched LAN
Progettazione di reti locali basate su switch - Switched LAN Mario Baldi Politecnico di Torino mario.baldi@polito.it staff.polito.it/mario.baldi Nota di Copyright Questo insieme di trasparenze (detto nel
DettagliA L'operatore NOT si scrive con una linea sopra la lettera indicante la variabile logica A ; 0 1 1 0. NOT di A =
ALGEBRA DI BOOLE L'algebra di Boole è un insieme di regole matematiche; per rappresentare queste regole si utilizzano variabili logiche, funzioni logiche, operatori logici. variabili logiche: si indicano
DettagliLe memorie. Introduzione
Le memorie Introduzione Una memoria è un sistema elettronico in grado di immagazzinare dati in forma binaria, per poi renderli disponibili ad ogni richiesta. Tale sistema è costituito da un insieme di
DettagliOperatori logici e porte logiche
Operatori logici e porte logiche Operatori unari.......................................... 730 Connettivo AND........................................ 730 Connettivo OR..........................................
DettagliSIP e SDP. Segnalazione nelle reti VoIP. Fulvio Risso. Politecnico di Torino
SIP e SDP Segnalazione nelle reti VoIP Fulvio Risso Politecnico di Torino fulvio.risso[at]polito.it http://netgroup.polito.it/netlibrary/voip-intro/text.htm#73 Mario Baldi Politecnico di Torino mario.baldi[at]polito.it
DettagliL organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti
Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome
DettagliCorso di Sistemi di Elaborazione delle informazioni
Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA
DettagliMAPPE DI KARNAUGH. Nei capitoli precedenti si è visto che è possibile associare un circuito elettronico o elettrico ad una funzione logica.
MAPPE DI KARNAUGH 1. Generalità Nei capitoli precedenti si è visto che è possibile associare un circuito elettronico o elettrico ad una funzione logica. E ovvio che più semplice è la funzione e più semplice
DettagliINFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO
INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO PROGRAMMA Descrizione funzionale di un calcolatore elementare, COS'E' UN ELETTRONICO HARDWARE SOFTWARE HARDWARE
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliModulo 8. Elettronica Digitale. Contenuti: Obiettivi:
Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per
DettagliUnità Periferiche. Rete Di Controllo
MODELLO LOGICO-FUNZIONALE DI UN ELABORATORE Centrale di canale Periferiche CPU Memoria centrale ALU CU Memoria Locale ALU = Aritmetic Logic Unit CU = Registri CU ISTRUZIONE Decodificatore Rete Di Controllo
DettagliAutenticazione tramite IEEE 802.1x
Autenticazione tramite IEEE 802.1x Pietro Nicoletti Studio Reti s.a.s www.studioreti.it 802-1-X-2004 -Switch 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto
DettagliSISTEMI DI ELABORAZIONE DELLE INFORMAZIONI
SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: martedì, 12.00-13.00. Dip. Di Matematica Modalità esame: scritto + tesina facoltativa 1
DettagliIl processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliAll interno del computer si possono individuare 5 componenti principali: SCHEDA MADRE. MICROPROCESSORE che contiene la CPU MEMORIA RAM MEMORIA ROM
Il computer è un apparecchio elettronico che riceve dati di ingresso (input), li memorizza e gli elabora e fornisce in uscita i risultati (output). Il computer è quindi un sistema per elaborare informazioni
DettagliICMP. Internet Control Message Protocol. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario.
ICMP Internet Control Message Protocol Silvano GAI sgai[at]cisco.com Mario BALDI mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Fulvio RISSO fulvio.risso[at]polito.it ICMP - 1 Copyright: si
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore
DettagliScopo della lezione. Informatica. Informatica - def. 1. Informatica
Scopo della lezione Informatica per le lauree triennali LEZIONE 1 - Che cos è l informatica Introdurre i concetti base della materia Definire le differenze tra hardware e software Individuare le applicazioni
DettagliProgrammazione modulare a.s.2015-2016
Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni
DettagliSNMP e RMON. Pietro Nicoletti Studio Reti s.a.s. Mario Baldi Politecnico di Torino. SNMP-RMON - 1 P. Nicoletti: si veda nota a pag.
SNMP e RMON Pietro Nicoletti Studio Reti s.a.s Mario Baldi Politecnico di Torino SNMP-RMON - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides)
DettagliAlgebra Di Boole. Definiamo ora che esiste un segnale avente valore opposto di quello assunto dalla variabile X.
Algebra Di Boole L algebra di Boole è un ramo della matematica basato sul calcolo logico a due valori di verità (vero, falso). Con alcune leggi particolari consente di operare su proposizioni allo stesso
DettagliCalcolatori Elettronici B a.a. 2006/2007
Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso
DettagliIntroduzione ai microcontrollori
Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni
DettagliLa Memoria d Uso. La Memoria d Uso
Fondamenti dell Informatica A.A. 2000-2001 La Memoria d Uso Prof. Vincenzo Auletta 1 Fondamenti dell Informatica A.A. 2000-2001 Memorie di Massa Processore CU e ALU Memorie di massa esterne La Memoria
DettagliPROVA INTRACORSO TRACCIA A Pagina 1 di 6
PROVA INTRACORSO DI ELEMENTI DI INFORMATICA MATRICOLA COGNOME E NOME TRACCIA A DOMANDA 1 Calcolare il risultato delle seguenti operazioni binarie tra numeri interi con segno rappresentati in complemento
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:
DettagliI.I.S. Primo Levi Badia Polesine A.S. 2012-2013
LGEBR DI BOOLE I.I.S. Primo Levi Badia Polesine.S. 2012-2013 Nel secolo scorso il matematico e filosofo irlandese Gorge Boole (1815-1864), allo scopo di procurarsi un simbolismo che gli consentisse di
DettagliSMDS: Switched Multi-Megabit Data Service. Silvano GAI
: Switched Multi-Megabit Data Service Silvano GAI Silvano.Gai@polito.it http://www.polito.it/~silvano - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito
DettagliStruttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica. prof. Corrado Santoro
Struttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica prof. Corrado Santoro La prima macchina programmabile Conoscete queste macchine? Telai Jacquard (primi anni del 1800) Macchina per
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,
DettagliLivello logico digitale. bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliStrutture di Memoria 1
Architettura degli Elaboratori e Laboratorio 17 Maggio 2013 Classificazione delle memorie Funzionalitá: Sola lettura ROM, Read Only Memory, generalmente usata per contenere le routine di configurazione
DettagliLezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it
Lezione 2 Circuiti logici Mauro Piccolo piccolo@di.unito.it Bit e configurazioni di bit Bit: una cifra binaria (binary digit) 0 oppure 1 Sequenze di bit per rappresentare l'informazione Numeri Caratteri
DettagliCalcolatori: Algebra Booleana e Reti Logiche
Calcolatori: Algebra Booleana e Reti Logiche 1 Algebra Booleana e Variabili Logiche I fondamenti dell Algebra Booleana (o Algebra di Boole) furono delineati dal matematico George Boole, in un lavoro pubblicato
DettagliCorso PLC - Manuale Pratico 1
Corso PLC - Manuale Pratico 1 "!#$ % L'unità centrale di un PLC, chiamata più semplicemente CPU, normalmente occupa il primo modulo del rack. Si individua subito in quanto tipicamente è dotata di un selettore,
DettagliIntroduzione all'architettura dei Calcolatori
Introduzione all'architettura dei Calcolatori Introduzione Che cos è un calcolatore? Come funziona un calcolatore? è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso
DettagliIGRP Interior Gateway Routing Protocol
IGRP Interior Gateway Routing Protocol Mario Baldi Politecnico di Torino mario.baldi[at]polito.it http://staff.polito.it/mario.baldi IGRP - 1 Nota di Copyright Questo insieme di trasparenze (detto nel
DettagliISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI. PROGRAMMA DIDATTICO con riferimento al programma ministeriale
ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI ANNO SCOLASTICO 2013-2014 PROGRAMMA DIDATTICO con riferimento al programma ministeriale MATERIA ELETTROTECNICA ED ELETTRONICA
DettagliOrganizzazione della memoria
Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010
DettagliSOMMARIO. La CPU I dispositivi iti i di memorizzazione Le periferiche di Input/Output. a Montagn Maria
Parte 4: HARDWARE SOMMARIO La CPU I dispositivi iti i di memorizzazione i Le periferiche di Input/Output na a Montagn Maria LA CPU CPU: Central Processing Unit. L unità centrale di processo si occupa dell
DettagliArchitettura degli Elaboratori
Circuiti combinatori slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni 1 Circuiti integrati I circuiti logici sono realizzati come IC (circuiti integrati)! realizzati su chip di silicio
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliVari tipi di computer
Hardware Cos è un computer? Un computer è un elaboratore di informazione. Un computer: riceve informazione in ingresso (input) elabora questa informazione Può memorizzare (in modo temporaneo o permanente)
DettagliALGEBRA DELLE PROPOSIZIONI
Università di Salerno Fondamenti di Informatica Corso di Laurea Ingegneria Corso B Docente: Ing. Giovanni Secondulfo Anno Accademico 2010-2011 ALGEBRA DELLE PROPOSIZIONI Fondamenti di Informatica Algebra
DettagliLe Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano
Le Memorie interne: RAM, ROM, cache Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano 1 Le memorie Cosa vorremmo : una memoria veloce abbastanza grande da contenere tutti i dati e i programmi
Dettagli