Reti logiche e componenti di un elaboratore

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Reti logiche e componenti di un elaboratore"

Transcript

1 FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 1

2 Nota di Copyright Fondamenti di Informatica - Reti logiche Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle leggi sul copyright e dalle disposizioni dei trattati internazionali. Il titolo ed i copyright relativi alle slides (ivi inclusi, ma non limitatamente, ogni immagine, fotografia, animazione, video, audio, musica e testo) sono di proprietà degli autori prof. Pier Luca Montessoro e ing. Davide Pierattoni, Università degli Studi di Udine. Le slide possono essere riprodotte ed utilizzate liberamente dagli istituti di ricerca, scolastici ed universitari afferenti al Ministero della Pubblica Istruzione e al Ministero dell Università e Ricerca Scientifica e Tecnologica, per scopi istituzionali, non a fine di lucro. In tal caso non è richiesta alcuna autorizzazione. Ogni altro utilizzo o riproduzione (ivi incluse, ma non limitatamente, le riproduzioni su supporti magnetici, su reti di calcolatori e stampe) in toto o in parte è vietata, se non esplicitamente autorizzata per iscritto, a priori, da parte dell autore. L informazione contenuta in queste slide è ritenuta essere accurata alla data della pubblicazione. Essa è fornita per scopi meramente didattici e non per essere utilizzata in progetti di impianti, prodotti, reti, ecc. In ogni caso essa è soggetta a cambiamenti senza preavviso. L autore non assume alcuna responsabilità per il contenuto di queste slide (ivi incluse, ma non limitatamente, la correttezza, completezza, applicabilità, aggiornamento dell informazione). In ogni caso non può essere dichiarata conformità all informazione contenuta in queste slide. In ogni caso questa nota di copyright e il suo richiamo in calce ad ogni slide non devono mai essere rimossi e devono essere riportati anche in utilizzi parziali P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 2

3 Progettazione di reti logiche Specifiche (mappe di Karnaugh per circuiti semplici, linguaggi formali per sistemi complessi) sintesi Rete di porte logiche elementari realizzazione Circuito elettronico (circuito integrato, piastra, ecc.) P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 3

4 Esempio: half adder Riceve in ingresso due addendi da un bit ciascuno Fornisce in uscita un bit di somma ed uno di riporto (due funzioni logiche) A S B R P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 4

5 Esempio: half adder B A S 0 1 B A R La sintesi in questo caso non è necessaria: si riconoscono le porte elementari EXOR e AND P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 5

6 Esempio: half adder A S B R P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 6

7 Sintesi Oggi la progettazione si basa su strumenti software per la sintesi automatica Un algoritmo semplice per reti di ridotta complessità si basa sulla copertura delle mappe di Karnaugh P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 7

8 Fome canoniche: Fondamenti di Informatica - Reti logiche AND-OR (somme di prodotti) Ogni AND assume il valore 1 in corrispondenza di una casella della mappa contenente un 1 Mettendo in OR i risultati degli AND si ottiene una funzione che vale 1 in corrispondenza di tutte le caselle che contengono un P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 8

9 C AB 0 Fondamenti di Informatica - Reti logiche Fome canoniche: AND-OR (somme di prodotti) A ABC ABC+ABC B ABC C P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 9

10 Fome canoniche: Fondamenti di Informatica - Reti logiche OR-AND (prodotti di somme) Ogni OR assume il valore 0 in corrispondenza di una casella della mappa contenente uno 0 Mettendo in AND i risultati degli OR si ottiene una funzione che vale 0 in corrispondenza di tutte le caselle che contengono uno P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 10

11 Fome canoniche: Fondamenti di Informatica - Reti logiche OR-AND (prodotti di somme) C AB A+B+C A (A+B+C)(A+B+C) B C A+B+C P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 11

12 Copertura delle mappe di Karnaugh Permette di ottenere un circuito con un numero minimo di porte logiche e ingressi per porta, senza bisogno di semplificazione algebrica C AB ABC+ABC = (A+A)BC = BC = P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 12

13 Copertura delle mappe di Karnaugh Si coprono cubi, cioè gli insiemi di 2 n uni (per forma AND-OR) o zeri (per forma OR-AND) adiacenti Per ogni cubo il termine corrispondente contiene soltanto gli ingressi il cui valore non varia nelle caselle coperte Gli ingressi sono presi diretti (in AND- OR, negati in OR-AND) se a 1, negati (diretti) se a P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 13

14 Copertura delle mappe di Karnaugh Esempio di copertura per la forma AND- OR C AB AC+BC P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 14

15 Copertura delle mappe di Karnaugh Ricordare che topologicamente le mappe di Karnaugh sono dei tori Inoltre, una casella può essere coperta più volte C AB AC+BC P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 15

16 Esempio: full adder Riceve in ingresso due addendi da un bit ciascuno e un bit di riporto (proveniente dalla colonna precedente) Fornisce in uscita un bit di somma ed uno di riporto (due funzioni logiche) A B R i-1 S R i P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 16

17 Esempio: full adder A S B R S i R i R i P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 17

18 Esempio: full adder R i-1 AB S R i-1 AB R porta EXOR a 3 ingressi AB+BC+AC P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 18

19 Reti logiche combinatorie e reti logiche sequenziali Nelle reti viste finora (reti combinatorie) le uscite in un certo istante dipendono esclusivamente dagli ingressi applicati nel medesimo istante (trascurando i ritardi di propagazione dei segnali) Nelle reti sequenziali le uscite sono funzione dello stato degli ingressi nello stesso istante e negli istanti precedenti P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 19

20 ingressi primari Fondamenti di Informatica - Reti logiche Reti logiche sequenziali (asincrone) uscite primarie circuito combinatorio ingressi secondari uscite secondarie variabili di stato P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 20

21 Esempio: Flip-Flop SR S Q R Q P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 21

22 Esempio: Flip-Flop SR S Q R rete combinatoria Q variabile di stato P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 22

23 Esempio: Flip-Flop SR S R Q Q 0 0 (non interessa) ?? (dipende dal precedente valore) S R Q Q P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 23

24 Esempio: Flip-Flop SR S R Q t-1 Q t-1 Q Q (non interessa) cioè... S R Q Q P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 24

25 Esempio: Flip-Flop SR S R Q Q 0 0 (non interessa) Q t-1 Q t Q t-1 Q t-1 set (ingresso S attivo basso) reset (ingresso R attivo basso) R e S inattivi: memoria P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 25

26 Reti logiche sequenziali sincrone ingressi primari uscite primarie circuito combinatorio ingressi secondari uscite secondarie variabili di stato FF FF clock P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 26

27 Reti logiche sequenziali sincrone I flip-flop permettono di mantenere stabili le variabili di stato mentre il precedente stato di ingresso si propaga nel circuito combinatorio Il segnale di clock abilita la propagazione dei nuovi valori La frequenza di clock delle CPU dei computer (es. 450 MHz) è la frequenza di tale segnale di sincronismo P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 27

28 Porte logiche e transistor È possibile realizzare dispositivi elettronici che si comportano come gli operatori dell algebra di Boole Componente fondamentale: il transistor P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 28

29 Transistor Modello semplificato: gate source drain I La corrente I passa se la tensione sul gate è zero (PNP; MOSFET a svuotamento) gate source drain I La corrente I passa se la tensione sul gate è positiva, p. es. 5 V (NPN; MOSFET ad arricchimento) P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 29

30 Porta logica NOT +5 V input output 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 30

31 Porta logica NOT +5 V 0 V = 0 logico 5 V = 1 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 31

32 Porta logica NOT +5 V 5 V = 1 logico 0 V = 0 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 32

33 Porta logica NAND +5 V input output 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 33

34 Porta logica NAND +5 V 0 V = 0 logico 5 V = 1 logico 0 V = 0 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 34

35 Porta logica NAND +5 V 5 V = 1 logico 5 V = 1 logico 0 V = 0 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 35

36 Porta logica NAND +5 V 0 V = 0 logico 5 V = 1 logico 5 V = 1 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 36

37 Porta logica NAND +5 V 5 V = 1 logico 0 V = 0 logico 5 V = 1 logico 0 V P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 37

38 Componenti di un elaboratore In un calcolatore troviamo: la CPU, un enorme circuito sequenziale contentente dei registri (insiemi di flip-flop), l unità di controllo (un circuito sequenziale), l unità logico-aritmetica (un circuito che può essere in parte combinatorio e in parte sequenziale) la memoria centrale (v. oltre) controller e altri dispositivi, quasi sempre circuiti sequenziali molto complessi P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 38

39 Memorie: registri Gruppi di flip-flop all interno di circuiti sequenziali più complessi Esempio: 32 flip-flop per memorizzare un dato su 32 bit P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 39

40 Memorie: RAM Fondamenti di Informatica - Reti logiche (Random Access Memory) Organizzate a bit, byte o word indirizzabili tramite un numero Tipicamente utilizzate per la memoria centrale degli elaboratori Possono essere statiche (basate su flip-flop, limitata densità, alti costi) o dinamiche (basate sulla carica elettrica immagazzinabile in un transistor, per cui è necessario il refresh per rigenerarla periodicamente) Sono volatili: perdono il contenuto in assenza di alimentazione P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 40

41 Memorie: ROM Fondamenti di Informatica - Reti logiche (Read-Only Memory) Memorie a sola lettura (il contenuto è impostato in sede di fabbricazione) Non volatili (mantengono il contenuto anche in assenza di alimentazione) Utilizzate nella fase di bootstrap: all accensione del computer i programmi del sistema operativo vengono caricati in memoria centrale (volatile) grazie all esecuzione di un programma di caricamento residente in una memoria ROM P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 41

42 Memorie PROM: programmable, permettono di scrivere il contenuto tramite un apposito dispositivo (una sola volta) EPROM: erasable, il contenuto può essere cancellato e riscritto tramite un apposito dispositivo EEPROM: electrically erasable : riprogrammabili senza doverle rimuovere dal circuito stampato P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 42

43 Memorie Flash EPROM: riscrivibili come le RAM, ma non volatili, basate su transistor con un gate in più (floating gate) isolato; numero di riscritture limitato: da a 1 milione circa P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 43

Cenni sull ingegneria del software e sulla qualità dei programmi

Cenni sull ingegneria del software e sulla qualità dei programmi FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Cenni sull ingegneria del software e sulla qualità dei programmi 2003 Pier Luca Montessoro (vedere

Dettagli

RETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine

RETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine 2001 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo

Dettagli

FONDAMENTI DI MATEMATICA BINARIA

FONDAMENTI DI MATEMATICA BINARIA FONDAMENTI DI MATEMATICA BINARIA Pietro Nicoletti p.nicol@inrete.it Binar - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle

Dettagli

FONDAMENTI DI INFORMATICA. Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine. Compressione MPEG

FONDAMENTI DI INFORMATICA. Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine. Compressione MPEG FONDAMENTI DI INFORMATICA Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Compressione MPEG 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota

Dettagli

Gestione della memoria centrale

Gestione della memoria centrale FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Gestione della memoria centrale 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide

Dettagli

Breve storia dei sistemi di calcolo

Breve storia dei sistemi di calcolo FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Breve storia dei sistemi di calcolo 1 Nota di Copyright Questo insieme di trasparenze (detto nel seguito

Dettagli

Codifica delle immagini

Codifica delle immagini FONDAMENTI DI INFORMATICA Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Codifica delle immagini 2000-2007 P. L. Montessoro - D. Pierattoni (cfr.la nota di copyright alla

Dettagli

Linguaggio C Compilazione, linking e preprocessor

Linguaggio C Compilazione, linking e preprocessor FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Linguaggio C Compilazione, linking e preprocessor 2001 Pier Luca Montessoro

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Codifica delle immagini

Codifica delle immagini FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Codifica delle immagini 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione:

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione: Modulo 1 Le memorie Le Memorie 4 ETA Capitolo 1 Struttura di un elaboratore Un elaboratore elettronico è un sistema capace di elaborare dei dati in ingresso seguendo opportune istruzioni e li elabora fornendo

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Laurea Specialistica in Informatica

Laurea Specialistica in Informatica Corso di Laurea in FISICA Laurea Specialistica in Informatica Fisica dell informazione 1 Elementi di Architettura degli elaboratori Prof. Luca Gammaitoni Informazioni sul corso: www.fisica.unipg unipg.it/gammaitoni/fisinfoit/gammaitoni/fisinfo

Dettagli

Architetture CISC e RISC. Misura della potenza di calcolo. Cos'è la potenza di calcolo. Prestazioni della CPU. Fondamenti di Informatica

Architetture CISC e RISC. Misura della potenza di calcolo. Cos'è la potenza di calcolo. Prestazioni della CPU. Fondamenti di Informatica FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1

2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001-2007 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi: Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per

Dettagli

Introduzione ai sistemi operativi

Introduzione ai sistemi operativi FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Introduzione ai sistemi operativi 1 Nota di Copyright Questo insieme di trasparenze (detto nel seguito

Dettagli

Gerarchia delle memorie

Gerarchia delle memorie Memorie Gerarchia delle memorie Cache CPU Centrale Massa Distanza Capacità Tempi di accesso Costo 2 1 Le memorie centrali Nella macchina di Von Neumann, le istruzioni e i dati sono contenute in una memoria

Dettagli

RETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine

RETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001-2007 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Le memorie. Introduzione

Le memorie. Introduzione Le memorie Introduzione Una memoria è un sistema elettronico in grado di immagazzinare dati in forma binaria, per poi renderli disponibili ad ogni richiesta. Tale sistema è costituito da un insieme di

Dettagli

Memorie ROM (Read Only Memory)

Memorie ROM (Read Only Memory) Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA

Dettagli

Corso di Informatica

Corso di Informatica CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it La memoria principale 2 izzazione della memoria principale ria principale è organizzata come

Dettagli

Introduzione ai microcontrollori

Introduzione ai microcontrollori Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono

Dettagli

Architetture CISC e RISC

Architetture CISC e RISC FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

Perché abbiamo problemi di sicurezza? Sicurezza. Reti di calcolatori. 2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Perché abbiamo problemi di sicurezza? Sicurezza. Reti di calcolatori. 2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n. RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001-2007 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze

Dettagli

La Memoria d Uso. La Memoria d Uso

La Memoria d Uso. La Memoria d Uso Fondamenti dell Informatica A.A. 2000-2001 La Memoria d Uso Prof. Vincenzo Auletta 1 Fondamenti dell Informatica A.A. 2000-2001 Memorie di Massa Processore CU e ALU Memorie di massa esterne La Memoria

Dettagli

FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE. Facoltà di Ingegneria Università degli Studi di Udine. I Sistemi Embedded

FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE. Facoltà di Ingegneria Università degli Studi di Udine. I Sistemi Embedded FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE Facoltà di Ingegneria Università degli Studi di Udine I Sistemi Embedded 2007 Pier Luca Montessoro e Luca Da Re (si veda la nota

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO PROGRAMMA Descrizione funzionale di un calcolatore elementare, COS'E' UN ELETTRONICO HARDWARE SOFTWARE HARDWARE

Dettagli

Wireless monitoring & protection

Wireless monitoring & protection Wireless monitoring & protection Pietro Nicoletti piero[at]studioreti.it Wifi-Monitor - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides)

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

1999 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1

1999 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Pro. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro ( si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

A L'operatore NOT si scrive con una linea sopra la lettera indicante la variabile logica A ; 0 1 1 0. NOT di A =

A L'operatore NOT si scrive con una linea sopra la lettera indicante la variabile logica A ; 0 1 1 0. NOT di A = ALGEBRA DI BOOLE L'algebra di Boole è un insieme di regole matematiche; per rappresentare queste regole si utilizzano variabili logiche, funzioni logiche, operatori logici. variabili logiche: si indicano

Dettagli

ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016

ISTITUTO ISTRUZIONE SUPERIORE L. EINAUDI ALBA ANNO SCOLASTICO 2015/2016 ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome

Dettagli

LABORATORIO DI SISTEMI

LABORATORIO DI SISTEMI ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in

Dettagli

Esercizi di Sniffing

Esercizi di Sniffing Esercizi di Sniffing Fulvio Risso Guido Marchetto Esercizi Sniffing - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi

Dettagli

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Anno Accademico 2013/2014 Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Semplici elementi alla base di sistemi complessi Riccardo Torlone - Corso

Dettagli

Multicast e IGMP. Pietro Nicoletti www.studioreti.it

Multicast e IGMP. Pietro Nicoletti www.studioreti.it Multicast e IGMP Pietro Nicoletti wwwstudioretiit Multicast-2004-1 P Nicoletti: si veda nota a pag 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi sul

Dettagli

Le Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano

Le Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano Le Memorie interne: RAM, ROM, cache Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano 1 Le memorie Cosa vorremmo : una memoria veloce abbastanza grande da contenere tutti i dati e i programmi

Dettagli

Tipi di errori e possibili cause sulle reti Ethernet

Tipi di errori e possibili cause sulle reti Ethernet Tipi di errori e possibili cause sulle reti Ethernet Pietro Nicoletti www.studioreti.it Ethernet-Error - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel

Dettagli

Ricerca ed analisi della causa di un problema o guasto di rete

Ricerca ed analisi della causa di un problema o guasto di rete Ricerca ed analisi della causa di un problema o guasto di rete Pietro Nicoletti www.studioreti.it Trouble- 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel

Dettagli

Programmazione modulare a.s.2015-2016

Programmazione modulare a.s.2015-2016 Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni

Dettagli

SIP e SDP. Segnalazione nelle reti VoIP. Fulvio Risso. Politecnico di Torino

SIP e SDP. Segnalazione nelle reti VoIP. Fulvio Risso. Politecnico di Torino SIP e SDP Segnalazione nelle reti VoIP Fulvio Risso Politecnico di Torino fulvio.risso[at]polito.it http://netgroup.polito.it/netlibrary/voip-intro/text.htm#73 Mario Baldi Politecnico di Torino mario.baldi[at]polito.it

Dettagli

SOMMARIO. La CPU I dispositivi iti i di memorizzazione Le periferiche di Input/Output. a Montagn Maria

SOMMARIO. La CPU I dispositivi iti i di memorizzazione Le periferiche di Input/Output. a Montagn Maria Parte 4: HARDWARE SOMMARIO La CPU I dispositivi iti i di memorizzazione i Le periferiche di Input/Output na a Montagn Maria LA CPU CPU: Central Processing Unit. L unità centrale di processo si occupa dell

Dettagli

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica

Dettagli

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE

T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9 REGISTRI, CONTATORI, MEMORIE A SEMICONDUTTORE T9.1 I registri integrati hanno spesso una capacità di 4 bit o multipla di 4 bit. Nel linguaggio informatico un gruppo di 4 bit viene detto: [a] byte....

Dettagli

Interdomain routing. Principi generali e protocolli di routing. Mario Baldi

Interdomain routing. Principi generali e protocolli di routing. Mario Baldi Interdomain routing Principi generali e protocolli di routing Mario Baldi Dipartimento di Automatica e Informatica Politecnico di Torino http://staff.polito.it/mario.baldi Interdomain_routing - 1 Nota

Dettagli

Link Aggregation - IEEE 802.3ad

Link Aggregation - IEEE 802.3ad Link Aggregation - IEEE 802.3ad Mario Baldi Politecnico di Torino http://staff.polito.it/mario.baldi Pietro Nicoletti Studio Reti http://www.studioreti.it Basato sul capitolo 8 di: M. Baldi, P. Nicoletti,

Dettagli

Transparent bridging

Transparent bridging Transparent bridging Mario Baldi Politecnico di Torino mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Pietro Nicoletti Studio Reti nicoletti[at]studioreti.it http://www.studioreti.it Basato

Dettagli

LA CERTIFICAZIONE DEI CABLAGGI

LA CERTIFICAZIONE DEI CABLAGGI Ottobre 1996 LA CERTIFICAZIONE DEI CABLAGGI Pietro Nicoletti Pietro.Nicoletti@torino.alpcom.it Pier Luca Montessoro Montessoro@uniud.it http://www.uniud.it/~montessoro CERTIF 1 Copyright: si veda nota

Dettagli

IGRP Interior Gateway Routing Protocol

IGRP Interior Gateway Routing Protocol IGRP Interior Gateway Routing Protocol Mario Baldi Politecnico di Torino mario.baldi[at]polito.it http://staff.polito.it/mario.baldi IGRP - 1 Nota di Copyright Questo insieme di trasparenze (detto nel

Dettagli

Domain Name Service. Mario BALDI. Silvano GAI. Fulvio RISSO. staff.polito.it/mario.baldi. sgai[at]cisco.com. fulvio.risso[at]polito.

Domain Name Service. Mario BALDI. Silvano GAI. Fulvio RISSO. staff.polito.it/mario.baldi. sgai[at]cisco.com. fulvio.risso[at]polito. Domain Name Service Mario BALDI staff.polito.it/mario.baldi Silvano GAI sgai[at]cisco.com Fulvio RISSO fulvio.risso[at]polito.it DNS - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme

Dettagli

ARP e RARP. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario.baldi. Fulvio RISSO

ARP e RARP. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario.baldi. Fulvio RISSO ARP e RARP Silvano GAI sgai[at]cisco.com Mario BALDI mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Fulvio RISSO fulvio.risso[at]polito.it ARP - 1 Copyright: si veda nota a pag. 2 Nota di

Dettagli

La memoria - generalità

La memoria - generalità Calcolatori Elettronici La memoria gerarchica Introduzione La memoria - generalità n Funzioni: Supporto alla CPU: deve fornire dati ed istruzioni il più rapidamente possibile Archiviazione: deve consentire

Dettagli

Esame di INFORMATICA

Esame di INFORMATICA Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello

Dettagli

Interdomain routing. Principi generali e protocolli di routing. Argomenti della presentazione. Nota di Copyright. Routing interdominio

Interdomain routing. Principi generali e protocolli di routing. Argomenti della presentazione. Nota di Copyright. Routing interdominio Interdomain routing Principi generali e protocolli di routing Interdomain_routing - 1 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle leggi sul copyright e dalle

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

Algebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( )

Algebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( ) Algebra di Boole Circuiti logici: componenti hardware preposti all'elaborazione delle informazioni binarie. PORTE LOGICHE (logical gate): circuiti di base. Allo scopo di descrivere i comportamenti dei

Dettagli

Unità Periferiche. Rete Di Controllo

Unità Periferiche. Rete Di Controllo MODELLO LOGICO-FUNZIONALE DI UN ELABORATORE Centrale di canale Periferiche CPU Memoria centrale ALU CU Memoria Locale ALU = Aritmetic Logic Unit CU = Registri CU ISTRUZIONE Decodificatore Rete Di Controllo

Dettagli

Nota di Copyright. 09_Prog_dorsale_fibra - 2 Copyright 2002 - M. Baldi - P. Nicoletti: see page 2

Nota di Copyright. 09_Prog_dorsale_fibra - 2 Copyright 2002 - M. Baldi - P. Nicoletti: see page 2 Progettazione delle dorsali in fibra ottica Mario Baldi Politecnico di Torino http://staff.polito.it/mario.baldi 09_Prog_dorsale_fibra - 1 Copyright 2002 - M. Baldi - P. Nicoletti: see page 2 Nota di Copyright

Dettagli

LO STANDARD EIA/TIA 569

LO STANDARD EIA/TIA 569 LO STANDARD EIA/TIA 569 Pier Luca Montessoro www.montessoro.it Pietro Nicoletti www.studioreti.it ET569-1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito

Dettagli

ACCESS LIST. Pietro Nicoletti www.studioreti.it

ACCESS LIST. Pietro Nicoletti www.studioreti.it ACCESS LIST Pietro Nicoletti www.studioreti.it Access List - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi sul copyright

Dettagli

Operatori logici e porte logiche

Operatori logici e porte logiche Operatori logici e porte logiche Operatori unari.......................................... 730 Connettivo AND........................................ 730 Connettivo OR..........................................

Dettagli

Progettazione di reti locali basate su switch - Switched LAN

Progettazione di reti locali basate su switch - Switched LAN Progettazione di reti locali basate su switch - Switched LAN Mario Baldi Politecnico di Torino mario.baldi@polito.it staff.polito.it/mario.baldi Nota di Copyright Questo insieme di trasparenze (detto nel

Dettagli

Unbundling e xdsl. Mario Baldi

Unbundling e xdsl. Mario Baldi Unbundling e xdsl Mario Baldi Politecnico di Torino Dipartimento di Automatica e Informatica mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Nota di Copyright Questo insieme di trasparenze

Dettagli

IP Multicast. Mario Baldi mario.baldi@polito.it staff.polito.it/mario.baldi. Silvano Gai sgai@cisco.com. Nota di Copyright. Comunicazioni di gruppo

IP Multicast. Mario Baldi mario.baldi@polito.it staff.polito.it/mario.baldi. Silvano Gai sgai@cisco.com. Nota di Copyright. Comunicazioni di gruppo IP Multicast Mario Baldi mario.baldi@polito.it staff.polito.it/mario.baldi Silvano Gai sgai@cisco.com Multicast - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto

Dettagli

1.4b: Hardware. (Memoria Centrale)

1.4b: Hardware. (Memoria Centrale) 1.4b: Hardware (Memoria Centrale) Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.11, 3.13 IV ediz.: cap. 2.8, 2.9 Questi lucidi Memoria Centrale Un

Dettagli

Hardware, software e periferiche. Facoltà di Lettere e Filosofia anno accademico 2008/2009 secondo semestre

Hardware, software e periferiche. Facoltà di Lettere e Filosofia anno accademico 2008/2009 secondo semestre Hardware, software e periferiche Facoltà di Lettere e Filosofia anno accademico 2008/2009 secondo semestre Riepilogo - Concetti di base dell informatica L'informatica è quel settore scientifico disciplinare

Dettagli

C. P. U. MEMORIA CENTRALE

C. P. U. MEMORIA CENTRALE C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato

Dettagli

bridge / switch il cuore delle lan g. di battista, m. patrignani copyright 2011 g. di battista, m. patrignani nota di copyright

bridge / switch il cuore delle lan g. di battista, m. patrignani copyright 2011 g. di battista, m. patrignani nota di copyright bridge / switch il cuore delle lan g. di battista, m. patrignani nota di copyright questo insieme di slides è protetto dalle leggi sul copyright il titolo ed il copyright relativi alle slides (inclusi,

Dettagli

Reti sequenziali. Esempio di rete sequenziale: distributore automatico.

Reti sequenziali. Esempio di rete sequenziale: distributore automatico. Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.

Dettagli

ECDL MODULO 1 Le Memorie. Prof. Michele Barcellona

ECDL MODULO 1 Le Memorie. Prof. Michele Barcellona ECDL MODULO 1 Le Memorie Prof. Michele Barcellona Le memorie servono a memorizzare dati e programmi Memoria Memorie CPU Centrale di massa Periferiche I/O Bus Memoria Centrale E una memoria a semiconduttore

Dettagli

Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU MEMORIE

Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU MEMORIE Lezione 3 ARCHITETTURA: JOHN VON NEUMANN (1946) INPUT OUTPUT MEMORIA CPU Bus MEMORIE RAM (Random Access Memory). Memoria Centrale, Memoria di Lavoro, Memoria principale. Consiste in una matrice di celle

Dettagli

Il protocollo VTP della Cisco

Il protocollo VTP della Cisco Il protocollo VTP della Cisco Pietro Nicoletti Piero[]studioreti.it VTP-Cisco - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto

Dettagli

ICMP. Internet Control Message Protocol. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario.

ICMP. Internet Control Message Protocol. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario. ICMP Internet Control Message Protocol Silvano GAI sgai[at]cisco.com Mario BALDI mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Fulvio RISSO fulvio.risso[at]polito.it ICMP - 1 Copyright: si

Dettagli

Reti di computer. Materiale estratto da:

Reti di computer. Materiale estratto da: Reti di computer Materiale estratto da: RETI LOCALI: DAL CABLAGGIO ALL'INTERNETWORKING (S. Gai, P. L. Montessoro e P. Nicoletti); Slides del corso Teach: spunti teorico- pratici per la progettazione di

Dettagli

Corsi Speciali Abilitanti Indirizzo 2: Fisico-Matematico Modulo Didattico: Elementi di Informatica Classi: 48/A TEST D INGRESSO

Corsi Speciali Abilitanti Indirizzo 2: Fisico-Matematico Modulo Didattico: Elementi di Informatica Classi: 48/A TEST D INGRESSO Corsi Speciali Abilitanti Indirizzo 2: Fisico-Matematico Modulo Didattico: Elementi di Informatica Classi: 48/A TEST D INGRESSO NOME: COGNOME: LAUREA IN: ABILITAZIONI CONSEGUITE: ESPERIENZE DIDATTICHE

Dettagli

Calcolatori Elettronici B a.a. 2006/2007

Calcolatori Elettronici B a.a. 2006/2007 Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso

Dettagli

I.I.S. Primo Levi Badia Polesine A.S. 2012-2013

I.I.S. Primo Levi Badia Polesine A.S. 2012-2013 LGEBR DI BOOLE I.I.S. Primo Levi Badia Polesine.S. 2012-2013 Nel secolo scorso il matematico e filosofo irlandese Gorge Boole (1815-1864), allo scopo di procurarsi un simbolismo che gli consentisse di

Dettagli

Utilizzo I mintermini si usano quando si considererà la funzione di uscita Q come Somma di Prodotti (S. P.) ossia OR di AND.

Utilizzo I mintermini si usano quando si considererà la funzione di uscita Q come Somma di Prodotti (S. P.) ossia OR di AND. IPSI G. Plana Via Parenzo 46, Torino efinizione di Mintermine onsiderata una qualunque riga della tabella di verità in cui la funzione booleana di uscita Q vale, si definisce mintermine il prodotto logico

Dettagli

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16 Le Memorie Prof. Maurizio Naldi A.A. 2015/16 Memorie Memoria Principale (centrale) Si accede direttamente dalla CPU non permanente Memoria Secondaria (di massa) Si accede tramite il sottosistema di input/output

Dettagli

I protocolli di routing dell architettura TCP/IP

I protocolli di routing dell architettura TCP/IP I protocolli di routing dell architettura TCP/IP Silvano GAI sgai@cisco.com Mario Baldi Politecnico di Torino mario.baldi@polito.it staff.polito.it/mario.baldi routing-ip - 1 Copyright: si veda nota a

Dettagli

Informatica. Ing. Pierpaolo Vittorini pierpaolo.vittorini@cc.univaq.it. Università degli Studi dell Aquila Facoltà di Medicina e Chirurgia

Informatica. Ing. Pierpaolo Vittorini pierpaolo.vittorini@cc.univaq.it. Università degli Studi dell Aquila Facoltà di Medicina e Chirurgia pierpaolo.vittorini@cc.univaq.it Università degli Studi dell Aquila Facoltà di Medicina e Chirurgia 2 ottobre 2007 L architettura del calcolatore Concetti iniziali L architettura del calcolatore Con il

Dettagli

Elettronica dei Sistemi Digitali Dispositivi logici programmabili

Elettronica dei Sistemi Digitali Dispositivi logici programmabili Elettronica dei Sistemi Digitali Dispositivi logici programmabili Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 6013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Struttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica. prof. Corrado Santoro

Struttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica. prof. Corrado Santoro Struttura del Calcolatore Corso di Abilità Informatiche Laurea in Fisica prof. Corrado Santoro La prima macchina programmabile Conoscete queste macchine? Telai Jacquard (primi anni del 1800) Macchina per

Dettagli

Appunti di reti logiche. Ing. Luca Martini

Appunti di reti logiche. Ing. Luca Martini Appunti di reti logiche Ing. Luca Martini 11 aprile 2003 Capitolo 1 Reti combinatorie Sommario In questo breve documento mostreremo sia alcuni concetti base sulle reti combinatorie, che alcuni dei moduli

Dettagli

Nota di Copyright. Leonardo Fanelli Urbino - Ottobre 05

Nota di Copyright. Leonardo Fanelli Urbino - Ottobre 05 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle leggi sul copyright e dalle disposizioni dei trattati internazionali. Il titolo e i copyright relativi alle slides

Dettagli

Corso PLC - Manuale Pratico 1

Corso PLC - Manuale Pratico 1 Corso PLC - Manuale Pratico 1 "!#$ % L'unità centrale di un PLC, chiamata più semplicemente CPU, normalmente occupa il primo modulo del rack. Si individua subito in quanto tipicamente è dotata di un selettore,

Dettagli

ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI. PROGRAMMA DIDATTICO con riferimento al programma ministeriale

ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI. PROGRAMMA DIDATTICO con riferimento al programma ministeriale ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI ANNO SCOLASTICO 2013-2014 PROGRAMMA DIDATTICO con riferimento al programma ministeriale MATERIA ELETTROTECNICA ED ELETTRONICA

Dettagli

Corso di Informatica. Sistemi di Elaborazione. Ing Pasquale Rota

Corso di Informatica. Sistemi di Elaborazione. Ing Pasquale Rota Corso di Informatica Sistemi di Elaborazione Ing Pasquale Rota Argomenti Sistema di elaborazione Architettura di un sistema di elaborazione Componenti del sistema di elaborazione Unità I/O Unità logico/aritmetica

Dettagli