Corso di Laurea in Informatica

Transcript

1 Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 18 gennaio 2007 Si ricorda che non è possibile usare appunti, calcolatrici, e nessun altro materiale cartaceo o elettronico. Per ogni esercizio il massimo punteggio conseguibile è indicato nella prima riga. La somma di tutti i punteggi conseguibili è uguale a 33. Se la risposta è un numero è possibile indicare anche il procedimento per ottenerlo per distinguere gli errori di calcolo da quelli concettuali. Per gli esercizi a risposte multiple vero/falso, per ogni risposta lo studente può fare una croce su V, se ritiene che l affermazione sia corretta, su F se ritiene che l affermazione sia errata, oppure non rispondere. Se l esercizio vale N punti e ci sono K risposte possibili allora: ogni risposta corretta apporta un punteggio di N/K; ogni risposta errata comporta una diminuzione di punteggio compresa tra 0 e N/K a seconda della gravità dell errore; ogni mancata risposta lascia il punteggio invariato. Esercizio 1 (punti 3) Sia data la seguente sequenza di istruzioni IJVM: L2: ILOAD 0 ILOAD 1 ISUB IFLT L0 GOTO L1 L0: ILOAD 0 ILOAD 1 IADD ISTORE 0 GOTO L2 L1: BIPUSH 0 ISTORE 1 sapendo che le variabili x e y sono memorizzate nelle posizioni 0 e 1 del frame di allocazione delle variabili locali, scrivere un possibile frammento di codice Java tale che la traduzione in IJVM sia il codice IJVM di sopra. 1

2 Esercizio 2 (punti 3) Si condierino le istruzioni IJVM: (a) tra le modalità di indirizzamento dell istruzione BIPUSH byte c è la modalità di indirizzamento immediato; (b) tra le modalità di indirizzamento dell istruzione BIPUSH byte c è la modalità di indirizzamento dello stack; (c) tra le modalità di indirizzamento dell istruzione BIPUSH byte c è la modalità di indirizzamento diretto; (d) tra le modalità di indirizzamento dell istruzione ILOAD varnum c è la modalità di indirizzamento diretto; (e) tra le modalità di indirizzamento dell istruzione ILOAD varnum c è la modalità di indirizzamento indicizzato; (f) tra le modalità di indirizzamento dell istruzione ILOAD varnum c è la modalità di indirizzamento immediato. Esercizio 3 (punti 3) Si riordino le seguenti microistruzioni in modo da realizzare l istruzione IJVM SWAP che scambia le due parole dalla cima dello stack. (a) H = MDR; wr (b) MDR = TOS (c) MAR = SP - 1; rd (d) TOS = H; goto Main1 (e) MAR = SP - 1; wr (f) MAR = SP Esercizio 4 (punti 3) Si completino i collegamenti mancanti nel circuito riportato in figura nel modulo risposte in modo da realizzare un latch di tipo D sincronizzato. Esercizio 5 (punti 3) Si supponga che la memoria principale di una calcolatrice abbia dimensione di 32 Kbyte organizzata in parole di 16 bit ciascuna. Dire: 1. quante sono le parole di cui è costituita tale memoria; 2. quanti bit sono necessari per indirizzare ogni parola di tale memoria; 3. quanti bit sono necessari per indirizzare ogni byte di tale memoria; Supponendo che la memoria sia invece la metà, rispondere nuovamente alle tre domande di sopra. 2

3 Esercizio 6 (punti 3) Si considerino i numeri in base dieci A = 43 e B = 78. (a) si rappresentino A e B mediante una codifica su 8 bit in complemento a due; (b) si rappresentino A e B mediante una codifica su 12 bit in complemento a due; (c) si rappresentino A e B mediante una codifica su 8 bit in complemento a uno; (d) si rappresentino A e B mediante una codifica su 12 bit in complemento a uno. Esercizio 7 (punti 3) Considerando una rappresentazione in virgola mobile mantissa (frazione) ed esponente n = f 10 exp, con 0 f < 1 usando la rappresenzatione modulo e segno in base 10 per f e exp, e assegnando 2 cifre più segno sia per f che per exp, fare un esempio di (a) numero rappresentabile; (b) underflow positivo; (c) overflow positivo; (d) underflow negativo; (e) overflow negativo; Esercizio 8 (punti 3) Si consideri l architettura denominata Mic-2. (a) Il control store contiene un numero di microistruzioni superiore rispetto all architettura Mic-1 ma inferiore in termini di lunghezza della singola microistruzione. (b) Dispone di una unità per l esecuzione in parallelo del caricamento delle istruzioni (prefetch). (c) L operando di sinistra dell ALU (bus A) è implicito, in quanto fornito sempre dal registro H. (d) L ALU effettua l incremento del registro PC per reperire l istruzione successiva. (e) In generale, i tempi di preparazione dei segnali di controllo ( w), di caricamento del contenuto di un registro sul bus B ( x), di funzionamento della ALU e dello shifter ( y), di propagazione dei risultati ai registri ( z) e la larghezza dell impulso di clock sono assunti più brevi rispetto a quelli dell architettura Mic-1. 3

4 Esercizio 9 (punti 3) Si consideri il bus di un elaboratore. (a) È un insieme di fili usato per collegare i componenti di un elaboratore. (b) La CPU ha sempre precedenza nell utilizzo del bus di un elaboratore. (c) I dispositivi che possono decidere di iniziare un trasferimento su un bus sono detti master e solitamente sono collegati al bus stesso per mezzo del bus driver. (d) In un bus asincrono si richiede a ciascun dispositivo la conoscenza dei tempi di risposta dell altro per portare a termine correttamente il trasferimento dei dati. (e) Con full handshake si denota l insieme di segnali di sincronizzazione per il trasferimento dei dati tra dispositivi con bus di tipo sincrono. (f) L arbitraggio del bus può essere centralizzato o decentralizzato. Nel primo caso uno schema tipico è denominato daisy chaining. Esercizio 10 (punti 3) Si consideri l architettura di un elaboratore detta di von Neumann. (a) In tale architettura dati e istruzioni sono memorizzati in una unica memoria. (b) In tale architettura dati e istruzioni sono di per sè indistinguibili. (c) In tale architettura l unità di controllo si occupa di interpretare ed eseguire le istruzioni prelevate dalla memoria. (d) Tale architettura non è più riconoscibile nei moderni calcolatori. (e) In tale architettura fa la comparsa per la prima volta un bus singolo per collegare i vari componenti del calcolatore. (f) In tale architettura è presente una unità aritmetico logico per eseguire le istruzioni interpretate dall unità di controllo. Esercizio 11 (punti 3) Si supponga che l istruzione di somma (a due indirizzi) ADD acc reg di un certo processore occupi 2 byte, con acc e reg due registri qualsiasi tra quelli disponibili e con il significato di acc := acc + reg. Dire di quanti registri è dotato il processore sapendo che questo possiede 64 differenti istruzioni i cui opcode sono rappresentati tutti dallo stesso numero di bit. Punti totali: 33/30. 4

5 Scritto di Architetture degli Elaboratori del 18/1/2007 MODULO RISPOSTE Cognome: Matricola: Nome: Corso: (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F 3. Sequenza ordinata: 4. 5

6 5. (1) (2) (3) (1 bis) (2 bis) (3 bis) 6. (a) A = B = (b) A = B = (c) A = B = (d) A = B = 7. (a) (b) (c) (d) (e) 6

7 8. (a) V F (b) V F (c) V F (d) V F (e) V F 9. (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F 10. (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F 11. Numero di registri: 7

8 Scritto di Architetture degli Elaboratori del 18/1/2007 SOLUZIONI Cognome: Matricola: Nome: Corso: 1. while (x < y) x = x + y; y = 0; 2. (a) V F (b) V F (c) V F (d) V F (e) V F (e) V F 3. Sequenza ordinata: (c) (f) (a) (b) (e) (d) 4. Si veda figura 3.24 Capitolo 3, sezione (1) 2 14 (2) 14 (3) 15 (1 bis) 2 13 (2 bis) 13 (3 bis) (a) A = B = (b) A = B = (c) A = B = (d) A = B =

9 7. (a) (b) (c) (d) (e) 8. (a) V F (b) V F (c) V F (d) V F (e) V F 9. (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F 10. (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F 11. Numero di registri: 2 (2 8 6)/2 = 32 9