Corso di Laurea di Ingegneria Elettronica

Transcript

1 Calcolatori Elettronici Prof. Ing. Fabio Roli Corso di Laurea di Ingegneria Elettronica Capitolo 7 Unità di Ingresso e Uscita Fonti Principali: Stallings, W., "Architettura e organizzazione dei calcolatori, progetto e prestazioni", Pearson Education Italia Srl, 2004 (ISBN: ), Cap. 6; Appunti del Docente ed altre fonti rielaborate.

2 Sommario Introduzione Il Bus e la sua gestione Modulo I/O e Periferiche I/O da programma I/O con interruzioni Direct Memory Access (DMA) Cenno ai Processori I/O Cenni sulle interfacce Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 2

3 Strutture di Interconnessione L insieme delle strutture di collegamento fra i vari moduli di un calcolatore viene detta Struttura di Interconnessione Le caratteristiche della Struttura di Interconnessione dipendono dai tipi di dati che devono essere scambiati fra i principali moduli di un calcolatore: Memoria Modulo di I/O CPU Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 3

4 Moduli Principali e loro Ingressi/Uscite Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 4

5 Struttura di Interconnessione a BUS Un Bus è una struttura di interconnessione che collega due o più moduli/dispositivi La sua caratteristica principale è quella di essere una struttura di interconnessione condivisa ( shared Bus) Più dispositivi sono collegati ad un unico bus Solo un dispositivo alla volta può usare il Bus Un Bus è tipicamente costituito da un insieme di linee di trasmissione per segnali digitali Le trasmissioni sul Bus possono essere parallele o seriali Il Bus che collega i principali moduli (CPU, Memoria, I/O) viene detto Bus di Sistema (System Bus) Ma tipicamente si ha più di un Bus in un moderno calcolatore Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 5

6 Struttura di interconnessione a bus Un calcolatore può essere visto come un insieme di unità funzionali, CPU, Unità di Memoria, Periferiche esterne per I/O (PER), interconnesse tramite una struttura detta Bus Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 6

7 Bus interni ed esterni In un moderno calcolatore si hanno: BUS interni, confinati all interno di una singola unità funzionale, e che collegano i blocchi funzionali contenuti nell unità BUS esterni, che si estendono all esterno dell unità funzionale, e che la collegano alle altre unità funzionali. I BUS esterni del calcolatore sono solitamente standardizzati. I Bus interni non sono normalmente standardizzati Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 7

8 Tipi di Bus I primi calcolatori erano dotati di un unico BUS esterno (BUS di sistema), collegante CPU, memoria e unità di I/O La maggior parte dei calcolatori odierni (dal 2000) è dotata di due bus esterni: BUS di memoria, collegante CPU e unità funzionali di memoria (banchi di memoria); BUS di I/O, collegante CPU e unità funzionali di I/O Possono esserci anche più di due bus esterni I BUS interni alle unità funzionali (es. interni alla CPU), non sono standardizzati, e spesso non sono nemmeno resi pubblici I BUS esterni del calcolatore sono invece standardizzati Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 8

9 PCI (Peripheral Component Interconnect) Bus Progettato da Intel nel 1990 per la famiglia Pentium Intel ne ha promosso il pubblico dominio (non coperto da brevetto) Può essere usato in una varietà di architetture singolo o multi processore Da 32 espandibile a 64 linee di dati a 66 MHz, con una velocità di trasferimento dati di 528 Mbyte/sec 32 Linee multiplexate per indirizzi/dati Temporizzazione sincrona e arbitraggio centralizzato Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 9

10 Schema logico di un BUS Data Bus: Trasporta dati ed istruzioni Può avere diverse ampiezze (8, 16, 32, 64 bit) Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 10

11 Schema di un BUS Address Bus: Identifica la sorgente o la destinazione dei dati La sua ampiezza determina lo spazio di memoria indirizzabile esplicitamente Es. Intel 8080 ha un address bus da 16 bit, quindi può indirizzare uno spazio di memoria da 64K Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 11

12 Schema di un BUS Control Bus: Trasmette informazioni di controllo e temporizzazione Segnali di Memory read/write Interrupt request Clock signals Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 12

13 Tecnologie per i Bus La maggior parte dei BUS esterni è realizzata tramite collegamenti elettrici: schede di BUS, con piste di collegamento e connettori montati sulla scheda cavi elettrici flessibili connettorizzati Alcuni BUS, ad altissime prestazioni, sono realizzati in fibra ottica (FiberChannel) Alcuni BUS recenti si basano su etere (onde radio, BlueTooth) Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 13

14 Concetti chiave sull I/O Tutte le operazioni di I/O fra le unità avvengono sostanzialmente attraverso i Bus Tali operazioni coinvolgono i seguenti problemi principali: Controllo del Bus: quali unità usano in un certo intervallo di tempo il/un Bus per le loro operazioni di I/O; come vengono gestite richieste in conflitto da parte di diverse unità Funzionamento del Bus: come vengono eseguite (e temporizzate ) le operazioni di I/O sul Bus Modalità di I/O: chi esegue le operazioni di I/O fatte sul BUS Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 14

15 Controllo del Bus In ogni istante, una sola unità possiede il controllo del BUS, cioè decide quali operazioni di I/O eseguire Generalmente la CPU possiede il controllo del BUS (o dei BUS, se ve n è più d uno), ma può anche cedere temporaneamente questo ruolo ad altre unità Concetto di Master e Slave L unità che detiene il controllo del BUS si chiama MASTER: decide quale operazione eseguire, lettura oppure scrittura, e in quale istante di tempo; decide ovviamente qual è l unità funzionale da leggere oppure da scrivere Le rimanenti unità funzionali, che non detengono il controllo del BUS, si chiamano SLAVE Ogni BUS è controllato da un unico MASTER; ogni MASTER può controllare più BUS. Il calcolatore deve possedere almeno un MASTER (di solito la CPU) Ogni BUS può collegare più SLAVE Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 15

16 Arbitraggio del Bus Normalmente la CPU ha il ruolo di MASTER tra le unità funzionali Tuttavia in determinate circostanze anche altre unità funzionali possono assumere temporaneamente il ruolo di MASTER. Unità di I/O: possono diventare MASTER per trasferire dati direttamente con la memoria, senza bisogno della CPU (DMA). (Co)processore di I/O: può diventare MASTER per prelevare operandi dalla memoria Arbitraggio del Bus In caso di cessione del ruolo di MASTER da un unità funzionale a un altra, o di più richieste contemporanee del Bus, occorre un meccanismo di ARBITRAGGIO DEL BUS, che ne regoli l utilizzo da parte delle unità funzionali Esistono due meccanismi principali di arbitraggio: centralizzato e distribuito Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 16

17 Arbitraggio Centralizzato Il meccanismo di arbitraggio centralizzato prevede: un apposita unità funzionale, che svolge la funzione di arbitro del BUS alcune linee (appartenenti alle linee di controllo del Bus) che collegano l arbitro del BUS alle unità funzionali che potrebbero richiedere il controllo del BUS L arbitro realizza il meccanismo di cessione del controllo del BUS, vale a dire la cessione del ruolo di MASTER Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 17

18 Arbitraggio Centralizzato in Daisy Chain Quando l unità di arbitraggio riceve una richiesta di BUS (BUS request), attiva la linea di conferma (BUS grant). La conferma viene passata in cascata alle unità potenziali richiedenti. Se un unità non ha una richiesta pendente, passa la conferma all unità successiva. Altrimenti trattiene per sé la conferma, senza passarla all unità successiva, e prende il controllo del BUS,comportandosi come MASTER Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 18

19 Arbitraggio Centralizzato con Richieste Il meccanismo di arbitraggio centralizzato con collegamento a festone (Daisy Chain) è un modo cablato (cioè hardware) per assegnare le priorità alle unità. L unità più vicina all arbitro è sempre quella a priorità massima. Per rendere più flessibile l assegnazione delle priorità si possono usare più festoni, ciascuno con la possibilità di inviare una sua richiesta indipendente Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 19

20 Bus Acknowledge Nei meccanismi di arbitraggio descritti, le unità non sono in grado di sapere quando un unità che aveva chiesto e ottenuto il controllo del BUS lo rilascia Si migliora l efficienza dell arbitraggio aggiungendo una terza linea di controllo: il segnale di accettazione : BUS acknowledge La linea di accettazione viene attivata dalle unità, non dall arbitro: un unità richiede e ottiene dall arbitro il controllo del BUS non appena l arbitro le invia la conferma, l unità che prende il controllo del BUS attiva la linea di accettazione (Bus Ack) e disattiva la linea di richiesta non appena l arbitro vede attivarsi la linea di accettazione, disattiva la linea di conferma Così, subito dopo che l unità ha preso il controllo del BUS, le linee di richiesta e di conferma sono già libere per un altra unità può dunque inviare subito una nuova richiesta, che resterà pendente; Questa seconda unità riceverà la conferma non appena la prima unità avrà rilasciato il controllo del BUS, disattivando la linea di accettazione Il meccanismo di accettazione è più complesso e costoso, ma è più efficiente Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 20

21 Bus Acknowledge: Esempio Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 21

22 Arbitraggio Distribuito Il meccanismo di arbitraggio distribuito a n linee prevede una linea di richiesta BUS per ogni unità. Non esiste alcun arbitro del BUS Le unità hanno priorità diverse e fissate. Le unità osservano tutte le linee di richiesta BUS Ogni unità può attivare solo la propria linea di richiesta BUS Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 22

23 Arbitraggio Distribuito Quando l unità deve diventare MASTER, si accerta che nessun altra unità a priorità superiore alla sua abbia attivato la propria linea di richiesta BUS Se così è, l unità attiva la sua linea di richiesta BUS e ottiene il controllo del BUS, diventando MASTER Confronto: si risparmia il costo dell arbitro, ma il numero di linee di controllo cresce con quello delle unità Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 23

24 Arbitraggio Distribuito Si può migliorare l arbitraggio distribuito a n linee usando solo 3 linee di controllo: impegno BUS (BUS busy): questa linea viene mantenuta attiva dall unità che detiene correntemente il controllo del BUS conferma BUS (BUS grant): è la linea di conferma, collegata a festone richiesta BUS (BUS request): l unità attiva questa linea per richiedere il BUS Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 24

25 Arbitraggio Distribuito: Considerazioni Presupposto: un unità che desideri diventare MASTER del BUS attende sempre di vedere: il segnale di impegno BUS inattivo e il proprio ingresso inattivo (NB: segnali attivi bassi ) prima di avanzare la propria richiesta di controllo del BUS In altri termini: l unità si accerta che un altra unità a priorità superiore non sia correntemente il MASTER del BUS Inoltre tutte le unità osservano la regola seguente: se l ingresso IN è attivo, anche l uscita OUT va tenuta attiva, indipendentemente dal resto In altri termini: se un unità vede che un altra unità a priorità superiore detiene il controllo del BUS, passa questa informazione a tutte le unità con priorità inferiore alla propria Quando si verificano le condizioni che consentono di avanzare una richiesta di controllo del BUS: l unità attiva la linea di richiesta BUS; l unità attiva la linea di impegno BUS; l unità attiva la propria uscita OUT Così l unità ottiene il controllo del BUS, diventando MASTER, e notifica il fatto a tutte le unità di priorità inferiore alla propria (poi disattiva la richiesta BUS) Il meccanismo di arbitraggio distribuito a 3 linee di controllo è ovviamente più semplice di quello a n linee di controllo Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 25

26 Funzionamento e Temporizzazione del Bus Le attività del calcolatore si sviluppano per cicli di BUS: in ogni ciclo avviene un operazione (o transazione) Le operazioni sono governate dal MASTER che detiene il controllo del BUS Gli SLAVE non possono dare inizio a un operazione in modo autonomo Operazioni: trasferimento di dati tra MASTER e SLAVE Operazione di lettura: un dato viene trasferito da uno SLAVE al MASTER Operazione di scrittura: un dato viene trasferito dal MASTER a uno SLAVE Nota bene: il punto di vista per stabilire la direzione del trasferimento (lettura o scrittura) è sempre e solo quello del MASTER che detiene (in quel momento) il controllo del BUS Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 26

27 Cicli del Bus L esecuzione di un programma da parte del calcolatore si esplica in una successione di cicli di BUS, che tipicamente saranno multipli del clock della CPU. lettura di una parola di memoria; scrittura di una parola di memoria; lettura di un registro di I/O; scrittura di un registro di I/O; riposo: il BUS non viene usato All interno di un ciclo possiamo avere sotto-cicli Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 27

28 Temporizzazione del Bus La temporizzazione è il modo con cui gli eventi (lettura, scrittura, ecc.) sono coordinati sul Bus Temporizzazione Sincrona Eventi determinati da un clock. Bus cycle=clock Cycle Tutto sincronizzato sui fronti del clock Molti eventi occupano uno o più cicli di clok Temporizzazione Asincrona L occorrenza di un evento dipende da quella dell evento precedente Modalità sincrona è più semplice ma meno flessibile. E comunque la più usata. Modalità asincrona consente a dispositivi di diversa velocità di condividere efficacemente il Bus Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 28

29 Esempio di Temporizzazione Sincrona Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 29

30 Esempio di Lettura Sincrona Semplificata Clock a 625 MHz. Ogni trasmissione sul bus impiega 4 cicli di clock = 6.4 ns Tempo di ciclo della memoria: 40 ns Tempo di lettura di una parola da 32 bit su bus da 32 bit: 52.8 ns 6.4 ns 40 ns 6.4 ns CLOCK READ ADDRESS DATA Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 30

31 Esempio di Lettura Asincrona Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 31

32 Esempio di Scrittura Asincrona Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 32

33 Esempio di Temporizzazione Sincrona e Asincrona N.B. anche nel caso sincrono possiamo avere dei segnali di controllo di sincronismo Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 33

34 Introduzione alle Modalità di I/O Unità di I/O = Insieme di Moduli di I/O Ciascuna modulo di I/O copre due funzioni fondamentali: controlla una o più periferiche connesse al sistema comunica dati da/alla perifierica a/dagli altri moduli dell architettura Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 34

35 Moduli di I/O: necessità Perché le periferiche non vengono connesse direttamente al bus di sistema? Esiste una grande varietà di periferiche in termini di funzionalità stampante, modem, etc. in termini di velocità di trasferimento sempre comunque inferiore a quella di CPU o memoria in termini di formato e lunghezza dei dati bisognerebbe adottare una logica diversa per ogni formato E dunque necessario un modulo che faccia da interfaccia tra CPU, memoria e periferiche Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 35

36 Esempi di velocità di trasmissione dati di alcune periferiche Bit per secondo Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 36

37 Tipi di Periferiche Tipo human readable video, stampanti, tastiera Tipo machine readable dischi, nastri magnetici Tipo communication Modem Network Interface Card (NIC) Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 37

38 Schema generale di una periferica MODULO I/O PERIFERICA Ai diversi tipi di interfacce fra modulo I/O e periferiche faremo un cenno più avanti Control signals: READ/WRITE Data bits: informazioni da/alla periferica Status signals Es. READY/NOT READY Control Logic pilota le operazioni del dispositivo (es. Leggi/scrivi, invia segnali di stato, posiziona la testina, etc.) Transducer Buffer Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 38

39 Funzioni del modulo di I/O: controllo e temporizzazione Scopi: corretto trasferimento del flusso dei dati interazione con le risorse interne (memoria e CPU) Funzionamento tipico per Input ( Lettura da periferica): il processore richiede al modulo di I/O lo stato della periferica il modulo restituisce lo stato della periferica se la periferica è pronta, il processore richiede il trasferimento dati inviando un comando al modulo I/O il modulo I/O effettua il trasferimento il modulo I/O invia i dati al processore Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 39

40 Funzioni del modulo I/O: comunicazioni con il processore e con la periferica Con riferimento all esempio precedente, il modulo di I/O deve effettuare le seguenti operazioni di comunicazione con la CPU: Decodifica dei comandi spediti come segnali sul control bus Es. per disco: read sector, seek track number Scambio dei dati attraverso il bus dati Stato della periferica Es. busy o ready Riconoscimento dell indirizzo della periferica Il modulo di I/O deve anche gestire le comunicazioni con le periferiche Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 40

41 Funzioni del modulo I/O: data buffering e error detection Il modulo I/O trasmette i dati alla velocità opportuna (processore o periferica) attraverso un meccanismo di buffering Il modulo I/O localizza e comunica al processore errori relativi a: malfunzionamenti meccanici errori nel trasferimento dati ad esempio attraverso il controllo della parità Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 41

42 Struttura logica del modulo I/O Le periferiche pilotate da un modulo di I/O rispondono ad un certo insieme di indirizzi Circuiti logici di controllo per ciascuna delle periferiche. N.B. più periferiche sono associate ad un unico modulo di I/O Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 42

43 Esempio di modulo di I/O: Intel 82C55A Programmable Peripheral Interface E un modulo di uso generale per I/O programmato o pilotato con interruzioni che era usato nelle architetture 80X86 (lo vediamo in dettaglio più avanti) Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 43

44 Ruolo principale del modulo I/O Nasconde le caratteristiche elettromeccaniche della periferica, in modo che i trasferimenti si riducano per il processore a semplici operazioni di lettura/scrittura A seconda della complessità i moduli di I/O assumono i nomi di: I/O controller: bassa complessità, richiedono un dettagliato controllo da parte del processore Usati nei microprocessori di basse prestazioni I/O processor: alta complessità, compiono gran parte del lavoro di I/O altrimenti richiesto al processore Usati nei microprocessori di alte prestazioni Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 44

45 Modalità di I/O I/O programmato controllo totale delle operazioni di I/O da parte del processore, mediante l esecuzione diretta di opportune istruzioni di I/O Pilotato da interruzioni un segnale interrompe l esecuzione di un programma per avviare un opportuna procedura di esecuzione delle operazioni di I/O Accesso Diretto alla Memoria ( Direct Memory Access, DMA) controllo ed esecuzione delle operazioni di I/O da parte di un modulo dedicato, diverso dal processore, che può accedere direttamente alla memoria Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 45

46 Sommario delle Tecniche di I/O Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 46

47 I/O programmato La responsabilità delle comunicazioni I/O e del trasferimento dati è interamente del programmatore, ovvero della CPU Il processore invia/riceve dati direttamente dal modulo I/O, e controlla periodicamente lo stato della periferica La velocità di trasferimento dipende dalla periferica Il processore attende che la periferica completi il suo compito prima di proseguire l esecuzione del programma Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 47

48 I/O programmato: i comandi della CPU Il processore invia la richiesta di operazione I/O insieme all indirizzo della periferica La richiesta di operazione I/O può essere: Controllo: attivazione della periferica (es. nel caso di un nastro operazione di rewind ) Test: Verifica se la periferica è pronta per l uso Verifica se la precedente operazione I/O è completata Read: trasferimento dati da periferica a buffer successivo trasferimento sul bus dati Write: trasferimento dati sul bus dati e poi alla periferica Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 48

49 Esempio di flusso di I/O programmato ( read ) Esempio di lettura di una parola Tutte le istruzioni nel diagramma di flusso sono eseguite dalla CPU, e devono essere previste dal programmatore Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 49

50 I/O programmato: le istruzioni alla periferica Le istruzioni abitualmente usate per il trasferimento dati dai registri alla memoria vengono facilmente utilizzate come istruzioni I/O Per identificare in modo univoco la periferica, le si associa un indirizzo In tal modo è possibile mapparla in memoria associandole uno dei possibili indirizzi della linea indirizzi del bus ( memory-mapped I/O) Altrimenti, si può modificare il formato dell istruzione in modo da distinguere indirizzi di memoria e indirizzi di periferica ( isolated I/O) Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 50

51 Memory-mapped I/O e Isolated I/O: Un esempio Sono locazioni di memoria, non registri! Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 51

52 Memory-mapped I/O e Isolated I/O: vantaggi e svantaggi Memory-mapped I/O sfrutta appieno le potenzialità delle istruzioni di macchina riduce la memoria disponibile Isolated I/O istruzioni dedicate garantisce la piena disponibilità della memoria Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 52

53 I/O pilotato con interruzioni Nell attesa che la periferica risponda, il processore può fare altro lavoro utile (come già accennato nel Capitolo 3) Quando la periferica è pronta, avverte il processore con un segnale sul bus di controllo (segnale di interruzione ) Il processore interrompe quanto sta facendo, ed esegue una opportuna procedura per la gestione dell interruzione, ovvero dell operazione di I/O richiesta Dopo aver compiuto l operazione di I/O, la CPU riprende l esecuzione del programma interrotto Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 53

54 Esempio di I/O a mezzo interruzioni ( read ) Esempio di lettura di una parola La CPU deve verificare se il modulo di I/O ha inviato un segnale di interruzione Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 54

55 Interruzioni: esempio Punto di vista del modulo I/O riceve una richiesta di lettura dal processore legge il dato dalla periferica e lo mette nel buffer Invia un segnale di interruzione dopo che il dato è stato trasferito nel bus, è pronto per una nuova operazione Punto di vista del processore invia una richiesta di lettura al modulo I/O, e prosegue l esecuzione del processo in corso al termine di ogni ciclo di esecuzione di un istruzione, controlla se sia stata emessa un interruzione da detto modulo se è stata emessa, il processore interrompe il processo, salva il contesto ed esegue la routine di gestione dell interruzione al termine delle operazioni di I/O, ripristina il contesto e prosegue l esecuzione del processo in corso Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 55

56 I/O pilotato da interruzioni: algoritmo base Registro PSW (Program Status Word): contiene le informazioni sullo stato della CPU Assieme al registro PC (Program Counter) forma l insieme minimo di informazioni necessarie a ripristinare il contesto Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 56

57 Indirizzamento e priorità con interruzioni Meccanismo di indirizzamento Come risalire alla periferica che ha generato l interruzione, in presenza di segnali di interruzione multipli? Meccanismi di priorità fra le periferiche Quale periferica servire per prima, in presenza di interruzioni multiple? E se si presenta una seconda interruzione durante l esecuzione di una subroutine di gestione di un interruzione? Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 57

58 Indirizzamento e priorità Linee di interruzione multiple una linea per ogni periferica impraticabile al crescere delle periferiche si assegna il bus alla periferica con la linea a maggiore priorità Polling via software nel ricevere un interruzione, il processore avvia una subroutine per cercare la periferica che l ha emessa linea di controllo dedicata TEST I/O lettura del registro di stato nel modulo I/O la priorità dipende dall ordine di polling svantaggio: perdita di tempo Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 58

59 Indirizzamento e priorità Daisy Chain è un polling via hardware la linea di ricezione interrupt è connessa serialmente ai vari moduli I/O il dispositivo di I/O di solito risponde con un indirizzo che corrisponde alla locazione di partenza della subroutine di gestione dell interruzione ( interruzione vettorizzata ) risolve anche il problema della priorità tra periferiche Possesso del bus ( Bus master ) l interruzione viene emessa dalla periferica che per prima ha guadagnato l uso del bus di sistema secondo lo schema di arbitraggio in uso Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 59

60 Intel 82C59A Interrupt Controller E il gestore delle interruzioni nelle architetture 80X86 connesso all unica linea INTR e INTA Può gestire fino a 8 moduli I/O Connessione ad altri 82C59A per gestire fino a 64 moduli Modalità di priorità Fully nested: ordinate da 0 a 7 Rotating: i moduli che vengono messi nella coda dopo essere stati serviti per primi diventano a bassa priorità Special mask: inibizione delle interruzioni per alcuni dispositivi Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 60

61 Intel 82C55A Programmable Peripheral Interface E un modulo di uso generale per I/O programmato o pilotato con interruzioni nelle architetture 80X86 Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 61

62 Uso del 82C55A per il controllo di tastiera e monitor La tastiera presenta un input di 8 bit Notare le linee di handshaking C4-C5 e C1-C2 Con il 82C55A i segnali Shift, C o n t r o l, Backspace e Clear sono interpretati come semplici bit Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 62

63 Direct Memory Access (DMA) Limiti del I/O programmato e del I/O pilotato con interruzioni la velocità di trasferimento è limitata dalla velocità con cui il processore può verificare e servire una periferica le istruzioni di I/O sono comunque eseguite dal processore Il modulo per l Accesso Diretto alla Memoria (DMA) supera tali limiti, soprattutto quando il numero di trasferimenti è elevato Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 63

64 Il modulo DMA E un modulo hardware aggiuntivo al modulo I/O Richiede in Input: la locazione iniziale su/da cui trasferire i dati il numero di parole da trasferire l indirizzo del relativo modulo di I/O Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 64

65 Algoritmo base con il DMA Il DMA riceve dalla CPU le informazioni necessarie per il trasferimento Il processore prosegue nell esecuzione del programma in corso Nel frattempo il DMA effettua il trasferimento richiesto Al termine del trasferimento il DMA emette un interruzione per segnalare al processore che l operazione di I/O è conclusa Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 65

66 Modalità di trasferimento con DMA Block transfer la modalità più veloce il DMA diventa master del bus per il trasferimento dei dati il processore ne riprende il controllo solo a trasferimento avvenuto utile per unità I/O del tipo disco o stampanti Transparent la modalità più lenta il DMA effettua un trasferimento solo quando il bus non serve al processore Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 66

67 Modalità di trasferimento con DMA Furto di ciclo il trasferimento avviene in determinati punti del ciclo di esecuzione delle istruzioni il processore viene interrotto prima che acceda al bus, del quale il DMA assume il controllo per un ciclo Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 67

68 Configurazioni del modulo DMA (1) Il DMA funziona da secondo processore Ogni trasferimento richiede due cicli di clock Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 68

69 Configurazioni più efficienti del modulo DMA (2) Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 69

70 I/O programmato, I/O con interruzioni e DMA a confronto Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 70

71 Evoluzione della gestione del I/O Controllo totale da parte della CPU I/O programmato I/O con interruzioni I/O con DMA Canali I/O: il modulo di I/O viene dotato di un processore in grado di eseguire un proprio set di istruzioni I/O senza l intervento della CPU Processori I/O: il canale I/O viene dotato di memoria locale molto usati nel controllo di terminali interattivi Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 71

72 Interfacciamento delle periferiche E la connessione tra modulo I/O e periferica Cambia in funzione del tipo di periferica Due tipi di interfacciamento Parallelo: linee multiple di connessione, tutti i bit di una parola vengono trasmessi simultaneamente dischi, nastri, periferiche molto veloci Seriale: un unica linea di connessione, i bit vengono trasmessi uno alla volta stampanti, terminali Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 72

73 Configurazioni delle interfacce Point-to-point una connessione dedicata tra periferica e modulo I/O tastiera, monitor, modem esterno Es. EIA-232 Multipoint si tratta, di fatto, di un bus esterno, con una logica simile ai bus interni dispositivi multimediali, dischi, nastri Es. SCSI, FireWire, USB Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 73

74 Small Computer System Interface (SCSI) Macintosh, 1984 ora usata anche in sistemi Windows/Intel Era l interfaccia standard per dispositivi esterni CD-ROM, audio, dischi rimovibili Tipo parallelo E una sorta di bus in cui i dispositivi sono connessi in daisy chain I dispositivi possono dialogare tra loro senza coinvolgere il processore Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 74

75 IEEE 1394 FireWire Serial Bus Bus seriale ad alte prestazioni Veloce Poco costoso Facile da implementare Utilizzato in videocamere digitali, VCR e TV Lo scopo è realizzare una interfaccia con un singolo connettore in grado di gestire molteplici periferiche mouse, stampante, SCSI, dischi esterni Ispirato al connettore Nintendo Gameboy Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 75

76 Bus USB - Universal Serial Bus Ai calcolatori sono spesso collegate numerose periferiche a bassa/ media velocità: tastiera, puntatore (mouse), lettori floppy e CD, casse acustiche, cuffia, microfono, macchine fotografiche, ecc. In origine ognuna di queste periferiche aveva un proprio BUS di I/O indipendente Il BUS USB è stato ideato allo scopo di fornire un BUS di I/O universale per le periferiche a bassa/media velocità; oggi si usa spesso nei calcolatori di classe PC Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 76

77 Per saperne di più Vedere il sito sito del Technical Committee of the National Committee on Information Technology Standards, dove si possano trovare molte informazioni su periferiche, interfacce, etc. Leggersi il Paragrafo 6.7 del libro di riferimento sulle Interfacce SCSI e FireWire Vedere il sito del libro di riferimento (Chapter 7 - Input/Output) Per sapere qualcosa sull interfaccia USB (Universal Serial Bus): Calcolatori Elettronici Unità di I/O Prof. Ing. F. Roli 77