Sintesi Logica dal livello RTL. FPGA Xilinx Virtex II

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Sintesi Logica dal livello RTL. FPGA Xilinx Virtex II"

Transcript

1 Sintesi Logica dal livello RTL FPGA Xilinx Virtex II 1

2 Sintesi Logica dal livello RTL La Sintesi Logica si occupa di trasformare la descrizione di un circuito a livello RTL (Register Transfer Level) in una rappresentazione di più basso livello del circuito (gate level) circuito a livello RTL viene descritto in termini di: segnali elementi di memoria (registri) operazioni logiche tra tali segnali può essere descritto in un linguaggio di descrizione dell'hardware (VHDL o Verilog) descrizione a livello gate: prevede l'utilizzo di porte logiche e registri (flip-flop o latch) viene usata dagli applicativi per i passi successivi dello sviluppo di un circuito: piazzamento e routing (place&route) creazione della disposizione fisica (layout) del circuito integrato 2

3 Sintesi Logica dal livello RTL tramite VHDL Il VHDL (VLSI Hardware Description Language) è un linguaggio completo (e complesso) nato originariamente per la descrizione di componenti hardware (e non di specifiche) e consente operazioni che non hanno un corrispettivo in hardware soltanto un sottoinsieme del VHDL è sintetizzabile è necessario conoscere quali costrutti sono sintetizzabili e con quali limitazioni Lo stile di descrizione ha in genere un grande impatto sull'hardware sintetizzato, molto più di un linguaggio di alto livello esiste uno standard IEEE , ma i meccanismi di sintesi sono solo in parte standardizzati diversi strumenti (software) di sintesi possono dare risultati anche molto diversi i risultati della sintesi dipendono anche dalla libreria di gate su cui viene eseguita 3

4 Sintesi Logica lo standard IEEE To develop a standard syntax and semantics for VHDL RTL synthesis. This standard shall define the subset of IEEE 1076 (VHDL) which is suitable for RTL synthesis and shall define the semantics of that subset for the synthesis domain. definito da VHDL SIWG (Synthesis Interoperability Working Group) lo standard IEEE specifica: lo stile di descrizione per la sintesi a cui i produttori di software per la sintesi devono adeguarsi lo stile di descrizione per la sintesi che i produttori di modelli/ip devono usare per la portabilità conformità dei tool di sintesi + conformità IP => Codice portabile = Nessun problema di sintesi è in fase di definizione lo standard IEEE X 4

5 VHDL sintetizzabile: costrutti supportati Accanto allo standard , ne esiste uno di fatto, un insieme minimo di costrutti supportati dalla maggior parte dei sofware di sintesi tali costrutti sono: entity, architecture e package function e procedure library IEEE Std_Logic_1164, Std_Logic_Unsigned, Std_Logic_Signed, Numeric_Std e Numeric_Bit porte di tipo in, out, inout e buffer signal, constant e variable (queste ultime soltanto in processi, procedure e funzioni) tipi composti array e record di tipo integer e subtype natural e positive (il tipo integer deve avere un vincolo sul range) tipi enumerativi definiti dall'utente (es.: type State is (s0, s1, s2, s3);) 5

6 VHDL sintetizzabile: costrutti supportati altri costrutti supportati: operatori quali +, -, *, /, **, mod, abs, not, =, /=, <, >, <=, >=, and, or, not, nand, nor, xor, xnor, sll, srl, sla, sra, rol, ror, & istruzioni sequenziali assegnamenti di segnali e variabili, wait, if, case, loop, for, while, return, null, chiamate a function e procedure è permessa solo un'istruzione di wait in un processo istruzioni concorrenti assegnamenti di segnali, process, block, istanze di componenti, generate generic nelle entità attributi predefiniti 'range, 'event,... (con qualche limitazione) 6

7 VHDL sintetizzabile: costrutti non supportati costrutti NON supportati dalla maggior parte dei software di sintesi: tipi access e file i primi sono simili ai puntatori C, i file non hanno corrispondenza diretta con l'hardware tipi di segnali register e bus usati di rado guarded block usati di rado istruzioni di controllo dei loop next ed exit un tool di sintesi crea la logica da un loop esplicitandolo in una serie di iterazioni oggetti di tipo real i numeri floating point non possono essere mappati in hardware funzioni di risoluzione definite dall'utente prima dello Standard IEEE 1164, i progettisti creavano la loro logica a più valori e le funzioni di risoluzione per supportare gli aspetti della simulazione legati alla tecnologia nessuna di queste soluzioni custom è standard e quindi non dovrebbe mai essere utilizzata per la sintesi 7

8 VHDL sintetizzabile: costrutti ignorati costrutti ignorati: istruzioni assert e report servono per mandare messaggi alla console, quindi non hanno a che fare con l'hardware wait for e after i tool di sintesi non hanno modo di creare uno specifico tempo di ritardo, tranne se non viene generato contando gli impulsi di clock transport e inertial non potendo generare dei ritardi generici, i tool di sintesi ignorano il tipo di ritardo indicato 8

9 Sintesi Logica: Flip-Flop e Latch Un problema tipico della sintesi dal livello RTL è il riconoscimento di flip-flop e latch da parte del sintetizzatore non esistono costrutti per: marcare della logica come sequenziale o combinatoria marcare dei segnali come clock (almeno in fase di sintesi) il sintetizzatore produrrà: dei flip-flop quando ci sono segnali che cambiano sui fronti di un segnale che identificherà di conseguenza come clock dei latch nei casi in cui un segnale rimane inalterato al variare degli altri segnali, all'interno di un blocco combinatorio 9

10 Sintesi Logica: Flip-Flop e Latch Se una struttura hardware non è un blocco sequenziale sensibile ai livelli (latch) o ai fronti (flip-flop) deve essere un blocco combinatorio: per garantire che il sintetizzatore non inserisca elementi di memoria, bisogna rispettare alcune regole: i segnali che vengono utilizzati nel blocco dovranno essere presenti nella sensitivity list del processo i segnali assegnati in un ramo di if o case, dovranno essere assegnati in ogni ramo oppure avere un valore di default (un'assegnazione prima del case o dell'if) un esempio tipico è il caso delle macchine a stati 10

11 Sintesi Logica: Macchine a Stati Finiti Nella realizzazione di una macchina astati bisogna prestare attenzione anche ad altre questioni: evitare di utilizzare blocchi di if innestati si ha la formazione di una struttura a priorità lunghe catene di porte con maggiore ritardo preferire l'utilizzo del costrutto case si ottiene una struttura simile a multiplexer parallela con ridotto ritardo verificare quale codifica per gli stati utilizza il sintetizzatore in genere si affidano ad una euristica per decidere se è preferibile una binaria o one-hot (non minima) 11

12 process(in_a) Sintesi Logica: Macchine a Stati Finiti begin Out_0 <= "00"; Out_1 <= "00"; case STATE is when S0 => Out_0 <= In_A; STATE <= S1; when S1 => Out_1 <= In_A; STATE <= S0; end case; end process; 12

13 process(in_a) Sintesi Logica: Macchine a Stati Finiti begin case STATE is when S0 => Out_0 <= In_A; Out_1 <= "00"; STATE <= S1; When S1 => Out_1 <= In_A; Out_0 <= "00"; STATE <= S0; end case; end process; 13

14 Sintesi Logica: Macchine a Stati Finiti process(in_a) begin case STATE is end case; when S0 => Out_0 <= In_A; STATE <= S1; When S1 => Out_1 <= In_A; STATE <= S0; end process; 14

15 VHDL sintetizzabile: inferenza di un latch architecture behav_latch of inference_latch is begin Y <= D when E = '1' else Y; O <= Y; end architecture; 15

16 VHDL sintetizzabile: processi combinatori I processi combinatori devono avere nella sensitivity list tutti i segnali di ingresso: comb_process: process(a,b) begin C <= not(a and B) after 20 ns; D <= not B after 20 ns; end process comb_process; situazione da evitare, il comportamento del tool di sintesi potrebbe essere diverso da quello atteso comb_process: process(a) begin C <= not (A and B) after 20 ns; D <= not B after 20 ns; end process comb_process; 16

17 VHDL sintetizzabile: processi combinatori Nei processi combinatori tutti i segnali devono essere asssegnati in tutte le ramificazioni di case e if i costrutti case e if devono coprire tutte le condizioni: if_process: process(sel, in_a, in_b) begin if sel = "00" then out_0 <= in_a; elsif sel = "01" then out_0 <= in_b; end if; end process; 17

18 VHDL sintetizzabile: processi sequenziali I processi sequenziali portano in un flip-flop tutti i segnali assegnati all'interno del processo i due processi che seguono vengono sintetizzati allo stesso modo: seq_process_a: process seq_process_b: process(clk) begin wait until clk = '0'; C <= not(a and B); D <= not B after 10 ns; end process seq_process_a; begin if clk'event and clk = '1' then C <= not(a and B); D <= not B; end if; end process seq_process_b; 18

19 VHDL sintetizzabile: processi sequenziali 19

20 architecture sig_internal of sig_internal is signal e : std_logic; begin process(clock) begin if clock'event and clock = '1' then e <= a and b; d <= e and c; end if; end process; end architecture; VHDL sintetizzabile: utilizzo di segnali interni 20

21 architecture var_internal of var_internal is begin process(clock) variable e : std_logic; begin if clock'event and clock = '1' then e := a and b; d <= e and c; end if; end process; end architecture; VHDL sintetizzabile: utilizzo di variabili 21

22 VHDL sintetizzabile: vincoli per il sintetizzatore È possibile fornire al sintetizzatore dei vincoli; possono essere : di diverso tipo: di area sulla struttura sulle risorse temporali... forniti in diverso modo come attributo, nel codice VHDL come opzioni del sintetizzatore tramite file aggiuntivi specifici 22

23 VHDL sintetizzabile: vincoli per il sintetizzatore Vincolo sulle risorse fornito come attributo all'interno del codice VHDL: attribute black_box : BOOEAN; attribute black_box of my_comp : component is TRUE; Vincolo di timing fornito in un file UCF (User Constraint File) NET "System_Clock" TNM_NET = "System_Clock_i"; TIMEGRP "System_Clock" = "System_Clock_i"; TIMESPEC "TS_System_Clock" = PERIOD "System_Clock" 8000 ps HIGH 50 %; 23

24 VHDL sintetizzabile: vincoli per il sintetizzatore Vincolo sulla codifica delle macchine a stati fornito come opzione del sintetizzatore: 24

25 Dispositivi FPGA Field Programmable Gate Array (FPGA) array bidimensionali di blocchi logici e flip-flop con interconnessioni programmabili elettricamente poste tra di essi le interconnessioni sono come degli interruttori programmabili elettricamente i blocchi di logica vengono implementati tramite funzioni logiche a basso fanin è possibile configurare l'intersezione tra i blocchi di logica la funzione di ogni blocco di logica 25

26 FPGA Xilinx Virtex II I dispositivi Virtex II sono FPGA SRAM-based caratterizzati dai seguenti elementi configurabili: blocchi di input/output (IOB) blocchi logici configurabili (CLB) risorse di routing 26

27 FPGA Xilinx Virtex II Gli elementi programmabili sono controllati da valori memorizzati in celle di memoria statica, la memoria di configurazione è una SDRAM, quindi volatile e deve essere configurata dopo l'accensione i valori di programmazione vengono caricati nelle celle di memoria durante la configurazione possono essere ricaricati per cambiare le funzioni degli elementi programmabili sono forniti sotto forma di bitstream, che contiene: le istruzioni per la logica di controllo della configurazione i dati per la memoria di configurazione 27

28 FPGA Xilinx Virtex II: Architettura La logica configurabile interna comprende quattro categorie di elementi, organizzati in un array regolare: CLB (Configurabile Logic Block), elementi funzionali per la logica combinatoria e sincrona comprendono elementi di memorizzazione di base moduli di memoria Block SelectRAM, elementi di RAM dual-port da 18 Kbit blocchi Multiplier, moltiplicatori dedicati 18-bit x 18-bit gestori dei clock, blocchi DCM (Digital Clock Manager) offrono soluzioni per la compensazione del ritardo nella distribuzione del clock permettono moltiplicazione e divisione della frequenza di clock permettono variazione della fase con sensibilità grossolana o fine 28

29 FPGA Xilinx Virtex II: Interconnessioni Tutti gli elementi della logica configurabile sono interconnessi mediante risorse di routing programmabili (Active Interconnect Technology) la matrice di routing generale (General Routing Matrix, GRM) è un array di interruttori di routing l'interconnessione programmabile generale è gerarchica ogni elemento programmabile è collegato ad una matrice di switch, permettendo connessioni multiple alla matrice di routing generale tutti gli elementi programmabili, comprese le risorse di routing, sono controllate dai valori memorizzati nelle celle di memoria statica questi valori sono caricati nelle celle di memoria durante la configurazione e possono essere ricaricati per cambiare le funzioni degli elementi programmabili 29

30 FPGA Xilinx Virtex II: Memoria e Logica di Configurazione La memoria di configurazione delle Virtex II è ordinata in frame verticali (colonne), con un ampiezza pari a un bit ed estesi dal limite superiore a quello inferiore del dispositivo ogni operzione di scrittura o lettura sulla memoria di configurazione deve essere effettuata su uno o più frame completi non è possibile indirizzare porzioni di frame i frame della memoria di configurazione non mappano direttamente una determinata parte di hardware, ma configurano una sottile fetta (slice) di molte risorse fisiche La logica di configurazione delle Virtex II consiste in: un processore di pacchetto controlla il flusso dei dati dall'interfaccia di configurazione (SelectMAP, JTAG o Seriale) ai registri appropriati un insieme di registri e segnali globali, controllati dai registri di configurazione controllano tutti gli aspetti della configurazione 30

31 FPGA Xilinx Virtex II: Memoria e Logica di Configurazione 31

32 FPGA Xilinx Virtex II: Configurazione Le caratteristiche programmabili in un dispositivo Virtex II sono controllate da celle di memoria volatili, la memoria di configurazione, che definisce: le equazioni delle LUT il routing dei segnali gli standard di tensione degli IOB tutti gli altri aspetti del design utente per programmare la memoria di configurazione, vengono forniti in forma di bitstream i dati per la memoria di configurazione le istruzioni per la logica di controllo della configurazione 32

33 FPGA Xilinx Virtex II: Modalità di Configurazione Il bitstream viene distribuito al dispositivo attraverso una delle interfacce di configurazione, JTAG, SelectMAP o Serial, utilizzando una delle cinque modalità seguenti: Master Serial l'fpga viene configurato caricando un bit per ogni ciclo del clock di configurazione (CCLK) in questa modalità l'fpga controlla il pin del CCLK Slave Serial (default) l'fpga viene configurato caricando un bit per ogni ciclo del CCLK in questa modalità il pin del CCLK dell'fpga è controllato da una sorgente esterna Master SelectMAP fornisce un'interfaccia del bus dati ad 8 bit bidirezionale per la logica di configurazione in questa modalità l'fpga controlla il pin del CCLK Slave SelectMAP fornisce un'interfaccia del bus dati ad 8 bit bidirezionale per la logica di configurazione in questa modalità il pin del CCLK dell'fpga è controllato da una sorgente esterna Boundary Scan (IEEE 1532 e IEEE 1149) - in questa modalità, la configurazione viene interamente effettuata attraverso la Test Access Port (TAP) 33

34 FPGA Xilinx Virtex II: Processo di configurazione Il processo di configurazione prevede il caricamento del bitstream di configurazione nell'fpga utilizzando la modalità selezionata ci sono quattro fasi principali nel processo di configurazione: clear della memoria eliminazione di qualsiasi dato dalla memoria di configurazione inizializzazione vengono campionati i pin di mode (selezionano la modalità di configurazione) e il dispositivo viene posto in attesa del bitstream caricamento dei dati di configurazione sotto forma di bitstream avvio del dispositivo il dispositivo viene portato fuori dal processo di configurazione e viene reso operativo 34

35 FPGA Xilinx Virtex II: Riconfigurazione Il termine riconfigurazione in questo contesto descrive il processo di riprogrammazione di un dispositivo senza effettuare la fase di clear della memoria la riconfigurazione può coinvolgere: l'intero dispositivo (riconfigurazione totale) una parte del dispositivo (riconfigurazione parziale) la riconfigurazione può avvenire: mentre il dispositivo è nello stato di shutdown (riconfigurazione shutdown) mentre il dispositivo continua ad operare (riconfigurazione attiva) ci sono due ragioni per effettuare la riconfigurazione parziale: per cambiare il comportamento del design senza riconfigurare totalmente il dispositivo per correggere i bit upset nella memoria di configurazione, in ambienti caratterizzati da forti radiazioni 35

36 FPGA Xilinx Virtex II: Flusso di sviluppo Il flusso di progetto per le Virtex II procede come di seguito: Design Entry Sintesi Implementazione l'implementazione di design su Virtex II è facilitata dal tool Xilinx Integrated Software Environment (ISE) il processo di implementazione delle Virtex II è costituito da: translation (NGDBuild) mapping (MAP) place and route (PAR) generazione del file di configurazione (BitGen) 36

37 FPGA Xilinx Virtex II: Design & Sintesi Design Entry Sintesi vengono utilizzati dei tool software detti EDA (Electronic Design Automation) funzionalità di design entry dal design schematico a metodologie di design avanzate HDL editor HDL funzionalità di supporto per l'utente (highlight del codice, template del linguaggio...) funzionalità di generazione di macchine a stati e di IP (Intellectual Property) Core compilazione del codice VHDL analisi e ottimizzazione del codice VHDL controllo della sintetizzabilità del codice VHDL generazione di una rete di porte logiche (netlist) prima stima di occupazione di area e timing delle net, in relazione al dispositivo scelto 37

38 NGDBuild MAP effettua l'operazione di translation di una netlist genera un file NGD (Native Generic Data), che descrive il design in termini di elementi logici, come gate AND, OR, decoder, flip-flop e RAM il file NGD può essere già mappato sulla famiglia di dispositivi desiderata effettua il mapping di un design logico su un FPGA Xilinx stabilisce la corrispondenza tra la logica ed i componenti dell'fpga target celle di logica celle di I/O macro fisiche... FPGA Xilinx Virtex II: Implementazione produce un file NCD (Native Circuit Description), una rappresentazione fisica del design mappato sui componenti dell'fpga 38

39 PAR effettua il place and route decide il piazzamento dei componenti e le connessioni degli elementi è possibile usare il file NCD di uscita come guida per dei run supplementari del PAR il programma segue due possibili direttrici: BitGen Cost-Based considera vincoli come la lunghezza delle connesioni e le risorse di routing disponi Timing-Driven per incontrare i vincoli di timing richiesti dal design produce il bitstream per la configurazione del dispositivo, a partire da un file NCD in cui il routing è completo il file binario generato contiene le informazioni di configurazione del file NCD, che definiscono la logica interna e le interconnessioni le informazioni relative al dispositivo FPGA Xilinx Virtex II: Implementazione i dati binari del file di configurazione possono essere trasferiti nelle celle di memoria dell'fpga 39

Facoltà di Ingegneria Corso di Studi in Ingegneria Informatica. Metodologie e strumenti per il reengineering del workflow management

Facoltà di Ingegneria Corso di Studi in Ingegneria Informatica. Metodologie e strumenti per il reengineering del workflow management Descrizione di Macchine a Stati finiti in VHDL Descrizioni di Macchine a Stati finiti in VHDL In questa lezione vedremo come un sistema digitale sequenziale può essere descritto in VHDL. Outline: Macchine

Dettagli

Descrizioni VHDL Behavioral

Descrizioni VHDL Behavioral 1 Descrizioni VHDL Behavioral In questo capitolo vedremo come la struttura di un sistema digitale è descritto in VHDL utilizzando descrizioni di tipo comportamentale. Outline: process wait statements,

Dettagli

Introduzione al VHDL. Alcuni concetti introduttivi

Introduzione al VHDL. Alcuni concetti introduttivi Introduzione al VHDL Alcuni concetti introduttivi Riferimenti The VHDL Cookbook, Peter J. Ashenden, Reperibile nel sito: http://vlsilab.polito.it/documents.html The VHDL Made Easy, David Pellerin, Douglas

Dettagli

Elettronica dei Sistemi Digitali Dispositivi logici programmabili

Elettronica dei Sistemi Digitali Dispositivi logici programmabili Elettronica dei Sistemi Digitali Dispositivi logici programmabili Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 6013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/

Dettagli

Calcolatori Elettronici M Modulo 2. 02 - Linguaggio VHDL Parte 1/2

Calcolatori Elettronici M Modulo 2. 02 - Linguaggio VHDL Parte 1/2 Calcolatori Elettronici M Modulo 2 02 - Linguaggio VHDL Parte 1/2 1 Caratteristiche dei linguaggi HDL Gli HDL, essendo linguaggio di programmazione finalizzati a modellare l HARDWARE, presentano delle

Dettagli

Reti Logiche A. Introduzione al VHDL

Reti Logiche A. Introduzione al VHDL Reti Logiche Introduzione al VHDL Gianluca Palermo Politecnico di Milano Dipartimento di Elettronica e Informazione e-mail: gpalermo@fusberta.elet.polimi.it 1 Sommario Introduzione Struttura di un modello

Dettagli

Progettazione di circuiti digitali e linguaggio VHDL

Progettazione di circuiti digitali e linguaggio VHDL Progettazione di circuiti digitali e linguaggio VHDL Sergio Ricciarini ~ INFN Firenze Corso di Elettronica Generale I Laurea Specialistica in Scienze Fisiche e Astrofisiche Dip. di Fisica - Università

Dettagli

Xilinx ISE Tutorial File -> New Project...

Xilinx ISE Tutorial File -> New Project... Xilinx ISE Tutorial L obiettivo di questo tutorial è il mappaggio di una semplice porta logica AND su una particolare FPGA, la Xilinx Spartan 3E, integrata nella board Digilent Nexys 2 500K, che utilizzeremo

Dettagli

Misuratore di frequenza

Misuratore di frequenza UNIVERSITÀ DEGLI STUDI DI PADOVA Misuratore di frequenza Tesi di laurea triennale in ingegneria dell Informazione Antonio Rizzo Matricola: 610143 28/09/2012 Relatore: Daniele Vogrig Realizzazione di un

Dettagli

Università degli Studi di Padova. Corso di Laurea in Ingegneria Elettronica

Università degli Studi di Padova. Corso di Laurea in Ingegneria Elettronica Università degli Studi di Padova Corso di Laurea in Ingegneria Elettronica Sviluppo di un sistema anti intrusione su scheda FPGA Laureando: Loris Pretto Relatore: Prof. Daniele Vogrig Sommario Scopo della

Dettagli

CAPITOLO 2. 2.1 Evoluzione nella progettazione dei circuiti integrati

CAPITOLO 2. 2.1 Evoluzione nella progettazione dei circuiti integrati CAPITOLO 2 Questo capitolo contiene una breve storia sull evoluzione nella progettazione dei circuiti integrati, seguita da una approfondita analisi dei mezzi che vengono usati attualmente a tale scopo,

Dettagli

Descrizione VHDL di componenti combinatori

Descrizione VHDL di componenti combinatori Descrizione VHDL di componenti combinatori 5 giugno 2003 1 Decoder Il decoder è un componente dotato di N ingressi e 2 N uscite. Le uscite sono poste tutte a 0 tranne quella corrispondente al numero binario

Dettagli

Nonostante l avvento delle più moderne

Nonostante l avvento delle più moderne di terminati ad entrambe le estremità con un impedenza di questo valore. Come già detto se si vuole ottenere la massima luminosità di uno dei segnali di colore occorre fornire circa 0.7V. Per fare questo

Dettagli

Sistemi Embedded. Sommario

Sistemi Embedded. Sommario Sistemi Embedded Tecnologie hardware Ing. Luigi Pomante Università dell Aquila DEWS luigi.pomante@univaq.it Tecnologie hardware Tecnologie (AS)IC Full custom Standard cell Gate array Tecnologie programmabili

Dettagli

Introduzione. 1.1 Evoluzione della progettazione dei sistemi digitali

Introduzione. 1.1 Evoluzione della progettazione dei sistemi digitali 1 Introduzione 1.1 Evoluzione della progettazione dei sistemi digitali I primi sistemi digitali intesi come sistemi di elaborazione basati su tecnologie elettriche o elettromeccaniche e operanti su informazione

Dettagli

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6 Ciclo di Istruzione Può essere suddiviso in 4 tipi di sequenze di microoperazioni (cioè attività di calcolo aritmetico/logico, trasferimento e memorizzazione dei dati), non tutte necessariamente da realizzare

Dettagli

Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic. Design Methodologies. December 10, 2002

Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic. Design Methodologies. December 10, 2002 Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Design Methodologies December 10, 2002 Digital Circuit Implementation Approaches Custom Semicustom Cell-based Array-based Standard Cells Compiled Cells

Dettagli

Giovanni De Luca. Introduzione alle Logiche Programmabili CPLD e FPGA per la progettazione elettronica avanzata. Gli acronimi. www.altera.

Giovanni De Luca. Introduzione alle Logiche Programmabili CPLD e FPGA per la progettazione elettronica avanzata. Gli acronimi. www.altera. www.delucagiovanni.com Corsi, Forum, Docs robotics and programming Introduzione alle Logiche Programmabili CPLD e FPGA per la progettazione elettronica avanzata Istituto Nazionale di Fisica Nucleare -

Dettagli

UNIVERSITA DEGLI STUDI DI FIRENZE. Facoltà di Ingegneria Corso di Laurea in Ingegneria Informatica !" #$ & +

UNIVERSITA DEGLI STUDI DI FIRENZE. Facoltà di Ingegneria Corso di Laurea in Ingegneria Informatica ! #$ & + UNIVERSITA DEGLI STUDI DI FIRENZE Facoltà di Ingegneria Corso di Laurea in Ingegneria Informatica!" #$ %&&'()* & + + Sommario INTRODUZIONE... 2 1.1 UN ESEMPIO... 3 PRINCIPALI CARATTERISTICHE DEL LINGUAGGIO...

Dettagli

TUTORIAL 1. Gestione di periferiche di I/O su scheda XSA50. A cura di De Pin Alessandro

TUTORIAL 1. Gestione di periferiche di I/O su scheda XSA50. A cura di De Pin Alessandro TUTORIAL 1 Gestione di periferiche di I/O su scheda XSA50 A cura di De Pin Alessandro 1 Introduzione L intento di questo tutorial è quello di illustrare un primo semplice esempio di creazione di un progetto

Dettagli

CAPITOLO 2: PLD 1. ANALISI DEI REQUISITI 2. ISP (IN SYSTEM PROGRAMMING)

CAPITOLO 2: PLD 1. ANALISI DEI REQUISITI 2. ISP (IN SYSTEM PROGRAMMING) CAPITOLO 2: PLD 1. ANALISI DEI REQUISITI Le PLD che si sono inserite nel mercato con la tecnologia OTP sono state, con il passare del tempo, soppiantate da quelle riprogrammabili, sia per la naturale evoluzione

Dettagli

CIRCUITI INTEGRATI DIGITALI

CIRCUITI INTEGRATI DIGITALI CIRCUITI INTEGRATI DIGITALI Gli elementi logici visti finora sono disponibili in circuiti integrati (IC). IC monolitici Circuito elettronico costruito interamente in un chip. Tutti i singoli componenti

Dettagli

FONDAMENTI di INFORMATICA L. Mezzalira

FONDAMENTI di INFORMATICA L. Mezzalira FONDAMENTI di INFORMATICA L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software

Dettagli

Introduzione alle Logiche Programmabili

Introduzione alle Logiche Programmabili Catello Antonio De Rosa Introduzione alle Logiche Programmabili EDIZIONI DELL AMBROSINO 2003 Catello Antonio De Rosa 2 a Edizione - Settembre 2003 Introduzione alle Logiche Programmabili Tutti i diritti

Dettagli

Interfaccia per VGA e Mouse USB su board FPGA NEXYS3

Interfaccia per VGA e Mouse USB su board FPGA NEXYS3 UNIVERSITÀ DI PADOVA DIPARTIMENTO DI INGENERIA DELL INFORMAZIONE CORSO DI LAUREA IN INGEGNERIA ELETTRONICA Interfaccia per VGA e Mouse USB su board FPGA NEXYS3 (VGA and USB Mouse Controllers on NEXYS3

Dettagli

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13

Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Università di Udine - Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Laboratorio di Architettura degli Elaboratori - A.A. 2012/13 Circuiti logici, lezione 1 Sintetizzare

Dettagli

INFORMATICA 1 L. Mezzalira

INFORMATICA 1 L. Mezzalira INFORMATICA 1 L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software del modello

Dettagli

1. Progettazione e realizzazione di ASIC.

1. Progettazione e realizzazione di ASIC. Marcello Salmeri - Progettazione Automatica di Circuiti e Sistemi Elettronici Capitolo 1-1 1. Progettazione e realizzazione di ASIC. Metodologie di approccio. I fattori che il progettista deve valutare,

Dettagli

Visual Basic for Applications (VBA) Francesco Brun Fondamenti di Informatica a.a. 2014/2015

Visual Basic for Applications (VBA) Francesco Brun Fondamenti di Informatica a.a. 2014/2015 Francesco Brun Fondamenti di Informatica a.a. 2014/2015 Scopo di questo approfondimento Lo scopo di questo approfondimento è rispondere alla domanda: e se nella vita mi troverò a dover utilizzare un linguaggio

Dettagli

Laboratorio di Sistemi Digitali M A.A. 2010/11

Laboratorio di Sistemi Digitali M A.A. 2010/11 begin if (RESET_N = '0') then for col in 0 to BOARD_COLUMNS-1 loop for row in 0 to BOARD_ROWS-1 loop... elsif (rising_edge(clock)) then... Laboratorio di Sistemi Digitali M 2 Introduzione Altera Quartus

Dettagli

Microprocessori, Microcontrollori e DSP (Digital Signal Processors)

Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Il microprocessore è un dispositivo integrato digitale che può essere programmato con una serie di istruzioni per effettuare una specifica

Dettagli

Progetto di una Slot Machine da sala scommesse implementata in VHDL e C# Andrea Manganaro Elio Romanelli

Progetto di una Slot Machine da sala scommesse implementata in VHDL e C# Andrea Manganaro Elio Romanelli Progetto di una Slot Machine da sala scommesse implementata in VHDL e C# Andrea Manganaro Elio Romanelli Regolamentazioni AAMS Descrizione del progetto GAMEGAME RANDOM RANDOM 1-2-31 GAME GAME 2 FINALFINAL

Dettagli

Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Obiettivo

Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Obiettivo Tecnologie e Progettazione dei sistemi Informatici e di Telecomunicazioni Scheda Recupero Estivo Classe IIIG Il recupero estivo nella materia sarà valutato con un test scritto, durante i giorni dedicati

Dettagli

Calcolatori Elettronici M Modulo 2. 05 - Progetto VHDL e Sintesi su FPGA di un processore RISC pipelined a 32 bit

Calcolatori Elettronici M Modulo 2. 05 - Progetto VHDL e Sintesi su FPGA di un processore RISC pipelined a 32 bit Calcolatori Elettronici M Modulo 2 05 - Progetto VHDL e Sintesi su FPGA di un processore RISC pipelined a 32 bit 1 Introduzione In questa parte del corso verrà descritto il progetto VHDL di un processore

Dettagli

Hardware Open Source per sistemi embedded

Hardware Open Source per sistemi embedded Hardware Open Source per sistemi embedded Leandro Fiorin OSLab ALaRI, Facoltà di Informatica Università della Svizzera italiana fiorin@alari.ch Outline Introduzione Hardware open source Licenze per Hardware

Dettagli

Elaborato di Architettura dei Sistemi Integrati

Elaborato di Architettura dei Sistemi Integrati Elaborato di Architettura dei Sistemi Integrati Indice Indice... 1 Prima Esercitazione: Adder a 16bit... 3 Seconda Esercitazione: ALU del processore... 7 Modulo aritmetico... 7 Modulo logico...11 ALU Unità

Dettagli

Insegnamenti di Sistemi Elettronici Dedicati 1 (Corso di Laurea in Ingegneria Elettronica)

Insegnamenti di Sistemi Elettronici Dedicati 1 (Corso di Laurea in Ingegneria Elettronica) Insegnamenti di Sistemi Elettronici Dedicati 1 (Corso di Laurea in Ingegneria Elettronica) Sistemi Elettronici Digitali1 (Corso di Laurea Specialistica in Ingegneria delle Telecomunicaizoni) Introduzione

Dettagli

Caso di studio 1: Progetto di un sistema su un chip

Caso di studio 1: Progetto di un sistema su un chip Caso di studio 1: Progetto di un sistema su un chip 1 Caso di studio 1: Progetto di un sistema su un chip In questo caso di studio Progettazione di un sistema per la realizzazione su un chip FPGA Come

Dettagli

Realizzazione di un core grafico con un FPGA a basso costo

Realizzazione di un core grafico con un FPGA a basso costo Realizzazione di un core grafico con un FPGA a basso costo Un team di progettisti di Virtual Logic ha creato un engine di visualizzazione grafica basato su un FPGA sfruttando tecniche tipiche degli anni

Dettagli

Architettura di un calcolatore

Architettura di un calcolatore Architettura di un calcolatore Appunti di Antonio BERNARDO Corso di Informatica di base A. Bernardo, Informatica di base 1 1 Compiti del computer Elaborazione di dati Memorizzazione di dati Scambio di

Dettagli

SISTEMI EMBEDDED SVILUPPATI TRAMITE EDK: IMPLEMENTAZIONE ED ANALISI DELLE PRESTAZIONI DEL MECCANISMO DI DMA SUL BUS OPB

SISTEMI EMBEDDED SVILUPPATI TRAMITE EDK: IMPLEMENTAZIONE ED ANALISI DELLE PRESTAZIONI DEL MECCANISMO DI DMA SUL BUS OPB POLITECNICO DI MILANO FACOLTÁ DI INGEGNERIA CORSO DI LAUREA IN INGEGNERIA INFORMATICA SISTEMI EMBEDDED SVILUPPATI TRAMITE EDK: IMPLEMENTAZIONE ED ANALISI DELLE PRESTAZIONI DEL MECCANISMO DI DMA SUL BUS

Dettagli

Progettazione e Realizzazione di un Sistema di Test per Dispositivi di Identificazione a RadioFrequenza

Progettazione e Realizzazione di un Sistema di Test per Dispositivi di Identificazione a RadioFrequenza Università degli Studi di Ferrara Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Progettazione e Realizzazione di un Sistema di Test per Dispositivi di Identificazione

Dettagli

Un micro FPGA. skills. come il core ABC. il core ABC sia la suite di sviluppo di AC-

Un micro FPGA. skills. come il core ABC. il core ABC sia la suite di sviluppo di AC- skills di Un micro FPGA che parte dall ABC Quando in molti progetti è necessario unire alla logica programmabile la funzionalità di un piccolo microprocessore le soluzioni semplici come il core ABC possono

Dettagli

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti

L organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono

Dettagli

DEFINIZIONE 1/2 memoria ad accesso casuale RAM

DEFINIZIONE 1/2 memoria ad accesso casuale RAM CORSO BASE DI TECNICO RIPARATORE HARDWARE RAM Docente: Dott. Ing. Antonio Pagano DEFINIZIONE 1/2 In informatica la memoria ad accesso casuale, acronimo RAM (del corrispondente termine inglese Random-Access

Dettagli

Sistemi di acquisizione dati

Sistemi di acquisizione dati Sistemi di acquisizione dati - 1 Sistemi di acquisizione dati 1 - Configurazioni tipiche Generalità L impiego di tecniche numeriche per la rappresentazione dei segnali consente la successiva elaborazione

Dettagli

DI COMUNICAZIONE DIGITALE CON LABVIEW FPGA

DI COMUNICAZIONE DIGITALE CON LABVIEW FPGA TIPS & TECHNIQUES 09 SVILUPPO DI INTERFACCE DI COMUNICAZIONE DIGITALE CON LABVIEW FPGA a cura di Scott Savage Vediamo come si può utilizzare il modulo LabVIEW FPGA per implementare un'ampia gamma di protocolli

Dettagli

SISTEMA DI COLLAUDO PER DECODIFICATORI IMPLEMENTATI SU FPGA

SISTEMA DI COLLAUDO PER DECODIFICATORI IMPLEMENTATI SU FPGA SISTEMA DI COLLAUDO PER DECODIFICATORI IMPLEMENTATI SU FPGA RELATORE: Prof. Daniele Vogrig LAUREANDO: Daniele Caliolo A. A. 2009-2010 - 1 - - 2 - UNIVERSITÀ DEGLI STUDI DI PADOVA DIPARTIMENTO DI INGEGNERIA

Dettagli

Accelerazione FPGA per applicazioni di gaming

Accelerazione FPGA per applicazioni di gaming Scuola Politecnica e delle Scienze di Base Corso di Laurea in Ingegneria Informatica Elaborato finale in Calcolatori Elettronici 1 Accelerazione FPGA per applicazioni di gaming Anno Accademico 2013/2014

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

Progettazione in VHDL del Vertex Shader

Progettazione in VHDL del Vertex Shader Progettazione in VHDL del Vertex Shader Pag. 75 PARTE TERZA Progettazione in VHDL del Vertex Shader Autori: Gian Maria Ricci La presente parte è organizzata nei seguenti capitoli: Capitolo 3. Realizzare

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A Calcolatori Elettronici L-A Mapping di chip di memoria e interfacce negli spazi di indirizzamento di sistemi con bus dati da 8 bit Decodifica degli indirizzi Decodifica completa Decodifica semplificata

Dettagli

Università Federico II - Napoli - A.A. 2011/2012 Corso di Laurea in Ingegneria Elettronica

Università Federico II - Napoli - A.A. 2011/2012 Corso di Laurea in Ingegneria Elettronica Università Federico II - Napoli - A.A. 2011/2012 Corso di Laurea in Ingegneria Elettronica Architettura dei Sistemi Integrati Elaborato Progettazione microprocessore Pico16 Alunno X X Professore Antonio

Dettagli

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi

Dettagli

Corso di Laurea in Ingegneria Informatica e Biomedica. Fondamenti di Informatica II A.A. (2002-2003)

Corso di Laurea in Ingegneria Informatica e Biomedica. Fondamenti di Informatica II A.A. (2002-2003) Università degli Studi Magna Græcia di Catanzaro Corso di Laurea in Ingegneria Informatica e Biomedica Fondamenti di Informatica II A.A. (2002-2003) Docente: Prof. Mario Cannataro cannataro@unicz.it www.isi.cs.cnr.it/isi/cannataro

Dettagli

Esercizio di Sincronizzazione tra Processi: Ponte a Senso Unico Alternato con Capacità Limitata

Esercizio di Sincronizzazione tra Processi: Ponte a Senso Unico Alternato con Capacità Limitata Esercizio di Sincronizzazione tra Processi: Ponte a Senso Unico Alternato con Capacità Limitata Supponiamo sempre di avere un ponte stretto che permette il passaggio delle auto solo in un verso per volta,

Dettagli

Logica combinatoria. La logica digitale

Logica combinatoria. La logica digitale Logica combinatoria La logica digitale La macchina è formata da porte logiche Ogni porta riceve in ingresso dei segnali binari (cioè segnali che possono essere 0 o 1) e calcola una semplice funzione (ND,

Dettagli

Generazione automatica di march test per memorie SRAM

Generazione automatica di march test per memorie SRAM POLITECNICO DI TORINO III Facoltà di Ingegneria Corso di Laurea in Ingegneria Informatica Tesi di Laurea Generazione automatica di march test per memorie SRAM Utilizzo di un algoritmo genetico per la generazione

Dettagli

Reti sequenziali e strutturazione firmware

Reti sequenziali e strutturazione firmware Architettura degli Elaboratori, a.a. 25-6 Reti sequenziali e strutturazione firmware Alla parte di corso sulle reti sequenziali è apportata una sensibile semplificazione rispetto a quanto contenuto nel

Dettagli

IL DSP - Digital Signal Processor

IL DSP - Digital Signal Processor IL DSP - Digital Signal Processor Processore dei segnali digitali 1. Generalità Il Digital Signal Processor (DSP, processore di segnali digitali) è un particolare tipo di microprocessore, ottimizzato per

Dettagli

LABORATORIO DI SISTEMI

LABORATORIO DI SISTEMI ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in

Dettagli

APPLICAZIONE COMPACTRIO DI RIFERIMENTO PER UN DATALOGGER A BORDO VEICOLO BASATO SU TIPS & TECHNIQUES

APPLICAZIONE COMPACTRIO DI RIFERIMENTO PER UN DATALOGGER A BORDO VEICOLO BASATO SU TIPS & TECHNIQUES APPLICAZIONE DI RIFERIMENTO PER UN DATALOGGER A BORDO VEICOLO BASATO SU COMPACTRIO Ryan King Q uesta applicazione presenta una soluzione software per un datalogger embedded stand-alone basato su hardware

Dettagli

Corso di Linguaggi di Programmazione

Corso di Linguaggi di Programmazione Corso di Linguaggi di Programmazione Lezione 19 Alberto Ceselli alberto.ceselli@unimi.it Dipartimento di Tecnologie dell Informazione Università degli Studi di Milano 18 Maggio 2010 idea: sfruttare i

Dettagli

Versione A: caricamento ed esecuzione del codice

Versione A: caricamento ed esecuzione del codice Versione A: caricamento ed esecuzione del codice «Nella sua prima versione, la CPU si compone soltanto di registri utili ad accedere alla memoria per leggere il codice operativo da eseguire, come di vede

Dettagli

SAVE 2007 - Veronafiere 23-25 ottobre 2007

SAVE 2007 - Veronafiere 23-25 ottobre 2007 AGENDA Introduzione all architettura PAC Programmazione Multithread con OS Real-Time Strumenti di diagnostica e debugging Real-Time System Manager Parallelismo hardware grazie alla tecnologia FPGA Execution

Dettagli

FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE. Facoltà di Ingegneria Università degli Studi di Udine. I Sistemi Embedded

FONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE. Facoltà di Ingegneria Università degli Studi di Udine. I Sistemi Embedded FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Laureando LUCA DA RE Facoltà di Ingegneria Università degli Studi di Udine I Sistemi Embedded 2007 Pier Luca Montessoro e Luca Da Re (si veda la nota

Dettagli

Laboratorio di Calcolatori Elettronici

Laboratorio di Calcolatori Elettronici Laboratorio di Calcolatori Elettronici Introduzione al VHDL Progettare utilizzando VHDL: dall esempio al costrutto 1 di 72 Ringraziamenti Questo dispensa è stata sviluppata nell ambito del corso di Calcolatori

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

Progettare l hardware con linguaggi di tipo C/C++

Progettare l hardware con linguaggi di tipo C/C++ Progettare l hardware con linguaggi di tipo C/C++ Dietro l acronimo SLD (System Level Design) si celano gli ultimi progressi compiuti nel campo degli strumenti di progettazione hardware e di sistema. Uno

Dettagli

MODELLO AD AMBIENTE GLOBALE

MODELLO AD AMBIENTE GLOBALE MODELLI DI INTERAZIONE TRA PROCESSI Modello ad ambiente globale ( global environment ) Modello a scambio di messaggi ( message passing ) MODELLO AD AMBIENTE GLOBALE Il sistema è visto come un insieme di

Dettagli

Controllori a logica programmabile (PLC)

Controllori a logica programmabile (PLC) Controllori a logica programmabile (PLC) Automazione I 19/11/2014 Vincenzo Suraci STRUTTURA DEL NUCLEO TEMATICO 1. CONTROLLORI LOGICI 2. RETI LOGICHE E PLC 3. STRUTTURA DEI PLC MEMORIA SEZIONE DI I/O 4.

Dettagli

Logic Lab. un progetto italiano. www.axelsw.it. soluzioni SOFTWARE PER L'AUTOMAZIONE INDUSTRIALE

Logic Lab. un progetto italiano. www.axelsw.it. soluzioni SOFTWARE PER L'AUTOMAZIONE INDUSTRIALE Logic Lab soluzioni SOFTWARE PER L'AUTOMAZIONE INDUSTRIALE un progetto italiano www.axelsw.it Logic Lab La garanzia e l economia degli standard più diffusi sul mercato LogicLab è un ambiente di sviluppo

Dettagli

Una recensione di FPGA Implementation of Digital Filters

Una recensione di FPGA Implementation of Digital Filters Una recensione di FPGA Implementation of Digital Filters Alessandro Restelli e Daniele Paolo Scarpazza {arestell, scarpazz}@elet.polimi.it Politecnico di Milano Dipartimento di Elettronica e Informazione

Dettagli

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A 1 Calcolatori Elettronici L-A Obiettivo del modulo è lo studio dei seguenti aspetti dell hardware dei calcolatori: l architettura i principi di funzionamento le tecniche di progettazione l impatto dell'architettura

Dettagli

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR Architettura di un computer La macchina di Von Neumann Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.

Dettagli

Ing. Paolo Domenici PREFAZIONE

Ing. Paolo Domenici PREFAZIONE Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte

Dettagli

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore Dispensa di Fondamenti di Informatica Architettura di un calcolatore Hardware e software La prima decomposizione di un calcolatore è relativa ai seguenti macro-componenti hardware la struttura fisica del

Dettagli

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici L1 LOGICA FONDAMENTI DI LOGICA DIGITALE 1 Concetti di logica: teoremi fondamentali dell'algebra booleana Sistema binario Funzioni logiche Descrizione algebrica delle reti logiche e le tavole della verità

Dettagli

Elettronica dei Sistemi Programmabili

Elettronica dei Sistemi Programmabili Elettronica dei Sistemi Programmabili Introduzione Stefano Salvatori Università degli Studi Roma Tre (stefano.salvatori@uniroma3.it) Università degli Studi Roma Tre Elettronica dei Sistemi Programmabili

Dettagli

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi: Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per

Dettagli

Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 1 Appunti e dispense del corso

Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 1 Appunti e dispense del corso I Circuiti digitali Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 1 Appunti e dispense del corso Caratteristiche dei circuiti digitali pagina 1 Elaborazione dei segnali

Dettagli

Corso di Sistemi Automatici di Misura

Corso di Sistemi Automatici di Misura Corso di Sistemi Automatici di Misura GENERALITA SUL VXI BUS Oggi che i sistemi di misura automatici costituiscono una realtà consolidata, l interesse va spostandosi sempre più verso la qualità dell automazione

Dettagli

Il DBMS Oracle. Express Edition. Donatella Gubiani e Angelo Montanari

Il DBMS Oracle. Express Edition. Donatella Gubiani e Angelo Montanari Gubiani & Montanari Il DBMS Oracle 1 Il DBMS Oracle Express Edition Donatella Gubiani e Angelo Montanari Il DBMS Oracle Il DBMS Oracle Oracle 10g Express Edition Il DBMS Oracle (nelle sue versioni più

Dettagli

Flip-flop, registri, la macchina a stati finiti

Flip-flop, registri, la macchina a stati finiti Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici ISA di riferimento: MIPS Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello funzionale Livello logico Livello circuitale Livello del layout istruzioni macchina, ISA Reti logiche:

Dettagli

Back end digitale programmabile modulare basato su FPGA. SPECTRA-1 (SPECTRum Analyzer 1)

Back end digitale programmabile modulare basato su FPGA. SPECTRA-1 (SPECTRum Analyzer 1) Back end digitale programmabile modulare basato su FPGA SPECTRA-1 (SPECTRum Analyzer 1) Luca Zoni (IRA/INAF), Marco Bartolini (IRA/INAF), Stelio Montebugnoli (IRA/INAF), Andrea Maccaferri (IRA/INAF). Rapporto

Dettagli

Elettronica dei Sistemi Digitali Algoritmi di channel routing per standard cells; verifica progettuale

Elettronica dei Sistemi Digitali Algoritmi di channel routing per standard cells; verifica progettuale Elettronica dei Sistemi Digitali Algoritmi di channel routing per standard cells; verifica progettuale Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema

Dettagli

Networking e Reti IP Multiservizio

Networking e Reti IP Multiservizio Networking e Reti IP Multiservizio Modulo 2: Introduzione alle reti per dati IEEE802.3 (Ethernet) Gabriele Di Stefano: gabriele@ing.univaq.it Argomenti già trattati: Lezioni: Concetti fondamentali Entità

Dettagli

AXO Achitettura dei Calcolatori e Sistema Operativo. Instruction Set Architecture (ISA) e 68000

AXO Achitettura dei Calcolatori e Sistema Operativo. Instruction Set Architecture (ISA) e 68000 AXO Achitettura dei Calcolatori e Sistema Operativo Instruction Set Architecture (ISA) e 68000 introduzione a ISA ISA - Instruction Set Architecture insieme delle istruzioni (instruction set) che possono

Dettagli

HARD COMPUTING APPLICATO A QUERY SQL

HARD COMPUTING APPLICATO A QUERY SQL HARD COMPUTING APPLICATO A QUERY SQL DOTT. STEFANO GHIO DISI DIPARTMENTO DI INFORMATICA E SCIENZE DELL'INFORMAZIONE, GENOVA RELAZIONE PER IMPLEMENTAZIONE DI LINGUAGGI DOCENTE PROF. MASSIMO ANCONA 1 Indice

Dettagli

Obiettivi del corso: Fornire le nozioni di base sull architettura dei sistemi di calcolo Fornire i primi strumenti di descrizione e di analisi dei sistemi digitali Descrivere in modo verticale il funzionamento

Dettagli

Università degli studi di Pavia Facoltà di Ingegneria

Università degli studi di Pavia Facoltà di Ingegneria Università degli studi di Pavia Facoltà di Ingegneria Corso di Laurea Specialistica in Ingegneria Elettronica INTERFACCIA I 2 C PER LA LETTURA E LA PROGRAMMAZIONE DEL CIRCUITO INTEGRATO DI CONTROLLO DI

Dettagli

Il Linguaggio VERILOG

Il Linguaggio VERILOG Il Linguaggio VERILOG Introduzione Concetti di base Sintassi del linguaggio Modellazione di librerie Modelli comportamentali (behavioral) orientati alla sintesi logica Verifica (simulazione) Sintesi logica

Dettagli

CPU. Maurizio Palesi

CPU. Maurizio Palesi CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore

Dettagli

UNIVERSITÀ DEGLI STUDI DI GENOVA FACOLTÀ DI INGEGNERIA

UNIVERSITÀ DEGLI STUDI DI GENOVA FACOLTÀ DI INGEGNERIA I UNIVERSITÀ DEGLI STUDI DI GENOVA FACOLTÀ DI INGEGNERIA Corso di Laurea in Ingegneria Elettronica TESI DI LAUREA PROGETTO E SVILUPPO DI UN SISTEMA FAIL SAFE BASATO SU FPGA, IN ACCORDO CON LE NORMATIVE

Dettagli

CAP. 4: Aspetti generali del Sistema Operativo Linux. l http://home.dei.polimi.it/silvano/acso.htm

CAP. 4: Aspetti generali del Sistema Operativo Linux. l http://home.dei.polimi.it/silvano/acso.htm Struttura interna del sistema Operativo Linux CAP. 4: Aspetti generali del Sistema Operativo Linux CAP. 5: Funzionalità del calcolatore l http://home.dei.polimi.it/silvano/acso.htm Funzionalità del Sistema

Dettagli

MODELLO DLX IN UNISIM

MODELLO DLX IN UNISIM Architettura e descrizione del modello MODELLO DLX IN UNISIM RINGRAZIAMENTI : I materiali per questa presentazione sono tratti dal tutorial ufficiale di UNISIM - https://unisim.org/site/tutorials/start

Dettagli

Oggetto: MASTER DI ALTA FORMAZIONE PROFESSIONALE IN PROGRAMMATORE JAVA PARTECIPAZIONE GRATUITA

Oggetto: MASTER DI ALTA FORMAZIONE PROFESSIONALE IN PROGRAMMATORE JAVA PARTECIPAZIONE GRATUITA Oggetto: MASTER DI ALTA FORMAZIONE PROFESSIONALE IN PROGRAMMATORE JAVA PARTECIPAZIONE GRATUITA Salerno Formazione, società operante nel settore della didattica, della formazione professionale e certificata

Dettagli

INTRODUZIONE AI SISTEMI OPERATIVI EMBEDDED

INTRODUZIONE AI SISTEMI OPERATIVI EMBEDDED 1 INTRODUZIONE AI SISTEMI OPERATIVI EMBEDDED ROUND ROBIN ROUND ROBIN CON INTERRUPT FUNCTION QUEUE SCHEDULING REAL TIME OPERATING SYSTEMS (RTOS) INTERRUPT PROGRAMMATI: TIMER INTRODUZIONE 2 In relazione

Dettagli