Comunicazione On-Chip: dal bus al NoC

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Comunicazione On-Chip: dal bus al NoC"

Transcript

1 Comunicazione On-Chip: dal bus al NoC

2 Agenda 1. La STMicroelectronics 2. Generalità sui System on Chip 3. Sistemi di comunicazione basati su bus e loro limiti 4. L'approccio Network on Chip 5. Limiti fisici dei sistemi di comunicazione elettrici 6. Tecnologia 3D: Multi Chip Module (MCM) e System in Package (SiP) 7. Interconnessioni ottiche come soluzione per sistemi di futura generazione

3 La STMicroelectronics

4 Descrizione della compagnia Fornitore Compagnia di di semiconduttori ad a ampio livello spettro globale (digital (Europa, consumer, America del computer nord, Cina, peripherals, Giappone, imaging, Asia-Pacifico, automotive, mercati wireless, emergenti) MEMS, smartcard & microcontrollers, industrial)

5 Gruppo OCCS Responsabile dello sviluppo dei sistemi di comunicazione on-chip (e oggi anche off-chip) Sistema di comunicazione (STBus, STNoC) Sottosistemi di interfaccia con IP (Ethernet, USB, SATA, PCI Express) Sistema di debugging Locazione base a Catania Team diviso tra Catania, Grenoble, Tunisi, Noida Serve quasi tutte le divisioni di prodotto ST così come clienti esterni

6 Generalità sui System on Chip (SoC)

7 Terminologia (1/2) Intellectual Property (IP) Modulo riutilizzabile che implementa una funzionalità ben definita, noto anche come Virtual Component (VC) System on Chip (SoC) Singolo chip contenente parti analogiche, digitali e MEMS (IBM) Singolo chip contenente parti analogiche, digitali (LUCENT) Sistema digitale su singolo chip (Synopsys) Inoltre si parla anche di System on Programmable Chip (SoPC) Programmable System on Chip (PSoC) System on Reconfigurable Chip (SoRC) Globally Asynchronous Locally Synchronous (GALS) Isole sincrone connesse tra loro da canali di comunicazione asincroni

8 Terminologia (2/2) System in Package (SiP) Sistema complesso partizionato su più chip contenuti entro lo stesso package Deep Submicron Lo scaling verso i 90, 65, 45 (attualmente), 22, 12 nm (entro i prossimi 5 anni) determina imprevisti effetti collaterali Tensioni di alimentazione più basse Frequenze di lavoro più elevate Interconnessioni più dense Rumore Potenza statica

9 Architettura Initiators (processors, real time blocks, DMAs) External fast memories On-chip communication system Slow memories Peripherals

10 Sistemi precedenti/attuali Differenti classi di traffico Le CPU richiedono bassa latenza ed elevata banda I processori real time richiedono elevata banda I DMA (processi di background) usano la banda rimanente Il bottleneck è la memoria esterna (SDRAM, DDR, ) Banda finita Efficienza limitata

11 Sistemi attuali/futuri Maggiore capacità computazionale delle IP Maggiori requisiti di banda delle IP Ritardo di propagazione attraverso le gate ridotto, ritardo di propagazione attraverso i wire incrementato Effetti Deep Sub Micron (DSM) Il bottleneck sarà l interconnect

12 Metodologie di progettazione IP-based design IP reuse per aumentare la produttività Le IP implementano la maggior parte della funzionalità Maggiore contributo del SW Interfacce ben definite e standardizzate Interconnect centric design L interconnect è riutilizzabile Platform-based design Sia le IP che l interconnect sono riutilizzabili Uso di processori programmabili e di interconnect programmabile

13 Platform based design

14 Sistemi di comunicazione basati su bus e loro limiti

15 Shared bus Lo stesso insieme di wire è condiviso tra più target Minimo numero di wire Minime prestazioni (una transazione per ciclo) Three-state Minima quantità di logica (no multiplexer) Necessità del bus keeper Bus multiplexati Meno problemi elettrici ma più logica richiesta

16 Limitazioni dello shared bus Banda = dimensione del bus x frequenza del clock La dimensione del bus è limitata da problemi fisici (congestione, accoppiamenti capacitivi) La frequenza del clock è limitata dal ritardo di propagazione sui wire, a sua volta influenzato dalla dimensione del bus Banda disponibile limitata Scalabilità limitata Banda non scalabile Sistema limitatamente scalabile

17 Esempio di shared bus (1/3) I1 I2 I3 sel BW = N BWi = N/3 T1 T2 T3 I1 I2 I3 I4 I5 sel BW = N BWi = N/5 T1 T2 T3

18 Esempio di shared bus (2/3) Banda disponibile costante La banda disponibile per initiator decresce all aumentare del numero di initiator Individual available bandwidth Available bandwidth N o of rinitiators N o of initiators

19 Esempio di shared bus (3/3) Congestion I1 I2 I3 Request path sel T1 T2 T3 Capacitive load Congestion origin Capacitive load I1 I2 I3 Response path sel Congestion T1 T2 T3

20 Crossbar Differenti set di wire per target differenti Full crossbar: tanti set di wire quanti target Partial crossbar: più di un set di wire, ma meno del numero totale di target Maggior numero di fili Prestazioni massime in caso di full crossbar (fino a tante transazioni quanti sono i target)

21 Limitazioni del crossbar Maggiore banda disponibile, ma maggiori limitazioni in frequenza a causa di problemi fisici (maggiore congestione, maggiore carico capacitivo, maggiore accoppiamento capacitivo) I1 I2 I3 sel T1 T2 BW = 3N sel T3 sel

22 Altre limitazioni dei bus Efficienza dei wire limitata Bus di richiesta e di risposta separati Assenza di separazione tra informazioni di controllo (header) e dati (payload) Flessibilità limitata Struttura del bus e delle interfacce specifiche Quality of Service (QoS) limitato Difficoltà di gestione di classi di traffico differenti Consumo di potenza Elevata switching activity a causa dell alto numero di wire P dyn = ½ C load f Vdd 2 Sensibilità al deadlock Assenza di architetture regolari

23 Protocolli (1/2) Protocolli low performance Semplice handshake (req/gnt o val/ack) Set di operazioni limitato Basso costo Solitamente usati per accessi a registri di periferiche Protocolli high performance Split transaction Simmetria Ordine DMA, Co-processori

24 Protocolli (2/2) Protocolli very high performance Split transaction Asimmetria Disordine CPU avanzate, DMA multicanale

25 Software view Programmabilità Schemi di arbitraggio Mappa di memoria dei target Registri memory mapped Frequenza di programmazione bassa (massimo 200 MHz)

26 L'approccio "Network on Chip

27 Definizione di Network on Chip Micro-rete a commutazione di pacchetto, on-chip, flessibile e scalabile Approccio a strati (transport, network, data link, physical) Pacchetto = header + payload Routing wormhole Canali virtuali/reti virtuali (immunità al deadlock, QoS) Ring 2D-mesh 2D-torus

28 Topologie di NoC 1D Mesh 2D Mesh Ring Torus Hypercube Butterfly Fat tree

29 IP2 Routing Interface IP1 Interface

30 Routing IP1 (HM) Interface IP2 Interface Interface IP3

31 Virtual Channels X-Bar Input Buffer Output Buffer

32 Flow control Store-and-forward: il router aspetta di ricevere tutti i flit del pacchetto prima di inoltrarlo Cut-through/wormhole: il router inizia la propagazione dei flit di un pacchetto non appena ricevuto l header Handshake: val/ack o credit-based

33 Benefici del NoC (1/3) Architettura modulare (NI, router, physical link) Scalabilità di banda e di sistema Ridotto numero di wire Scalabilità di sistema Problemi fisici ridotti Maggiore frequenza operativa Alta flessibilità Grazie alle NI e al formato di pacchetto indipendente dai protocolli delle IP Alta efficienza dei wire Grazie al multiplexing di header e payload e alla condivisione del canale fisico tra richieste e risposte

34 Benefici del NoC (2/3) Maggiore banda disponibile (aggregate throughput) grazie ai router Individual throughput Aggregate throughput N o of routers N o of routers Possibilità di immunità al deadlock (in base alla teoria del channel dependency graph) Grazie alle strutture regolari

35 Benefici del NoC (3/3) Totale supporto del QoS Grazie ai Virtual Channel (VC) che permettono di gestire diverse classi di traffico Consumo di potenza ridotto Grazie al ridotto numero di fili, alla ridotta switching activity e al ridotto carico capacitivo Possibilità di applicare tecniche avanzate al livello fisico grazie all approccio a strati (modello ISO-OSI) Comunicazione asincrona Comunicazione mesocrona Comunicazione seriale application transport network data link physical NI router physical link

36 Protocollo a strati Livello transport: responsabile della trasmissione dell informazione end-to-end Livello network: responsabile del routing Transport Payload Header Network Payload Header

37 Deadlock Livelock: I pacchetti si muovono nella rete senza mai avvicinarsi alla destinazione Deadlock: I pacchetti si fermano (fase di stallo) nella rete a causa di mutue attese Low level deadlock (topologia + routing) Schemi nativi di routing o uso di Virtual Channel High level/protocol deadlock (protocollo end-to-end) uso di Virtual Networks

38 Mapping dell applicazione (1/2) 1 NI Initiator 2 NI Target Router Initiator IP/subsystem Target

39 Mapping dell applicazione (2/2) 1 NI Initiator 2 NI Target Router Initiator IP/subsystem Target

40 Limiti fisici dei sistemi di comunicazione elettrici

41 Integrazione di SoC CMOS chip Network Interface Routing NoC node PROBLEMA: lunghezza dei wire e congestione

42 Interconnect (1/2)

43 Interconnect (2/2)

44 Parassiti (1/4)

45 Parassiti (2/4)

46 Parassiti (3/4)

47 Parassiti (4/4)

48 Tecnologia 3D: Multi Chip Module (MCM) e System in Package (SiP)

49 Multi-chip integration Problema #1 Spazio occupato dai diversi chip Problema #2 Coesistenza di diverse tecnologie Ad esempio DDR3 a 1.5V e HDMI, SATA e USB sono incompatibili per via dello diverso spessore dell ossido (30 A vs 50 A )

50 Multi Chip Module (MCM) Più chip non comunicanti tra loro all interno dello stesso package

51 System in Package (SiP) Sistema partizionato su più chip comunicanti tra loro all interno dello stesso package

52 Interconnessioni ottiche come soluzione per sistemi di futura generazione

53 Capacità degli interconnect

54 Approccio 3D

55 Stato dell arte Col progetto PICMOS ( ), di cui l IMEC era il leader, è stata dimostrata l integrabilità di dispositivi in InP con chip CMOS

56 Benefici in termini di integrazione CMOS chip Network Interface ONoC Tx/Rx Waveguide Rimossi i problemi di congestione e wire lunghi λ router Photonic chip

57 Wafer to wafer bonding

58 Trasmettitore Clk 1 (f 1 ) Clk2 (f 2 =N*f 1 ) N-bits flit 1-bit flit Initiator NI Encoder Serializer Demux Drivers Lasers Optical waveguide Address decoder Digital Analog Optoelectronic

59 Ricevitore Optical network frequency domain Target frequency domain Detector TIA Comp. DES Optical waveguide Detector TIA Comp. DES Target NI Detector TIA Comp. DES Arbiter Digital Analog Optoelectronic

60 Obiettivo III-V laser source p-contact n-contact active layer via stack SiO 2 waveguide cladding (n=1.5) Si photonic waveguide (n=3.5) III-V photodetector III-V input guide p-contact n-contact absorption layer copper interconnect layers CMOS transistor layer

Sistemi VLSI Alberto Scandurra

Sistemi VLSI Alberto Scandurra Sistemi VLSI Alberto Scandurra Physical Layer & Back-End group, On Chip Communication Systems STMicroelectronics Catania, Italy Agenda Definizioni: sistemi SSI, MSI, VLSI, ULSI Concetto di System on Chip

Dettagli

SISTEMI DICOMUNICAZIONE ON CHIP AVANZATI PER PIATTAFORME MULTI-PROCESSORE: NETWORK on CHIP (NoC) REQUISITI DELLE MODERNE APPLICAZIONI Signal processing: hard real time very regular load high quality worst

Dettagli

Architetture di router IP

Architetture di router IP Torino, novembre 2004 Reti e sistemi telematici Architetture di router IP Gruppo Reti TLC giancarlo.pirani@telecomitalia.it http://www.telematica.polito.it/ GIANCARLO PIRANI TELECOM ITALIA LAB ROUTER IP

Dettagli

Corso di Sistemi di Elaborazione delle informazioni. Reti di calcolatori 2 a lezione a.a. 2009/2010 Francesco Fontanella

Corso di Sistemi di Elaborazione delle informazioni. Reti di calcolatori 2 a lezione a.a. 2009/2010 Francesco Fontanella Corso di Sistemi di Elaborazione delle informazioni Reti di calcolatori 2 a lezione a.a. 2009/2010 Francesco Fontanella Una definizione di Rete Una moderna rete di calcolatori può essere definita come:

Dettagli

Architetture di router IP

Architetture di router IP Torino, settembre 2003 Reti e sistemi telematici - 2 Architetture di router IP Gruppo Reti TLC giancarlo.pirani@telecomitalia.it http://www.telematica.polito.it/ GIANCARLO PIRANI TELECOM ITALIA LAB ROUTER

Dettagli

Principi fondamentali

Principi fondamentali Principi fondamentali Elementi di base Definizione di rete di calcolatori Tipologia di connessioni Architettura di rete Prestazioni di una rete di calcolatori Conclusioni 1 1 Bit e Byte BIT = BInary digit

Dettagli

Reti di Calcolatori. Lezione 2

Reti di Calcolatori. Lezione 2 Reti di Calcolatori Lezione 2 Una definizione di Rete Una moderna rete di calcolatori può essere definita come: UN INSIEME INTERCONNESSO DI CALCOLATORI AUTONOMI Tipi di Rete Le reti vengono classificate

Dettagli

SUITE PROTOCOLLI TCP/IP ( I protocolli di Internet )

SUITE PROTOCOLLI TCP/IP ( I protocolli di Internet ) PARTE 2 SUITE PROTOCOLLI TCP/IP ( I protocolli di Internet ) Parte 2 Modulo 1: Stack TCP/IP TCP/IP Protocol Stack (standard de facto) Basato su 5 livelli invece che sui 7 dello stack ISO/OSI Application

Dettagli

Architettura Hardware di un Router

Architettura Hardware di un Router - Laboratorio di Servizi di Telecomunicazione Architettura Hardware di un Router Slide tratte da Cisco Press CCNA Instructor s Manual ed elaborate dall Ing. Francesco Immè Wide Area Network (WAN) Le principali

Dettagli

Reti di Calcolatori. Il software

Reti di Calcolatori. Il software Reti di Calcolatori Il software Lo Stack Protocollare Application: supporta le applicazioni che usano la rete; Transport: trasferimento dati tra host; Network: instradamento (routing) di datagram dalla

Dettagli

Le tendenze future nella tecnologia PC Bus

Le tendenze future nella tecnologia PC Bus Le tendenze future nella tecnologia PC Bus Agenda Bus Il software NI Demo Domande I Bus Test and Measurement Message based GPIB Ethernet USB Register-based VXI PCI PXI PCI Express Cos è la GPIB? General

Dettagli

Le tecnologie ed i componenti di Ethernet

Le tecnologie ed i componenti di Ethernet Le tecnologie ed i componenti di Ethernet Hub, Bridge, Switch Ethernet Tecnologia LAN dominante: Economica:

Dettagli

Ripetitori, bridge, switch, router

Ripetitori, bridge, switch, router Ripetitori, bridge, switch, router Vittorio Maniezzo Università di Bologna Vittorio Maniezzo Università di Bologna 04 Segmentazioni - 1/31 Limiti delle LAN Distanze massime tra stazioni Limitano la portata

Dettagli

Architetture on-chip Sistemi di interconnessione di tipo Shared Bus AMBA AHB AMBA AHB Multilayer

Architetture on-chip Sistemi di interconnessione di tipo Shared Bus AMBA AHB AMBA AHB Multilayer DIEE, University of Cagliari Cagliari, October 2006 University of Cagliari DIEE - Dept. of Electrical and Electronic Engineering EOLAB Microelectronic Lab. Architetture on-chip Sistemi di interconnessione

Dettagli

Antonio Cianfrani. Fondamenti di Reti - Prof. Marco Listanti - A.A. 2010/2011. INFOCOM Dept

Antonio Cianfrani. Fondamenti di Reti - Prof. Marco Listanti - A.A. 2010/2011. INFOCOM Dept Antonio Cianfrani Laboratorio Fondamenti di Reti 1. Introduzione ai Router IP Funzioni svolte dai Router I router operano allo strato 3 della pila protocollare OSI Individuano il cammino dei pacchetti

Dettagli

Internet, così come ogni altra rete di calcolatori possiamo vederla suddivisa nei seguenti componenti:

Internet, così come ogni altra rete di calcolatori possiamo vederla suddivisa nei seguenti componenti: Pagina 1 di 8 Struttura di Internet ed il livello rete Indice Struttura delle reti Estremità della rete Il nucleo della rete Reti a commutazione di pacchetto e reti a commutazione di circuito Funzionalità

Dettagli

Protocolli di rete. Vittorio Maniezzo Università di Bologna. Vittorio Maniezzo Università di Bologna 02 Protocolli - 2/30

Protocolli di rete. Vittorio Maniezzo Università di Bologna. Vittorio Maniezzo Università di Bologna 02 Protocolli - 2/30 Protocolli di rete Vittorio Maniezzo Università di Bologna Vittorio Maniezzo Università di Bologna 02 Protocolli - 1/30 Strati di protocolli (Protocol Layers) Le reti sono complesse Molti elementi: host

Dettagli

Università degli Studi di Bologna SVILUPPO DI UN AMBIENTE DI SIMULAZIONE PER ARCHITETTURE MULTIPROCESSORI SU SINGOLO CHIP

Università degli Studi di Bologna SVILUPPO DI UN AMBIENTE DI SIMULAZIONE PER ARCHITETTURE MULTIPROCESSORI SU SINGOLO CHIP Università degli Studi di Bologna FACOLTÀ DI INGEGNERIA Corso di Laurea in Ingegneria Elettronica Insegnamento: Elettronica Applicata II SVILUPPO DI UN AMBIENTE DI SIMULAZIONE PER ARCHITETTURE MULTIPROCESSORI

Dettagli

Cenni sulle principali tecnologie di rete. IZ3MEZ Francesco Canova www.iz3mez.it francesco@iz3mez.it

Cenni sulle principali tecnologie di rete. IZ3MEZ Francesco Canova www.iz3mez.it francesco@iz3mez.it Cenni sulle principali tecnologie di rete IZ3MEZ Francesco Canova www.iz3mez.it francesco@iz3mez.it Oltre la LAN Perché uscire? connessione di più edifici geograficamente lontani della stessa società connessione

Dettagli

Elementi di Reti per Telecomunicazioni

Elementi di Reti per Telecomunicazioni Elementi di Reti per Telecomunicazioni (Parte II) Topologie ed Interfacciamento di Reti Corso di Telecomunicazioni Anno Accademico 2004/2005 Contenuti Introduzione alle reti di TLC. Topologie di Reti per

Dettagli

Corso Configurazione e gestione dell Aula di Informatica (18 lezioni 54 ore)

Corso Configurazione e gestione dell Aula di Informatica (18 lezioni 54 ore) Corso Configurazione e gestione dell Aula di Informatica (18 lezioni 54 ore) 1. L hardware del PC (3 Lezioni - 9 ore) 2. Troubleshooting (1 Lezione - 3 ore) 3. Ambiente Operativo (5 Lezioni - 15 ore) 4.

Dettagli

Introduzione al Corso di Reti di Telecomunicazioni pag. 1. Network Organization pag. 1 2. NETWORK ORGANIZATION pag. 2

Introduzione al Corso di Reti di Telecomunicazioni pag. 1. Network Organization pag. 1 2. NETWORK ORGANIZATION pag. 2 RETI DI TELECOMUNICAZIONI INDICE CAPIITOLO 1 Introduzione al Corso di Reti di Telecomunicazioni pag. 1 Presentazione del corso di Reti di Telecomunicazioni pag. 2 Argomenti trattati nel corso di Reti di

Dettagli

Input/Output: bus, interfacce, periferiche

Input/Output: bus, interfacce, periferiche Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L

Dettagli

Fondamenti di reti WAN

Fondamenti di reti WAN Indice generale Fondamenti di reti WAN...... Definizione:... Fondamenti di reti WAN Il termine Public Switched Telephone Network (PSTN) è riferito al servizio offerto dalla ditta telefonica per connettere

Dettagli

Laboratorio di Informatica Corso di laurea in Lingue e Studi interculturali. AA 2010-2011. Paola Zamperlin. Internet. Parte prima

Laboratorio di Informatica Corso di laurea in Lingue e Studi interculturali. AA 2010-2011. Paola Zamperlin. Internet. Parte prima Laboratorio di Informatica Corso di laurea in Lingue e Studi interculturali. AA 2010-2011 Paola Zamperlin Internet. Parte prima 1 Definizioni-1 Una rete di calcolatori è costituita da computer e altri

Dettagli

PARTE 1 richiami. SUITE PROTOCOLLI TCP/IP ( I protocolli di Internet )

PARTE 1 richiami. SUITE PROTOCOLLI TCP/IP ( I protocolli di Internet ) PARTE 1 richiami SUITE PROTOCOLLI TCP/IP ( I protocolli di Internet ) Parte 1 Modulo 1: Stack TCP/IP TCP/IP Protocol Stack (standard de facto) Basato su 5 livelli invece che sui 7 dello stack ISO/OSI Application

Dettagli

Livello logico digitale. bus e memorie

Livello logico digitale. bus e memorie Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità

Dettagli

INTRODUZIONE A RETI E PROTOCOLLI

INTRODUZIONE A RETI E PROTOCOLLI PARTE 1 INTRODUZIONE A RETI E PROTOCOLLI Parte 1 Modulo 1: Introduzione alle reti Perché le reti tra computer? Collegamenti remoti a mainframe (< anni 70) Informatica distribuita vs informatica monolitica

Dettagli

Laboratorio di Informatica. Le reti telematiche e Internet

Laboratorio di Informatica. Le reti telematiche e Internet Le reti telematiche e Internet Lezione 6 1 Insieme di cavi, protocolli, apparati di rete che collegano tra loro computer distinti i cavi trasportano fisicamente le informazioni opportunamente codificate

Dettagli

Corso Configurazione e gestione dell Aula di Informatica (18 lezioni 54 ore)

Corso Configurazione e gestione dell Aula di Informatica (18 lezioni 54 ore) Corso Configurazione e gestione dell Aula di Informatica (18 lezioni 54 ore) 1. L hardware del PC (3 Lezioni - 9 ore) 2. Troubleshooting (1 Lezione - 3 ore) 3. Ambiente Operativo (5 Lezioni - 15 ore) 4.

Dettagli

Una panoramica. di PCI Express, HARDWARE BUS. Caratteristiche e motivazioni, il confronto con PCI e altre tecnologie.

Una panoramica. di PCI Express, HARDWARE BUS. Caratteristiche e motivazioni, il confronto con PCI e altre tecnologie. Una panoramica su PCI Express Caratteristiche e motivazioni, il confronto con PCI e altre tecnologie Pietro Grillo n questo articolo si I descrivono le caratteristiche principali di PCI Express, effettuando

Dettagli

La tecnica proporzionale

La tecnica proporzionale La tecnica proporzionale Regolatori di pressione La tecnica proporzionale Regolatori di pressione La tecnica proporzionale La tecnica proporzionale Controllo direzione e flusso La tecnica proporzionale

Dettagli

ICT (Information and Communication Technology): ELEMENTI DI TECNOLOGIA

ICT (Information and Communication Technology): ELEMENTI DI TECNOLOGIA ICT (Information and Communication Technology): ELEMENTI DI TECNOLOGIA Obiettivo Richiamare quello che non si può non sapere Fare alcune precisazioni terminologiche IL COMPUTER La struttura, i componenti

Dettagli

Reti di computer. Agostino Lorenzi - Reti di computer - 2008

Reti di computer. Agostino Lorenzi - Reti di computer - 2008 Reti di computer Telematica : termine che evidenzia l integrazione tra tecnologie informatiche e tecnologie delle comunicazioni. Rete (network) : insieme di sistemi per l elaborazione delle informazioni

Dettagli

SIMULATORI PER RETI AD HOC

SIMULATORI PER RETI AD HOC SIMULATORI PER RETI AD HOC Ing. Alessandro Leonardi Dipartimento di Ingegneria Informatica e delle Telecomunicazioni Università degli Studi di Catania Modelli di simulazione per Reti Ad Hoc Le reti Ad-Hoc

Dettagli

Conoscere la terminologia di base attraverso la presentazione delle principali componenti hardware di un computer.

Conoscere la terminologia di base attraverso la presentazione delle principali componenti hardware di un computer. Classe 3^ Istituto Istruzione Superiore di Baronissi ind. tecnico PROGRAMMAZIONE DIDATTICA DI Sistemi e Reti Articolazione: Informatica Anno scolastico 2012-2013 MODULI CONTENUTI OBIETTIVI METODOLOGIE

Dettagli

Standard nelle fibre ottiche

Standard nelle fibre ottiche Standard nelle fibre ottiche Il protocollo ethernet ottico Ethernet è una suite di protocolli originariamente sviluppati per realizzare LAN (Local Area Networks): Ethernet ha avuto molto successo ed è

Dettagli

INTRODUZIONE AI SISTEMI EMBEDDED

INTRODUZIONE AI SISTEMI EMBEDDED 1 INTRODUZIONE AI SISTEMI EMBEDDED DEFINIZIONE DI SISTEMA EMBEDDED SVILUPPO HW/SW DI SISTEMI EMBEDDED \ DEFINIZIONE DI SISTEMA EMBEDDED UN SISTEMA EMBEDDED È UN SISTEMA DI ELABORAZIONE (COMPUTER) SPECIALIZZATO

Dettagli

Protocolli stratificati (Intro III Parte)

Protocolli stratificati (Intro III Parte) Protocolli stratificati (Intro III Parte) Le reti sono complesse! olte parti : host router Link su mezzi diversi protocol hardware, software Domanda: Che speranza abbiamo di organizzare la struttura della

Dettagli

Impianti informatici. Sistemi di storage. Paolo Cremonesi

Impianti informatici. Sistemi di storage. Paolo Cremonesi Impianti informatici Sistemi di storage Paolo Cremonesi Capacità e Prestazioni Aumento di capacità dei dischi Densità di informazione (Mbit/cm 2 ) 100.000 10.000 1.000 100 10 1 1980 1985 1990 1995 2000

Dettagli

Bit Rate = 8.000 * 8 = 64 kbit/s

Bit Rate = 8.000 * 8 = 64 kbit/s Voice over IP e Telephony over IP architetture, protocolli e quality of service B Codifica segnale nelle reti POTS Richiami sulle reti di TLC Convertitore A/D 10110000000000011111101001101101 Segnale analogico

Dettagli

Introduzione alla tecnologia. LonWorks

Introduzione alla tecnologia. LonWorks Introduzione alla tecnologia LonWorks La tecnologia LonWorks viene sviluppata da Echelon a partire dal 1990 Echelon é quotata in borsa dal 1998 (asdaq:elo) > 4000 OEM nel mondo > 30 mio di nodi installati

Dettagli

Prefazione all edizione italiana

Prefazione all edizione italiana Sommario Prefazione all edizione italiana XIII Capitolo 1 Introduzione 1.1 Applicazioni delle reti di calcolatori 2 1.1.1 Applicazioni aziendali 3 1.1.2 Applicazioni domestiche 5 1.1.3 Utenti mobili 8

Dettagli

Elaborazione Numerica dei Segnali per Telecomunicazioni. Software Defined Radio e Campionamento Passa-Banda

Elaborazione Numerica dei Segnali per Telecomunicazioni. Software Defined Radio e Campionamento Passa-Banda Elaborazione Numerica dei Segnali per Telecomunicazioni Anno Accademico 2008/2009 Software Defined Radio e Campionamento Passa-Banda Francesco Benedetto (fbenedet@uniroma3.it) Digital Signal Processing,

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni Reti di Calcolatori Claudio Marrocco Componenti delle reti Una qualunque forma di comunicazione avviene: a livello hardware tramite un mezzo fisico che

Dettagli

Anno Accademico 2013-2014. Lucidi del corso di Reti di Calcolatori e Comunicazione Digitale. Introduzione ( parte II) Topologie di rete

Anno Accademico 2013-2014. Lucidi del corso di Reti di Calcolatori e Comunicazione Digitale. Introduzione ( parte II) Topologie di rete INFORMATICA e COMUNICAZIONE DIGITALE Anno Accademico 2013-2014 Lucidi del corso di Reti di Calcolatori e Comunicazione Digitale Introduzione ( parte II) Prof. Sebastiano Pizzutilo Dipartimento di Informatica

Dettagli

Tecniche di Comunicazione Multimediale

Tecniche di Comunicazione Multimediale Tecniche di Comunicazione Multimediale Standard di Comunicazione Multimediale Le applicazioni multimediali richiedono l uso congiunto di diversi tipi di media che devono essere integrati per la rappresentazione.

Dettagli

Programmazione in Rete

Programmazione in Rete Programmazione in Rete a.a. 2005/2006 http://www.di.uniba.it/~lisi/courses/prog-rete/prog-rete0506.htm dott.ssa Francesca A. Lisi lisi@di.uniba.it Orario di ricevimento: mercoledì ore 10-12 Sommario della

Dettagli

Corso di Sistemi di Telecomunicazione Ottici A. A. 2009/2010. Reti di accesso. Architettura di rete HFC FTTx

Corso di Sistemi di Telecomunicazione Ottici A. A. 2009/2010. Reti di accesso. Architettura di rete HFC FTTx Corso di Sistemi di Telecomunicazione Ottici Reti di accesso Corso di Laurea Specialistica in Ingegneria delle Telecomunicazioni A.A. 2009/2010 Reti di accesso (1) Reti di accesso Architettura di rete

Dettagli

Switch di Livello 2 (L2 Switch) Tecniche di Ethernet Switching Tipologie di Switch. Switch di Livello 3 (L3 Switch)

Switch di Livello 2 (L2 Switch) Tecniche di Ethernet Switching Tipologie di Switch. Switch di Livello 3 (L3 Switch) Reti di Telecomunicazioni R. Bolla, L. Caviglione, F. Davoli Switch di Livello 2 (L2 Switch) Tecniche di Ethernet Switching Tipologie di Switch Switch di Livello 3 (L3 Switch) Virtual LAN (VLAN) 23.2 Inizialmente

Dettagli

Livello di Rete. Gaia Maselli maselli@di.uniroma1.it

Livello di Rete. Gaia Maselli maselli@di.uniroma1.it Livello di Rete Gaia Maselli maselli@di.uniroma1.it Queste slide sono un adattamento delle slide fornite dal libro di testo e pertanto protette da copyright. All material copyright 1996-2007 J.F Kurose

Dettagli

Reti di Calcolatori:

Reti di Calcolatori: Reti di Calcolatori: Internet, Intranet e Mobile Computing a.a. 2007/2008 http://www.di.uniba.it/~lisi/courses/reti/reti0708.htm dott.ssa Francesca A. Lisi lisi@di.uniba.it Orario di ricevimento: mercoledì

Dettagli

Reti di elaboratori. Reti di elaboratori. Reti di elaboratori INFORMATICA PER LE DISCIPLINE UMANISTICHE 2 (13042)

Reti di elaboratori. Reti di elaboratori. Reti di elaboratori INFORMATICA PER LE DISCIPLINE UMANISTICHE 2 (13042) Reti di elaboratori Rete di calcolatori: insieme di dispositivi interconnessi Modello distribuito INFORMATICA PER LE DISCIPLINE UMANISTICHE 2 (13042) Funzioni delle reti: comunicazione condivisione di

Dettagli

MODELLI ISO/OSI e TCP/IP

MODELLI ISO/OSI e TCP/IP D. Talia RETI DI CALCOLATORI - UNICAL 1 Reti di Calcolatori MODELLI ISO/OSI e TCP/IP D. Talia RETI DI CALCOLATORI - UNICAL 2 Reti di Calcolatori Livelli e Servizi Il modello OSI Il modello TCP/IP Un confronto

Dettagli

Concetti fondamentali. Indirizzamento. Multicast su LAN. Multicast su Internet. RTP/RTCP su multicast IP. Ostacoli all'utilizzo del multicast

Concetti fondamentali. Indirizzamento. Multicast su LAN. Multicast su Internet. RTP/RTCP su multicast IP. Ostacoli all'utilizzo del multicast Migliore uso della banda alla sorgente Unicast Multicast 4 Concetti fondamentali Indirizzamento Unicast Multicast su LAN Multicast su Internet Host Migliore uso della banda alla sorgente Router Protocolli

Dettagli

CPU chips e bus. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1

CPU chips e bus. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1 CPU chips e bus anno accademico 2006 2007 pagina 1 Layout di una cpu anno accademico 2006 2007 pagina 2 I bus in un sistema a microprocessore anno accademico 2006 2007 pagina 3 Proprietà di un bus Bus

Dettagli

Livello Trasporto Protocolli TCP e UDP

Livello Trasporto Protocolli TCP e UDP Livello Trasporto Protocolli TCP e UDP Davide Quaglia Reti di Calcolatori - Liv Trasporto TCP/UDP 1 Motivazioni Su un host vengono eseguiti diversi processi che usano la rete Problemi Distinguere le coppie

Dettagli

Alberto Ferrante. Security Association caching of a dedicated IPSec crypto processor: dimensioning the cache and software interface

Alberto Ferrante. Security Association caching of a dedicated IPSec crypto processor: dimensioning the cache and software interface Alberto Ferrante Security Association caching of a dedicated IPSec crypto processor: dimensioning the cache and software interface Relatore: Prof. Roberto Negrini Correlatore: Dott. Jefferson Owen (STM)

Dettagli

Nastro magnetico. Gestione della memoria di massa. Disco magnetico. Disco magnetico. Usato in passato come dispositivo di memorizzazione secondaria

Nastro magnetico. Gestione della memoria di massa. Disco magnetico. Disco magnetico. Usato in passato come dispositivo di memorizzazione secondaria Impossibile visualizzare l'immagine. Nastro magnetico Gestione della memoria di massa Usato in passato come dispositivo di memorizzazione secondaria Può contenere grosse quantità di dati Principalmente

Dettagli

ARCHITETTURA DEI ROUTER IP

ARCHITETTURA DEI ROUTER IP ARCHITETTURA DEI ROUTER IP Prof. Ing. Maurizio Casoni Dipartimento di Ingegneria Enzo Ferrari Università degli Studi di Modena e Reggio Emilia INTRODUZIONE La natura distribuita e scalabile della rete

Dettagli

Architettura di un sistema di calcolo

Architettura di un sistema di calcolo Richiami sulla struttura dei sistemi di calcolo Gestione delle Interruzioni Gestione della comunicazione fra processore e dispositivi periferici Gerarchia di memoria Protezione. 2.1 Architettura di un

Dettagli

Protocolli di Comunicazione

Protocolli di Comunicazione Protocolli di Comunicazione La rete Internet si è sviluppata al di fuori dal modello ISO-OSI e presenta una struttura solo parzialmente aderente al modello OSI. L'architettura di rete Internet Protocol

Dettagli

INFORMATICA DISTRIBUITA. prof. Carlo Bellettini. lez 2 Livelli di astrazione Network layers

INFORMATICA DISTRIBUITA. prof. Carlo Bellettini. lez 2 Livelli di astrazione Network layers INFORMATICA DISTRIBUITA prof. lez 2 Livelli di astrazione Network layers Università degli Studi di Milano Scienze e Tecnologie della Comunicazione Musicale a.a. 2009-2010 Protocol Layers Sistemi complessi!

Dettagli

Multi-Protocol Label Switching (MPLS)

Multi-Protocol Label Switching (MPLS) Universita' di Verona Dipartimento di Informatica Multi-Protocol Label Switching (MPLS) Davide Quaglia a.a. 2009/2010 1 Sommario Introduzione Forwarding equivalence classes Multi-Protocol Label Switching

Dettagli

Reti di Calcolatori. Telematica: Si occupa della trasmissione di informazioni a distanza tra sistemi informatici, attraverso reti di computer

Reti di Calcolatori. Telematica: Si occupa della trasmissione di informazioni a distanza tra sistemi informatici, attraverso reti di computer Reti di Calcolatori 1. Introduzione 2. Storia 3. Topologia delle reti 4. Livelli della rete protocolli e servizi 5. Progetto dei livelli 6. Modello ISO OSI 7. Internet Protocol suite / / Modello TCP IP

Dettagli

Topologia delle reti. Rete Multipoint: ogni nodo è connesso agli altri tramite nodi intermedi (rete gerarchica).

Topologia delle reti. Rete Multipoint: ogni nodo è connesso agli altri tramite nodi intermedi (rete gerarchica). Topologia delle reti Una RETE DI COMPUTER è costituita da un insieme di elaboratori (NODI) interconnessi tra loro tramite cavi (o sostituti dei cavi come le connessioni wireless). Rete Point-to-Point:

Dettagli

RETI INTERNET MULTIMEDIALI MPLS

RETI INTERNET MULTIMEDIALI MPLS RETI INTERNET MULTIMEDIALI MPLS Il documento è adattato da materiale cortesemente messo a disposizione dal Prof. Stefano Paris MPLS Multi-Protocol Label Switching Introduzione MPLS: Multi Protocol Label

Dettagli

Reti di calcolatori. Permettono la condivisione di risorse (hardware e software) e la comunicazione con gli altri utenti. Reti di calcolatori

Reti di calcolatori. Permettono la condivisione di risorse (hardware e software) e la comunicazione con gli altri utenti. Reti di calcolatori Reti di calcolatori Permettono la condivisione di risorse (hardware e software) e la comunicazione con gli altri utenti Reti di calcolatori Anni 70: calcolatori di grandi dimensioni, modello time-sharing,

Dettagli

I BUS DI COMUNICAZIONE SERIALI

I BUS DI COMUNICAZIONE SERIALI Corso di Misure per la Automazione e la Produzione Industriale (Studenti Ingegneria Elettrica e Meccanica V anno Vecchio Ordinamento) Misure per la Automazione e la Qualità (Studenti Ingegneria Elettrica

Dettagli

Corso di Sistemi di Elaborazione A.A. 2008/2009

Corso di Sistemi di Elaborazione A.A. 2008/2009 Università di Ferrara Facoltà di Ingegneria Docente: Ing. Massimiliano Ruggeri Mail: m.ruggeri@imamoter.cnr.it mruggeri@ing.unife.it Tel. 0532/735631 Corso di Sistemi di Elaborazione A.A. 2008/2009 Durata:

Dettagli

I BUS DI COMUNICAZIONE SERIALI

I BUS DI COMUNICAZIONE SERIALI Corso di Strumentazione e Misure per l Automazione (Studenti Ingegneria Meccanica II anno Laurea Magistrale curr. Automazione e Produzione) I BUS DI COMUNICAZIONE SERIALI Andrea Bernieri bernieri@unicas.it

Dettagli

Modello OSI e architettura TCP/IP

Modello OSI e architettura TCP/IP Modello OSI e architettura TCP/IP Differenza tra modello e architettura - Modello: è puramente teorico, definisce relazioni e caratteristiche dei livelli ma non i protocolli effettivi - Architettura: è

Dettagli

Capitolo 15 Reti di calcolatori e sistemi distribuiti

Capitolo 15 Reti di calcolatori e sistemi distribuiti Capitolo 15 Reti di calcolatori e sistemi distribuiti Indice Mezzi e tecniche di trasmissione dati Cavi in rame Fibre ottiche Onde radio e sistemi wireless Modulazione e demodulazione Reti di calcolatori

Dettagli

Test di verica per il corso di Reti di Telecomunicazioni

Test di verica per il corso di Reti di Telecomunicazioni Nome e Cognome Laurea Diploma in Test di verica per il corso di Reti di Telecomunicazioni 31/7/2003 1. La realizzazione asincrona di un servizio sincrono (segnare tutto ciò che è corretto) fa sì che l'allocazione

Dettagli

Reti Locali. Lezione tenuta presso l Istituto I.I.S.S. Egidio Lanoce Maglie, 26 Ottobre 2011 Prof Antonio Cazzato

Reti Locali. Lezione tenuta presso l Istituto I.I.S.S. Egidio Lanoce Maglie, 26 Ottobre 2011 Prof Antonio Cazzato Reti Locali Lezione tenuta presso l Istituto I.I.S.S. Egidio Lanoce Maglie, 26 Ottobre 2011 Prof Antonio Cazzato Reti di Calcolatori una rete di calcolatori è costituita da due o più calcolatori autonomi

Dettagli

PROGRAMMAZIONE DIDATTICA DI SISTEMI Indirizzo: Informatica Progetto Abacus Anno scolastico 2013-2014

PROGRAMMAZIONE DIDATTICA DI SISTEMI Indirizzo: Informatica Progetto Abacus Anno scolastico 2013-2014 Classe 5^ PROGRAMMAZIONE DIDATTICA DI SISTEMI Indirizzo: Informatica Progetto Abacus Anno scolastico 2013-2014 MODULI CONTENUTI OBIETTIVI METODOLOGIE DI LAVORO I primi elementi sulle reti e i mezzi di

Dettagli

Parte IV Architettura della CPU Central Processing Unit

Parte IV Architettura della CPU Central Processing Unit Parte IV Architettura della CPU Central Processing Unit IV.1 Struttura della CPU All interno di un processore si identificano in genere due parti principali: l unità di controllo e il data path (percorso

Dettagli

Comunicazione tra Computer. Protocolli. Astrazione di Sottosistema di Comunicazione. Modello di un Sottosistema di Comunicazione

Comunicazione tra Computer. Protocolli. Astrazione di Sottosistema di Comunicazione. Modello di un Sottosistema di Comunicazione I semestre 04/05 Comunicazione tra Computer Protocolli Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ Università degli studi di Salerno Laurea in Informatica 1

Dettagli

Introduzione. Livello applicativo Principi delle applicazioni di rete. Stack protocollare Gerarchia di protocolli Servizi e primitive di servizio 2-1

Introduzione. Livello applicativo Principi delle applicazioni di rete. Stack protocollare Gerarchia di protocolli Servizi e primitive di servizio 2-1 Introduzione Stack protocollare Gerarchia di protocolli Servizi e primitive di servizio Livello applicativo Principi delle applicazioni di rete 2-1 Pila di protocolli Internet Software applicazione: di

Dettagli

Programma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori

Programma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Programma del corso Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Sistemi operativi di rete (locale) In una LAN si vogliono condividere

Dettagli

PROGRAMMAZIONE MODULARE 2015-2016. Disciplina: SISTEMI E RETI Classe: QUINTA A INF SERALE Indirizzo: INFORMATICA

PROGRAMMAZIONE MODULARE 2015-2016. Disciplina: SISTEMI E RETI Classe: QUINTA A INF SERALE Indirizzo: INFORMATICA PROGRAMMAZIONE MODULARE 2015-2016 Disciplina: SISTEMI E RETI Classe: QUINTA A INF SERALE Indirizzo: INFORMATICA Docenti: Gualdi (teoria), Travaglioni (laboratorio) Ore settimanali previste: 2 TEORIA +

Dettagli

I bus di campo nell automazione industriale

I bus di campo nell automazione industriale I bus di campo nell automazione industriale Fabio Giorgi Introduzione Aspetti di comunicazione nell automazione industriale Esempio di cella di lavorazione Passaggio dal controllo centralizzato al controllo

Dettagli

Livello logico-digitale

Livello logico-digitale Livello logicodigitale Pagina 2 I circuiti digitali si basano su un piccolo numero di componenti elementari Circuito digitale =circuito in cui il valore di uscita può avere soltanto due valori (0 e 1)

Dettagli

Una Tassonomia delle Reti

Una Tassonomia delle Reti Una Tassonomia delle Reti La tabella riporta una classificazione dei vari tipi di rete, in funzione dell ambito operativo e delle distanze coperte. AMBITO DISTANZA RETE COPERTA Edificio 100 m Reti Locali

Dettagli

Digitale Terrestre Televisivo (DTT):

Digitale Terrestre Televisivo (DTT): Digitale Terrestre Televisivo (DTT): infrastruttura per il trasporto wireless della rete IP tecnologia per l accesso capillare alle applicazioni telematiche Roberto.Borri@csp.it Giovanni.Ballocca@csp.it

Dettagli

Il routing nelle reti IP

Il routing nelle reti IP Il routing nelle reti IP A.A. 005/006 Walter Cerroni IP: instradamento dei datagrammi Routing : scelta del percorso su cui inviare i dati i router formano una struttura interconnessa e cooperante: i datagrammi

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Gestione della QoS: Il progetto IKNOS

Gestione della QoS: Il progetto IKNOS Gestione della QoS: Il progetto IKNOS Ottimizzazione Tatiana Onali Tatiana Onali, CNIT & Università di Cagliari Obiettivi di ottimizzazione Per una gestione ottima della QoS, le infrastrutture di rete

Dettagli

VPN: connessioni sicure di LAN geograficamente distanti. IZ3MEZ Francesco Canova www.iz3mez.it francesco@iz3mez.it

VPN: connessioni sicure di LAN geograficamente distanti. IZ3MEZ Francesco Canova www.iz3mez.it francesco@iz3mez.it VPN: connessioni sicure di LAN geograficamente distanti IZ3MEZ Francesco Canova www.iz3mez.it francesco@iz3mez.it Virtual Private Network, cosa sono? Le Virtual Private Networks utilizzano una parte di

Dettagli

Il bus PCI. Piccinetti Stefano

Il bus PCI. Piccinetti Stefano Il bus PCI Piccinetti Stefano Prima del bus PCI: il bus ISA Il bus più diffuso prima del 1992 era il bus ISA (quello sostanzialmente trattato a Reti Logiche). Il primo bus ISA era ad 8 bit e garantiva

Dettagli

Tipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)

Tipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html

Dettagli

Informatica Generale Andrea Corradini. 10 - Le reti di calcolatori e Internet

Informatica Generale Andrea Corradini. 10 - Le reti di calcolatori e Internet Informatica Generale Andrea Corradini 10 - Le reti di calcolatori e Internet Cos è una rete di calcolatori? Rete : È un insieme di calcolatori e dispositivi collegati fra loro in modo tale da permettere

Dettagli

Protocolli per L Automazione Industriale

Protocolli per L Automazione Industriale Protocolli per L Automazione Industriale Manufacturing Automation Protocol Manufacturing Message Specification Virtual Manufacturing Device Technical and Office Protocol Stefano Panzieri MAP-TOP - 1 Produzione

Dettagli

Internet e Reti di Calcolatori

Internet e Reti di Calcolatori Internet e Reti di Calcolatori Sommario cosa è Internet cosa è un protocollo? network edge network core rete di accesso, mezzi fisici prestazioni: loss (perdita), delay (ritardo) strati di un protocollo

Dettagli

LEZIONE 21. Software modificabile facilmente, quindi è facile modificare il comportamento

LEZIONE 21. Software modificabile facilmente, quindi è facile modificare il comportamento 1 Cenni sull architettura degli apparati di rete Router di 1 a generazione: PC modificati NIC Network Interface Card Terminazione della linea - Livello PHY - Ricezione a livello di bit Processing a livello

Dettagli

ITIS G. Fauser. Classe 4^ BI. Materia: Sistemi. Anno Scolastico 2013-2014. Docenti: prof.ssa Manuela Cesa, prof. Pasquale Pietrangelo

ITIS G. Fauser. Classe 4^ BI. Materia: Sistemi. Anno Scolastico 2013-2014. Docenti: prof.ssa Manuela Cesa, prof. Pasquale Pietrangelo ITIS G. Fauser Classe 4^ BI Materia: Sistemi Anno Scolastico 2013-2014 Docenti: prof.ssa Manuela Cesa, prof. Pasquale Pietrangelo Numero ore di lezione settimanali: 4 Testi adottati: - Materiale didattico

Dettagli

Introduzione alle reti di calcolatori

Introduzione alle reti di calcolatori Introduzione alle reti di calcolatori Definizioni base. Collegamenti diretti e indiretti Strategie di multiplazione Commutazione di circuito e di pacchetto Caratterizzazione delle reti in base alla dimensione

Dettagli

CURRICULUM VITAE di Alberto Scandurra

CURRICULUM VITAE di Alberto Scandurra CURRICULUM VITAE di Alberto Scandurra Dati personali Nato a Messina il 13/04/1972, coniugato Residente a Messina in via Comunale Santo, 311 - condominio La Palma Telefono: 090 687311 Cellulare: 348 0920540

Dettagli

Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O

Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2009-10 Sommario L hardware di I/O Struttura Interazione tra computer e controllori

Dettagli

Reti di Calcolatori in Tecnologia IP

Reti di Calcolatori in Tecnologia IP Reti di Calcolatori in Tecnologia IP Il Livello Transport e TCP Dott. Marco Bianchi 04/12/2001 1 Agenda Introduzione Indirizzamento Protocolli di livello transport Attivazione e rilascio di una connessione

Dettagli