Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM"

Transcript

1 Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM 1

2 CMP Chip Multi Processor In questo contesto I/O indica qualunque comunicazione con il mondo esterno (I/O vero e proprio, memoria, cache esterne etc.). Shared cache indica L2 o L3 poiché L1 è sempre integrata con la CPU 2

3 Vantaggi Minimo tempo di latenza nel passaggio di dati Nessun ingombro del bus Possibile allocazione dinamica della cache fra le due CPU Svantaggi Complessità realizzativa. Il controller deve valutare in tempo reale le necessità delle due CPU per l allocazione dinamica e un errore può bloccare uno dei due core. La larghezza di banda della cache deve essere molto superiore dovendo servire due CPU Se l accesso è multiporta (ovvero in parallelo) ulteriore complessità. Se invece solo coda delle richieste riduzione dell efficienza Il progetto NON permette la realizzazione di un sottoprodotto con una sola CPU (la cache non è divisibile) 3

4 Vantaggi Minore complessità realizzativa rispetto al precedente Permette una facile realizzazione di versioni semplificate con una sola CPU Svantaggi Impossibilità di riconfigurazione dinamica (ovvero load balancing dinamico) Necessita di un progetto molto accurato del controller di I/O Traffico fra le caches incide sulla performance (utilizzando l interfaccia di I/O) anche se non incide globalmente sull efficienza del bus 4

5 Vantaggi Di fatto doppio processore e quindi più problema tecnologico che progettuale Facile sottoprodotto con un solo Core Minori problemi realizzativi essendo possibile testare preventivamente il singolo processore Mediante tecniche appropriate si può ridurre il consumo globale Minore time to market (progetto di fatto di singolo core) Shared package Svantaggi Grave: anche la comunicazione fra i due processori impatta sull efficienza del bus Doppio carico elettrico sul bus (ridotto con opportuni accorgimenti altrimenti ne soffre la larghezza di banda carico=condensatori=rallentamento) 5

6 Buffer Overlow Tipica tecnica utilizzata dai virus per mandare in crash i PC o per eseguire codice non previsto Sfrutta buchi del software (tipicamente dei sistemi operativi) Esempi Due buffer A e B Dati A A A A A A A A B B x y Viene scritto un dato in A più lungo della sua dimensione sovrascrivendo quindi dati di B A A A A A A A A B B overrun D a t o f a l s o y La cosa può essere utilizzata anche nella zona dello stack (ad esempio l overflow accedendo ai dati accessibili all utente sovrascrive l indirizzo di ritorno!) permettendo di mettere in esecuzione un programma virus Il sistema (utilizzato anche da altri processori come AMD) crea differenti aree di memoria (permesse e non permesse) e il tentativo di inserire o eseguire codice nelle aree non permesse (ove si annida codice virus) viene bloccata 6

7 Enhanced SpeedStep Technology Già usato nei Pentium M Permette di abbassare il voltaggio operativo (minore consumo della batteria) e corrispondentemente abbassa la frequenza di funzionamento Esempio per Pentium M 1,6 GHZ Voltage Clock V 1.6 GHz 1.42 V 1.4 GHz V 1.2 GHz V 1 GHz V 800 MHz V 600 MHz Vi sono differenti linee di alimentazione per le differenti unità funzionali: se di alcune non se ne prevede l uso vengono spente 7

8 Intel Virtualization Technology Esistono software di virtualizzazione (ex. VMware) che si interpongono come strato fra l hw e il sistema operativo (ovvero realizzano un hardware virtuale) presentando al mondo esterno più processori virtuali permettendo di eseguire contemporaneamente più sistemi operativi (v. Nehalem) Da non confondersi con il multitasking (più processi eseguiti contemporaneamente) il multicore e l hyperthreading (multitasking a livello hardware che dà luogo a due processori virtuali a livello fisico) Il virtualizzatore dispone di hardware specifico che favorisce la virtualizzazione software Simile al caso delle n macchine virtuali capaci ciascuna di eseguire codice

9 Intel Virtualization Technology App.1 App.1 App.1 App.1 App.1 App.1 Sistema operativo Sistema operativo CPU CPU1 CPU2 Multitasking Multitasking + Multithreading App.1 App.1 App.1 App.1 App.1 App.1 App.1 App.1 App.1 Sistema operativo 1 Sistema operativo 2 Sistema operativo n CPU Virtuale 1 CPU Virtuale 2 CPU Virtuale n Virtualizzatore (software) CPU1 CPU2 Multitasking + Multithreading + Virtualizzazione 9

10 Estensione a 64 bit EM64T Permette l impiego del processore a 32 o 64 bit (compatibility o 64 mode scelta via istruzione privilegiata) In modo compatibile permette l esecuzione di OS a 64 bit in modalità 32 bit e programmi a 32 e 16 bit senza modifiche (con i loro relativi spazi di indirizzamento 4 GB e 1 MB) In modo 64 bit sono permessi anche OS e programmi a 64 bit In modo 64 bit lo spazio di indirizzamento può arrivare a 64 exabytes (2**64 bytes 2**32 x 2**32 bytes - 4Gx4GB). 8 registri addizionali architetturali chiamati R08-R16 a 64 BIT I registri tradizionali sono estesi a 64 bit 16 Registri MMX a 64 bit Implementata anche negli ultimi XEON RAX EAX AX AH AL

11 Core 2 Dalla fine del 2005 Intel ha deciso di dismettere per i nuovi processori l architettura NetBurst (P IV) Nuova architettura denominata Core nata per il multicore Obiettivi: bassi consumi e alte prestazioni Evoluzione di P6 e Pentium M (principalmente) Pipeline a 14 stadi Sviluppato in Israele Multicore con Out Of Order Mentre PIV tendeva ad aumentare le prestazioni accelerando il clock, Core si rivolge al multiprocessing grazie alla possibilità di ridurre sempre più la dimensione dei transistors. Inoltre minore dimensione dei transistor significa anche cache on-chip più grandi 11

12 Core 2 CORE Pipeline 0 CORE Pipeline 1 L1 Core 0 L1 Core 1 L2 - condivisa NB: in figua il prefetcher include la cache I L1 Interfaccia FSB N.B. ci sono molte differenti versioni di Core. Esempi: 1) Merom (mobile - basso consumo) 2) Conroe (primo realizzato - desktop) 3) Bloomfled (fine 2008 server - quadcore) 12

13 Core 2 13

14 Core (d ora in poi tralasciamo il 2) Lancio sul mercato: Luglio Tutto è migliorato nella pipeline Core: più logica di decodifica (1 + 3 decoder 7 u-op), maggiore dimensione del reorder buffer, più slot nelle reservation stations, più hardware di esecuzione etc. Circa 300 (plus) milioni di transistor, clock fino a 2.66 GHz Inoltre caratteristiche nuove specifiche fra cui un sofisticato sistema di riduzione dei consumi che non solo spegne unità funzionali ma anche parti di unità funzionali attive e non utilizzate. Ad esempio delle vie dei bus interni sono attivate solo quelle specificamente necessarie per ogni istruzione Più NON significa sempre più veloce. Ci sono limiti intrinsechi al numero di istruzioni che possono essere eseguite in parallelo, ci sono i limiti della larghezza di banda dei trasferimenti etc. Per ogni core due caches L1 (Istruzioni e Dati): Istruzioni -> 32 (o 64) KB 8 Way Dati->32 (o 64) KB 2/8 Way No trace cache Cache L2: 2-4 MB indifferenziata Le caches di dati di primo livello possono scambiarsi informazioni direttamente senza passare per il bus 14

15 Core Microarchitecture Progettato per dual core superscalare 4, 36 bit indirizzo fisico, 48 bit di indirizzo virtuale L2 shared inclusive unificata D e I se architettura dual core ogni core usa la porzione che gli serve Inoltre se i due cores utilizzano le stesse istruzioni è possibile la condivisione delle stesse Nell architettura Core è stata abbandonata la tecnologia multithread (in quanto Core intende essere un architettura a basso costo e basso consumo) 15

16 Advanced Smart Cache La cache L2 NON condivisa ha vari svantaggi: possibile replica degli stessi dati nelle due caches snoop attraverso il FSB partizionamento statico del silicio Vantaggi della condivisa: Nessuno degli svantaggi precedenti Possibilità di una suddivisione dinamica del silicio in funzione delle necessità dei due cores Cache L2 indipendente Cache L2 condivisa 16

17 Core Microarchitecture Prefetch inteligente: buffer da 2x16=32 bytes (come in P6). Il sistema cerca di indovinare i dati che saranno necessari. Ad esempio se vengono richiesti i dati agli indirizzi allora il sistema si approvvigiona anticipatamente (compatibilmente con la disponibilità del bus) del dato all indirizzo 7. Più precisamente ogni Core 2 dispone di 2x3+2=8 prefetchers (due per i dati e uno per le istruzioni per ogni Core più due prefetchers per la L2 condivisa). Le politiche di prefetch possono essere modificate a seconda del modello e del tipo di utilizzazione (mobile, server, desktop) L algoritmo di prefetch (ignoto nei suoi dettagli) è molto sofisticato e tiene conto delle sequenze di accesso alla memoria per predire le prossime richieste e anticiparle 17

18 Loop detector Core Sfrutta l individuazione di loop in hardware Evita il fetch e la predizione ripetuta dei branch Permette la disattivazione selettiva dei blocchi per ridurre i consumi Ma richiede la decodifica a ogni ciclo Branch Prediction Fetch Loop Stream Detector Decode 18 istruzioni 18

19 Pipeline Core La pipeline è a 14 stadi, leggermente più lunga del P6 (12 stadi). I due stadi ulteriori sono probabilmente inseriti per compensare i ritardi di propagazione sui conduttori e aumenti futuri di velocità del clock. Una seconda alternativa è che i due stadi siano stati inseriti per la gestione delle fusioni (v. dopo) Il reorder buffer è di 96 u-ops (in confronto con le 40 del Pentium M e le 126 dello Xeon a causa del multithread) La gestione delle reservation station per ogni core (memory/non memory) è unificata (non distingue fra unità funzionali) ed è basata su un numero maggiore di entries per garantire più u-ops in transito a causa del maggior numero di unità di esecuzione Si noti che il numero stesso di istruzioni in flight è ulteriormente aumentato dalla operazioni di fusione (v. dopo). La finestra di istruzioni di Core è quindi maggiore di quanto il solo incremento di RS e ROB potrebbe far credere 19

20 Architettura Core Ristruttura i dati per fornirli alle VALU. Operazioni su 128 spezzate in due operazioni da 64 bit 6 Porte Porta: via fisica di accesso (bus) alle unità di esecuzione 20

21 Core Microarchitecture u-ops 7 u-ops/clock Registri ia32 6 ports ALU potenziate 21

22 Macro fusione Nel decoder principale coppie di istruzioni di macchina possono essere fuse (tipicamente le istruzioni IA32 di compare and test vengono fuse con le istruzioni di branch). L unico limite è che una sola istruzione macrofusa può essere generata ogni ciclo. Questo comporta una maggiore complessità del decoder, delle ALU e della Branch Execution Unit ma è compensata, a parità di condizione, da un minor numero di u-ops in transito (e minore occupazione e più rapido svuotamento di RS e ROB, maggiore potenza apparente delle ALU) e quindi un minor consumo in ultima analisi load EAX, [mem1] cmp EAX, [mem2] jne Target di fatto viene tradotta in load EAX, [mem1] cmp EAX, [mem2] + jne Target (test and branch) 22

23 Core Front End Stadio di predecode e fusione: individua la lunghezza delle istruzioni e i relativi confini. Non vi è più la trace-cache che statisticamente non ha dato risultati eccezionali. 4 decoders (uno complesso e tre semplici 7 uops/clock una in più del P6) Microfusione: due o più m-ops derivanti da una stessa istruzione IA32 possono essere fuse in un unica u-op Con la combinazione di Macrofusione e Microfusione si ha una riduzione media del 10% delle u-ops. Maggiore probabilità di tenere impegnate le unità di esecuzione:meno u-ops e maggiore possibilità di parallelismo dovuto al maggiore numero di istruzioni di partenza da cui scegliere la sequenza Out Of Order BTB come in Pentium M 23

24 Front End P6 Core Core: un decoder semplice in più: 7 microops /ciclo I decoders semplici sono in grado di decodificare un range maggiore di istruzioni e ci si avvicina a una microoperazione per ogni istruzione 24

25 Architettura di dispatching P6 5 porte Nel P6 originario le porte 0 e 1 sono riservate all aritmetica mentre le altre 3 sono utilizzate per l accesso alla memoria. (Si noti che la porta 1 viene utilizzata anche per il calcolo dell indirizzo di branch) 25

26 Core Core 6 porte Una porta di dispatch (totale 6) in più dedicata alle istruzioni logiche e aritmetiche. Una (simple) integer unit in più rispetto a Pentium M. In totale fino a un max di 3 u-ops (port 0, 1 e 2) eseguite per clock (escludendo ovviamente Branch Execution Unit e Memory Address Unit port 3,4 e 5 che di fatto non generano risultati). Il sistema non è però simmetrico: le moltiplicazioni FP possono essere eseguite solo su una FPU e altrettanto vale per le FADD Molte istruzioni richiedono più clock per l esecuzione ma questo non blocca però le porte. Ad esempio la porta 1, una volta avviata una FADD all unità di esecuzione relativa è libera per avviare istruzioni intere alla IEU 26

27 Unità di esecuzione intera Tre unità di esecuzione intere ciascuna capace di operazione a 64 bit in un solo ciclo di clock. Una per operazioni complesse (CIU Complex Integer Unit) e due per operazioni semplici (SIU) come le addizioni. Ovviamente una lavora in parallelo con la Branch Execution Unit Tre operazioni reali per ciclo (a differenza di tutti gli altri processori ove le operazioni sono due) Unità di esecuzione floating point Due unità capaci di istruzioni scalari e FP. Una unità per operazioni più semplici come la somma 27

28 Istruzioni di accesso alla memoria La fase di esecuzione delle Load e Store è assai più complicata di quella ad esempio delle istruzioni aritmetiche. Innanzitutto perché richiedono l accesso al register file (calcolo degli indirizzi) e perché debbono accedere alla cache dei dati. L accesso alla L1 dei dati è sempre più lenta dell accesso al renamed register file ma vi è sempre la possibilità che si debba accedere alla L2. Nel P6 e nei suoi successori le istruzioni di Load e Store sono inserite dal ROB (quando committed) in una coda speciale FIFO chiamata MOB (Memory Reorder Buffer) ma in certi casi (memory aliasing) sono possibili dei sorpassi (delle Load) 28

29 Disambiguation della memoria Le operazioni di ritiro delle u-ops (e quindi modifica dei registri e memoria e le relative letture) debbono necessariamente essere eseguite in ordine nelle architetture Out Of Order. Ma: Memory aliasing Vi sono due possibilità: la Store avviene allo stesso indirizzo della Load (caso A) oppure no (caso B) Nel caso A la Store deve precedere la Load mentre in quello B no Nel caso A si parla di Memory aliasing Statisticamente nel 97% dei casi si ha il caso B ma nel caso del P6 e del PIV a causa della presenza di situazioni A (3%) nessuna Load può essere eseguita 29 prima delle Store. Grossa perdita di performance

30 Disambiguation della memoria Clock Nel caso A l indirizzo viene calcolato al clock 1 e la store viene eseguita nel ciclo 2. E necessario aspettare un altro ciclo affinchè la memoria sia aggiornata (3) poi si può eseguire la load che richiede anch essa i cicli 4 e 5 per aggiornare il registro. (Si ricordi che una Load in ogni caso «impegna»la locazione di memoria indirizzata che quindi non può contemporaneamente essere utilizzata per una store) Finalmente al sesto ciclo la somma può avere luogo. Se però il processore individua che ci troviamo nel caso B non dobbiamo attendere l aggiornamento della memoria dovuto alla store e abbiamo la sovrapposizione di operazioni riportata in figura: si è risparmiato un ciclo di clock su 6 (più del 15%) 30

31 Disambiguation della memoria Nel caso di Core si ha addirittura la situazione B-2 in cui la load è anticipata prima della store, risparmiando 3 cicli rispetto alla situazione A e due rispetto alla B. Questo è possibile mediante un algoritmo presente in Core che analizza le istruzioni (u-ops) e predice la presenza o meno di memory aliasing. Naturalmente come nel caso della predizione del branch l algoritmo può fallire con penalità della pipeline (flushed) ma percentualmente il vantaggio è molto forte. 31

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici La Pipeline Superpipeline Pipeline superscalare Schedulazione dinamica della pipeline Processori reali: l architettura Intel e la pipeline dell AMD Opteron X4 Ricapitolando Con

Dettagli

CPU pipeline 4: le CPU moderne

CPU pipeline 4: le CPU moderne Architettura degli Elaboratori e delle Reti Lezione 25 CPU pipeline 4: le CPU moderne Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/16

Dettagli

Parte IV Architettura della CPU

Parte IV Architettura della CPU Parte IV Architettura della CPU IV.1 Pinout Logico del µp Significato dei vari Pin Indirizzamento Dati Controllo Controllo del ciclo di bus Gestione delle interruzioni Arbitraggio del bus Gestione del

Dettagli

La macchina di Von Neumann. Archite(ura di un calcolatore. L unità di elaborazione (CPU) Sequenza di le(ura. Il bus di sistema

La macchina di Von Neumann. Archite(ura di un calcolatore. L unità di elaborazione (CPU) Sequenza di le(ura. Il bus di sistema La macchina di Von Neumann rchite(ura di un calcolatore us di sistema Collegamento Unità di Elaborazione (CPU) Memoria Centrale (MM) Esecuzione istruzioni Memoria di lavoro Interfaccia Periferica P 1 Interfaccia

Dettagli

Fondamenti di informatica: un po di storia

Fondamenti di informatica: un po di storia Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi

Dettagli

ARCHITETTURA DELLE CPU come ARCHITETTURA DEL SET DI ISTRUZIONI

ARCHITETTURA DELLE CPU come ARCHITETTURA DEL SET DI ISTRUZIONI PROGETTO DELLA CPU MEMORIZZAZIONE DEGLI OPERANDI DOVE SONO MEMORIZZATI GLI OPERANDI NELLA CPU? ARCHITETTURA DELLE CPU come ARCHITETTURA DEL SET DI ISTRUZIONI SCELTE PROGETTUALI: 1. DOVE SONO MEMORIZZATI

Dettagli

Prestazioni adattabili all ambiente del business

Prestazioni adattabili all ambiente del business Informazioni sulla tecnologia Prestazioni intelligenti Prestazioni adattabili all ambiente del business Il processore Intel Xeon sequenza 5500 varia in modo intelligente prestazioni e consumo energetico

Dettagli

I Thread. I Thread. I due processi dovrebbero lavorare sullo stesso testo

I Thread. I Thread. I due processi dovrebbero lavorare sullo stesso testo I Thread 1 Consideriamo due processi che devono lavorare sugli stessi dati. Come possono fare, se ogni processo ha la propria area dati (ossia, gli spazi di indirizzamento dei due processi sono separati)?

Dettagli

Componenti dell elaboratore

Componenti dell elaboratore L hardware del PC Componenti dell elaboratore Hardware Parte fisica del sistema Dispositivi fisici Software Parte logica del sistema Programmi e dati 2 Hardware dell elaboratore 3 L'architettura del calcolatore

Dettagli

Introduzione alle architetture parallele

Introduzione alle architetture parallele Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Introduzione alle architetture parallele Corso di Sistemi Distribuiti Valeria Cardellini Anno accademico 2009/10 Parallelismo Il parallelismo

Dettagli

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR Architettura di un computer La macchina di Von Neumann Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.

Dettagli

SISTEMI OPERATIVI. Gestione della memoria Domande di verifica. Luca Orrù Centro Multimediale Montiferru 18/06/2007

SISTEMI OPERATIVI. Gestione della memoria Domande di verifica. Luca Orrù Centro Multimediale Montiferru 18/06/2007 2007 SISTEMI OPERATIVI Gestione della memoria Domande di verifica Luca Orrù Centro Multimediale Montiferru 18/06/2007 Gestione della memoria 1. Si descriva il concetto di memoria virtuale (esame del 19-06-2006)

Dettagli

Tutta la famiglia dei processori Intel (x86) si basa ed e' compatibile con il primo processore di questo tipo: l'8086.

Tutta la famiglia dei processori Intel (x86) si basa ed e' compatibile con il primo processore di questo tipo: l'8086. I processori Intel Tutta la famiglia dei processori Intel (x86) si basa ed e' compatibile con il primo processore di questo tipo: l'8086. L'8086 e' un processore a 16 bit quindi i suoi registri potranno

Dettagli

Indice generale. 1 Il calcolatore: astrazioni. 2 Le istruzioni: il linguaggio. e tecnologia 1. dei calcolatori 57

Indice generale. 1 Il calcolatore: astrazioni. 2 Le istruzioni: il linguaggio. e tecnologia 1. dei calcolatori 57 I Indice generale Prefazione viii 1 Il calcolatore: astrazioni e tecnologia 1 1.1 Introduzione 1 Tipi di calcolatore e loro caratteristiche 2 Cosa si può imparare da questo libro 5 1.2 Cosa c è dietro

Dettagli

Architetture DSP. Capitolo 6

Architetture DSP. Capitolo 6 Capitolo 6 Architetture DSP Un convertitore analogico-digitale (ADC) trasforma un segnale a tempo continuo in una sequenza di bit; viceversa un convertitore digitale-analogico (DAC) trasforma una sequenza

Dettagli

Architetture CISC e RISC

Architetture CISC e RISC FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

I componenti di un Sistema di elaborazione. CPU (central process unit)

I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Classificazione dei calcolatori elettronici Sistemi basati sull architettura di von Neumann rchitettura dei calcolatori: definizioni Evoluzione dell architettura rchitettura della

Dettagli

CALCOLATORI ELETTRONICI

CALCOLATORI ELETTRONICI CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1

Dettagli

Lezione 3: Architettura del calcolatore

Lezione 3: Architettura del calcolatore Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile

Dettagli

Lezione n.19 Processori RISC e CISC

Lezione n.19 Processori RISC e CISC Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni

Dettagli

PXA255: concetti avanzati

PXA255: concetti avanzati PXA255: concetti avanzati 10.a C. Fantozzi, A. Gardich (revisione di S. Congiu) PXA255: il nucleo 1 PXA255: memorie cache Uno dei principali colli di bottiglia nei moderni calcolatori è l inadeguata velocità

Dettagli

Schedulazione dinamica. Elettronica dei Calcolatori 1

Schedulazione dinamica. Elettronica dei Calcolatori 1 Schedulazione dinamica Elettronica dei Calcolatori 1 Schedulazione dinamica delle operazioni Impossibile risolvere tutti i conflitti staticamente I possibile predire tutti i salti condizionati HW fa durante

Dettagli

Calcolatori Elettronici Parte VI: Microarchitetture, Cache e Pipeline

Calcolatori Elettronici Parte VI: Microarchitetture, Cache e Pipeline Anno Accademico 2013/2014 Calcolatori Elettronici Parte VI: Microarchitetture, Cache e Pipeline Prof. Riccardo Torlone Universita di Roma Tre Ritorniamo all approccio di San Clemente.. Riccardo Torlone

Dettagli

Università degli Studi di Cassino e del Lazio Meridionale

Università degli Studi di Cassino e del Lazio Meridionale di Cassino e del Lazio Meridionale Corso di Pipeline Anno Accademico Francesco Tortorella Progettazione del datapath Prima soluzione: d.p. a ciclo singolo Semplice da realizzare Condizionato dal worst

Dettagli

Introduzione alle architetture dei processori

Introduzione alle architetture dei processori Architettura dei microprocessori Argomenti CLASSIFICAZIONE MICROPROCESSORI Basic concepts 80x86, x64 Architettura pc Tecniche per incrementare le prestazioni 07/08 CLASSIFICAZIONE ELABORATORI(MICROPROCESSORI)

Dettagli

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine. Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

Architettura degli elaboratori (A)

Architettura degli elaboratori (A) Laurea in Informatica a.a. 2010-2011 Laboratorio del corso di Architettura degli elaboratori (A) Modulo 1: l Architettura dell 8086 Valeria Carofiglio Linguaggi a vari livelli e loro relazioni Programma

Dettagli

Metodi Software per ottenere ILP

Metodi Software per ottenere ILP Metodi Software per ottenere ILP Calcolatori Elettronici 2 http://www.dii.unisi.it/~giorgi/didattica/calel2 Scaletta Tecnologie nel compilatore BRANCH PREDICTION A SOFTWARE (nel compilatore) - Gia vista

Dettagli

Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18

Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Corso di Calcolatori Elettronici I A.A. 2010-2011 Il processore Lezione 18 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Calcolatore: sottosistemi Processore o CPU (Central Processing

Dettagli

Criteri di Scheduling Algoritmi di Scheduling Multiple-Processor Scheduling Asymmetric/Symmetric multiprocessing Processori Multicore

Criteri di Scheduling Algoritmi di Scheduling Multiple-Processor Scheduling Asymmetric/Symmetric multiprocessing Processori Multicore Criteri di Scheduling Algoritmi di Scheduling Multiple-Processor Scheduling Asymmetric/Symmetric multiprocessing Processori Multicore 5.2 Silberschatz, Galvin and Gagne 2005 1 Massimizzare lʼutilizzo della

Dettagli

02 - Organizzazione dei sistemi di calcolo

02 - Organizzazione dei sistemi di calcolo Organizzazione dei sistemi di calcolo - Processori - Memoria principale - Memoria secondaria - Input/Output Pagina 2 Processori Pagina 3 La CPU è composta da: - Unità di controllo - Unità logico-aritmetica

Dettagli

Aggiornato il 18 giugno 2015. 1 Questa affermazione richiede una precisazione. A parità di altre condizioni, l eliminazione dello stadio ME allunga la

Aggiornato il 18 giugno 2015. 1 Questa affermazione richiede una precisazione. A parità di altre condizioni, l eliminazione dello stadio ME allunga la 8 Questo documento contiene le soluzioni ad un numero selezionato di esercizi del Capitolo 8 del libro Calcolatori Elettronici - Architettura e organizzazione, Mc-Graw Hill 2009. Sarò grato a coloro che

Dettagli

Il livello architettura e set di istruzioni

Il livello architettura e set di istruzioni Corso di Informatica 2 Prof. Sciuto Il livello architettura e set di istruzioni Daniele Paolo Scarpazza Dipartimento di Elettronica e Informazione Politecnico di Milano 7 Giugno 2004 Daniele Paolo Scarpazza

Dettagli

Architettura di un sistema di calcolo

Architettura di un sistema di calcolo Richiami sulla struttura dei sistemi di calcolo Gestione delle Interruzioni Gestione della comunicazione fra processore e dispositivi periferici Gerarchia di memoria Protezione. 2.1 Architettura di un

Dettagli

Il Sistema Operativo Introduzione Gestione dei processi Gestione della memoria Memoria cache (cenni) Informatica B Prof. A.

Il Sistema Operativo Introduzione Gestione dei processi Gestione della memoria Memoria cache (cenni) Informatica B Prof. A. Il Sistema Operativo Introduzione Gestione dei processi Gestione della memoria Memoria cache (cenni) Informatica B Prof. A. Morzenti Il sistema Operativo Il sistema operativo (SO) è uno strato software

Dettagli

(1) - - (4) R4 = R7 * R7 (4) (2) (3) 5 - (4) rinviata perché in WAW con (3) 6 (3) e (4) ritirabili ma attendono il completamento di (2) (2) (3) (4)

(1) - - (4) R4 = R7 * R7 (4) (2) (3) 5 - (4) rinviata perché in WAW con (3) 6 (3) e (4) ritirabili ma attendono il completamento di (2) (2) (3) (4) Esercizio 1 (20%) Si assuma di avere una macchina con 10 registri ufficiali (da R0 a R9) e sufficienti registri segreti in grado di avviare 2 istruzioni per ciclo di clock. Tale macchina richiede 2 cicli

Dettagli

Athlon 64. di dicembre sono ufficialmente disponibili a listino i primi processori Athlon 64 X2 realizzati

Athlon 64. di dicembre sono ufficialmente disponibili a listino i primi processori Athlon 64 X2 realizzati I nuovi Athlon 64 AMD vara il nuovo processo produttivo che nel corso del 2007 sarà utilizzato per la produzione dei primi Athlon 64 a quattro core. Intanto prende forma il progetto Fusion che vedrà la

Dettagli

Sistemi Operativi. Struttura astratta della memoria. Gerarchia dei dispositivi di. Memoria centrale. Memoria secondaria (di massa)

Sistemi Operativi. Struttura astratta della memoria. Gerarchia dei dispositivi di. Memoria centrale. Memoria secondaria (di massa) Struttura astratta della memoria Memoria centrale il solo dispositivo di memoria al quale la CPU puo accedere direttamente Memoria secondaria (di massa) Estensione della memoria centrale che fornisce grande

Dettagli

IL DSP - Digital Signal Processor

IL DSP - Digital Signal Processor IL DSP - Digital Signal Processor Processore dei segnali digitali 1. Generalità Il Digital Signal Processor (DSP, processore di segnali digitali) è un particolare tipo di microprocessore, ottimizzato per

Dettagli

Il supporto al Sistema Operativo

Il supporto al Sistema Operativo Il supporto al Sistema Operativo Obiettivi e funzioni del S.O. Il Sistema Operativo è il software che controlla l esecuzione dei programmi e amministra le risorse del sistema. Ha due obiettivi principali:

Dettagli

CPU. Maurizio Palesi

CPU. Maurizio Palesi CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore

Dettagli

L Architettura di un Calcolatore

L Architettura di un Calcolatore ASTE Information Technology Excellence oad (I.T.E..) L Architettura di un Calcolatore aurizio Palesi Salvatore Serrano aster ITE Informatica di Base aurizio Palesi, Salvatore Serrano 1 Sommario Architettura

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A 1 Calcolatori Elettronici L-A Obiettivo del modulo è lo studio dei seguenti aspetti dell hardware dei calcolatori: l architettura i principi di funzionamento le tecniche di progettazione l impatto dell'architettura

Dettagli

Architettura di un computer

Architettura di un computer Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su

Dettagli

Input/Output: bus, interfacce, periferiche

Input/Output: bus, interfacce, periferiche Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L

Dettagli

Architettura di tipo registro-registro (load/store)

Architettura di tipo registro-registro (load/store) Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche

Dettagli

Parte VIII. Architetture Parallele

Parte VIII. Architetture Parallele Parte VIII Architetture Parallele VIII.1 Motivazioni Limite di prestazioni delle architetture sequenziali: velocità di propagazione dei segnali, la luce percorre 30 cm in un nsec! Migliore rapporto costo/prestazioni

Dettagli

La memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini

La memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini La memoria Architetture Avanzate dei Calcolatori Valeria Cardellini Nelle lezioni precedenti { Memoria La gerarchia di memorie Registri Istruzioni, operandi L Cache Blocchi L2 Cache Blocchi Memoria Pagine

Dettagli

Introduzione alla GPGPU Corso di sviluppo Nvidia CUDATM. Davide Barbieri

Introduzione alla GPGPU Corso di sviluppo Nvidia CUDATM. Davide Barbieri Introduzione alla GPGPU Corso di sviluppo Nvidia CUDATM Davide Barbieri Contatti skype: davbar86 mail: davide.barbieri@ghostshark.it Panoramica corso Introduzione al mondo delle GPU Modello GPGPU Nvidia

Dettagli

Flops. Differenza tra sustained performance, e di picco (cenni a proposito dei metodi di ottimizzazione, il compilatore ed oltre)

Flops. Differenza tra sustained performance, e di picco (cenni a proposito dei metodi di ottimizzazione, il compilatore ed oltre) LaTop500 Flops Differenza tra sustained performance, e di picco (cenni a proposito dei metodi di ottimizzazione, il compilatore ed oltre) La valutazione dell'effettiva potenza di calcolo dev'essere effettuata

Dettagli

Sistemi Operativi. Introduzione. C.d.L. in Informatica (laurea triennale) Anno Accademico 2009-2010. Dipartimento di Matematica e Informatica Catania

Sistemi Operativi. Introduzione. C.d.L. in Informatica (laurea triennale) Anno Accademico 2009-2010. Dipartimento di Matematica e Informatica Catania Sistemi Operativi C.d.L. in Informatica (laurea triennale) Anno Accademico 2009-2010 Dipartimento di Matematica e Informatica Catania Introduzione Prof. Mario Di Raimondo Sistemi Operativi 9 CFU (72 ore)

Dettagli

Informatica. Esplicazione del manuale e delle slide. Informatica Appunti Luiss Marco D Epifanio. Marco

Informatica. Esplicazione del manuale e delle slide. Informatica Appunti Luiss Marco D Epifanio. Marco Informatica Appunti Luiss Marco D Epifanio Informatica Esplicazione del manuale e delle slide Marco Liberamente tratto da Introduzione alle tecnologie informatiche e ai sistemi informativi aziendali, McGraw.

Dettagli

che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico-

che vengano generati nell ordine corretto i sistema (es., la memoria, l unità aritmetico- Principi di architetture dei calcolatori: l unità di controllo Mariagiovanna Sami L unità di controllo Per eseguire le istruzioni di macchina, occorre che vengano generati nell ordine corretto i segnali

Dettagli

Introduzione. Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache...

Introduzione. Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache... Appunti di Calcolatori Elettronici Concetti generali sulla memoria cache Introduzione... 1 Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache...

Dettagli

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da

Dettagli

Struttura del calcolatore

Struttura del calcolatore Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione

Dettagli

Come funziona un sistema di elaborazione

Come funziona un sistema di elaborazione Introduzione Cosa è un Sistema Sste aoperativo? Come funziona un sistema di elaborazione Proprietà dei Sistemi Operativi Storia dei Sistemi di Elaborazione Sistemi Mainframe Sistemi Desktop Sistemi i Multiprocessori

Dettagli

L architettura di riferimento

L architettura di riferimento Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27

Dettagli

ARCHITETTURA DELLE CPU come ARCHITETTURA DEL SET DI ISTRUZIONI

ARCHITETTURA DELLE CPU come ARCHITETTURA DEL SET DI ISTRUZIONI PROGETTO DELLA CPU ARCHITETTURA DELLE CPU come ARCHITETTURA DEL SET DI ISTRUZIONI SCELTE PROGETTUALI: 1. DOVE SONO MEMORIZZATI GLI ERANDI NELLA CPU? 2 QUANTI ERANDI SONO CHIAMATI IN MODO ESPLICITO 3. DOVE

Dettagli

PROGRAMMAZIONE MODULARE 2014-2015

PROGRAMMAZIONE MODULARE 2014-2015 PROGRAMMAZIONE MODULARE 01-015 Disciplina: SISTEMI E RETI Classe: TERZA A INF Indirizzo: INFORMATICA E TELECOMUNICAZIONI Articolazione INFORMATICA Docenti: Silvia Gualdi (teoria) Paolo Aurilia (laboratorio)

Dettagli

Introduzione ai sistemi operativi

Introduzione ai sistemi operativi Introduzione ai sistemi operativi Che cos è un S.O.? Shell Utente Utente 1 2 Utente N Window Compilatori Assembler Editor.. DB SOFTWARE APPLICATIVO System calls SISTEMA OPERATIVO HARDWARE Funzioni di un

Dettagli

Componenti di base di un computer

Componenti di base di un computer Componenti di base di un computer Architettura Von Neumann, 1952 Unità di INPUT UNITA CENTRALE DI ELABORAZIONE (CPU) MEMORIA CENTRALE Unità di OUTPUT MEMORIE DI MASSA PERIFERICHE DI INPUT/OUTPUT (I/O)

Dettagli

Il processore SHARC ADSP-21262

Il processore SHARC ADSP-21262 2 Il processore SHARC ADSP-21262 Il processore ADSP-21262, utilizzato nel presente lavoro, appartiene ad una vasta famiglia di Digital Signal Processors della Analog Devices, denominata SHARC, particolarmente

Dettagli

Quaderni per l'uso di computer

Quaderni per l'uso di computer Quaderni per l'uso di computer con sistemi operativi Linux Ubuntu 0- INSTALLAZIONE a cura di Marco Marchetta Aprile 2013 1 HARDWARE MASTERIZZATORE CD - DVD (*) (*) Requisiti minimi richiesti da da Ubuntu

Dettagli

Il Processore: i registri

Il Processore: i registri Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono

Dettagli

Memorizzazione dei dati: Dischi e File

Memorizzazione dei dati: Dischi e File Memorizzazione dei dati: Dischi e File Query\update Query plan Execution Engine richieste di indici, record e file Index/file/record Manager comandi su pagine Query Compiler Buffer Manager Lettura/scrittura

Dettagli

In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline a CPU molto complesse per applicazioni ad

In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline a CPU molto complesse per applicazioni ad Principi di architetture dei calcolatori: l architettura ARM. Mariagiovanna Sami Che cosa è ARM In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline

Dettagli

Sistemi Operativi. Introduzione. C.d.L. in Informatica (laurea triennale) Anno Accademico 2013-2014. Dipartimento di Matematica e Informatica Catania

Sistemi Operativi. Introduzione. C.d.L. in Informatica (laurea triennale) Anno Accademico 2013-2014. Dipartimento di Matematica e Informatica Catania Sistemi Operativi C.d.L. in Informatica (laurea triennale) Anno Accademico 2013-2014 Dipartimento di Matematica e Informatica Catania Introduzione Prof. Mario Di Raimondo Sistemi Operativi 9 CFU (72 ore)

Dettagli

L HARDWARE parte 1 ICTECFOP@GMAIL.COM

L HARDWARE parte 1 ICTECFOP@GMAIL.COM L HARDWARE parte 1 COMPUTER E CORPO UMANO INPUT E OUTPUT, PERIFERICHE UNITA DI SISTEMA: ELENCO COMPONENTI COMPONENTI NEL DETTAGLIO: SCHEDA MADRE (SOCKET, SLOT) CPU MEMORIA RAM MEMORIE DI MASSA USB E FIREWIRE

Dettagli

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono

Dettagli

Analisi di prestazioni di applicazioni web in ambiente virtualizzato

Analisi di prestazioni di applicazioni web in ambiente virtualizzato tesi di laurea Anno Accademico 2005/2006 relatore Ch.mo prof. Porfirio Tramontana correlatore Ing. Andrea Toigo in collaborazione con candidato Antonio Trapanese Matr. 534/1485 La virtualizzazione è un

Dettagli

CALCOLATORI ELETTRONICI 15 aprile 2014

CALCOLATORI ELETTRONICI 15 aprile 2014 CALCOLATORI ELETTRONICI 15 aprile 2014 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado

Dettagli

Dalle nanotecnologie al Cloud Computing. Paolo Ossola Business Development Manager Q2 2011

Dalle nanotecnologie al Cloud Computing. Paolo Ossola Business Development Manager Q2 2011 Dalle nanotecnologie al Cloud Computing Paolo Ossola Business Development Manager Q2 2011 Modello tick-tock innovazione 14 nm integrazione 2 Seconda generazione di Intel Core: microarchitettura Sandy Bridge

Dettagli

Parte I Scheduling. 1 Scheduling dei blocchi basici. 1.1 Impedire gli stalli della pipeline. 1.2 Attesa nei salti condizionati (branch delay)

Parte I Scheduling. 1 Scheduling dei blocchi basici. 1.1 Impedire gli stalli della pipeline. 1.2 Attesa nei salti condizionati (branch delay) Parte I Scheduling I computer moderni possono eseguire più parti di dierenti istruzioni contemporaneamente. Le istruzioni adiacenti di un singolo programma possono essere decodicate ed eseguite simultaneamente.

Dettagli

AXO. Operativi. Architettura dei Calcolatori e Sistemi. memoria virtuale

AXO. Operativi. Architettura dei Calcolatori e Sistemi. memoria virtuale AXO Architettura dei Calcolatori e Sistemi Operativi memoria virtuale concetto di memoria virtuale Separare il concetto di: spazio di indirizzamento di un programma eseguibile e dimensione effettiva della

Dettagli

Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O

Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2009-10 Sommario L hardware di I/O Struttura Interazione tra computer e controllori

Dettagli

CALCOLATORI ELETTRONICI I PRINCIPI DI FUNZIONAMENTO DI UN CALCOLATORE ELETTRONICO

CALCOLATORI ELETTRONICI I PRINCIPI DI FUNZIONAMENTO DI UN CALCOLATORE ELETTRONICO CALCOLATORI ELETTRONICI I PRINCIPI DI FUNZIONAMENTO DI UN CALCOLATORE ELETTRONICO L architettura di un calcolatore Informatica Linguaggi ad alto livello/applicazioni Sistema operativo Assembler ISA Architettura

Dettagli

Comunicazione nell elaboratoreelaboratore. Parte IV. μp M I/O. La struttura di interconnessione assicura la comunicazione fra le

Comunicazione nell elaboratoreelaboratore. Parte IV. μp M I/O. La struttura di interconnessione assicura la comunicazione fra le Comunicazione nell elaboratoreelaboratore P M STRUTTURA DI INTERCONNESSIONE DISCO DISCO Parte IV P PERIFERICHE P Bus e microprocessori La struttura di interconnessione assicura la comunicazione fra le

Dettagli

Scheduling della CPU

Scheduling della CPU Scheduling della CPU Sistemi multiprocessori e real time Metodi di valutazione Esempi: Solaris 2 Windows 2000 Linux 6.1 Sistemi multiprocessori simmetrici Fin qui si sono trattati i problemi di scheduling

Dettagli

La macchina programmata Instruction Set Architecture (1)

La macchina programmata Instruction Set Architecture (1) Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un

Dettagli

SISTEMI E RETI. Crittografia. Sistemi distribuiti e configurazione architetturale delle applicazioni WEB.

SISTEMI E RETI. Crittografia. Sistemi distribuiti e configurazione architetturale delle applicazioni WEB. SISTEMI E RETI Crittografia. Sistemi distribuiti e configurazione architetturale delle applicazioni WEB. CRITTOGRAFIA La crittografia è una tecnica che si occupa della scrittura segreta in codice o cifrata

Dettagli

Architettura di un calcolatore

Architettura di un calcolatore Architettura di un calcolatore Appunti di Antonio BERNARDO Corso di Informatica di base A. Bernardo, Informatica di base 1 1 Compiti del computer Elaborazione di dati Memorizzazione di dati Scambio di

Dettagli

Lezione 6. Sistemi operativi. Marco Cesati System Programming Research Group Università degli Studi di Roma Tor Vergata.

Lezione 6. Sistemi operativi. Marco Cesati System Programming Research Group Università degli Studi di Roma Tor Vergata. Lezione 6 Sistemi operativi 31 marzo 2015 System Programming Research Group Università degli Studi di Roma Tor Vergata SO 15 6.1 Di cosa parliamo in questa lezione? La schedulazione 1 e caratteristiche

Dettagli

Real-Time Systems GmbH (RTS) Partition where you can Virtualize where you have to. Real Time Hypervisor

Real-Time Systems GmbH (RTS) Partition where you can Virtualize where you have to. Real Time Hypervisor Real-Time Systems GmbH (RTS) Partition where you can Virtualize where you have to Real Time Hypervisor Esperti di Real-Time e Sistemi Embedded Real-Time Systems GmbH Gartenstrasse 33 D-88212 Ravensburg

Dettagli

CALCOLATORI ELETTRONICI 29 giugno 2010

CALCOLATORI ELETTRONICI 29 giugno 2010 CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e

Dettagli

Scheduling della CPU. Contenuti delle lezioni del 23 e del 26 Marzo 2009. Sequenza alternata di CPU burst e di I/O burst.

Scheduling della CPU. Contenuti delle lezioni del 23 e del 26 Marzo 2009. Sequenza alternata di CPU burst e di I/O burst. Contenuti delle lezioni del 23 e del 26 Marzo 2009 Scheduling della CPU Introduzione allo scheduling della CPU Descrizione di vari algoritmi di scheduling della CPU Analisi dei criteri di valutazione nella

Dettagli

Il Personal Computer

Il Personal Computer Il Personal Computer 18 Hardware 1 Hardware: componenti fisiche dell elaboratore; la forma e le prestazioni dell hardware variano in funzione del tipo di elaboratore Principali componenti hardware: unità

Dettagli

Sistemi Operativi GESTIONE DELLA MEMORIA CENTRALE. D. Talia - UNICAL. Sistemi Operativi 6.1

Sistemi Operativi GESTIONE DELLA MEMORIA CENTRALE. D. Talia - UNICAL. Sistemi Operativi 6.1 GESTIONE DELLA MEMORIA CENTRALE 6.1 Gestione della Memoria Background Spazio di indirizzi Swapping Allocazione Contigua Paginazione 6.2 Background Per essere eseguito un programma deve trovarsi (almeno

Dettagli

Architettura degli Elaboratori

Architettura degli Elaboratori Architettura degli Elaboratori Corso di Laurea Triennale in Informatica Università degli Studi di Bari Anno Accademico 2009-2010 Laboratorio lez1: il processore 8086/88 Prof. S.Pizzutilo I processori Intel

Dettagli

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Data: Ora Consegna: N. Matricola: Corso Laurea/Diploma: Nome : Anno di Corso: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Esercizi compilati ESD II: 1? 2?3?4? 5? 6?7?8? 9? 10

Dettagli

Sistemi Operativi. Schedulazione della CPU

Sistemi Operativi. Schedulazione della CPU Sistemi Operativi (modulo di Informatica II) Schedulazione della CPU Patrizia Scandurra Università degli Studi di Bergamo a.a. 2008-09 Sommario Concetti di base Come si realizza il multi-tasking Come si

Dettagli

Cablaggio Sistemi Hardware

Cablaggio Sistemi Hardware Cablaggio Sistemi Hardware Supponiamo di eseguire un cablaggio in una nuova infrastruttura di rete da zero. Dobbiamo installare nuovi pc e server, di conseguenza bisogna conoscere alcune nuove specifiche

Dettagli

Diagramma delle durate dei CPU burst. Lo scheduler della CPU. Criteri di scheduling. Dispatcher

Diagramma delle durate dei CPU burst. Lo scheduler della CPU. Criteri di scheduling. Dispatcher Schedulazione della CPU Scheduling della CPU Introduzione allo scheduling della CPU Descrizione di vari algorimi di scheduling della CPU Analisi dei criteri di valutazione nella scelta di un algoritmo

Dettagli

Gestione della memoria centrale

Gestione della memoria centrale FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Gestione della memoria centrale 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide

Dettagli

Sistemi Operativi. ugoerr+so@dia.unisa.it 8 LEZIONE MEMORIA CENTRALE 1 PARTE CORSO DI LAUREA TRIENNALE IN INFORMATICA. Sistemi Operativi 2007/08

Sistemi Operativi. ugoerr+so@dia.unisa.it 8 LEZIONE MEMORIA CENTRALE 1 PARTE CORSO DI LAUREA TRIENNALE IN INFORMATICA. Sistemi Operativi 2007/08 Sistemi Operativi Docente: Ugo Erra ugoerr+so@dia.unisa.it 8 LEZIONE MEMORIA CENTRALE 1 PARTE CORSO DI LAUREA TRIENNALE IN INFORMATICA UNIVERSITA DEGLI STUDI DELLA BASILICATA Sommario della lezione Introduzione

Dettagli

Sistemi Distribuiti. Introduzione Definizione Vantaggi e svantaggi Architetture hardware e software Problemi di progetto. Sistemi Operativi mod.

Sistemi Distribuiti. Introduzione Definizione Vantaggi e svantaggi Architetture hardware e software Problemi di progetto. Sistemi Operativi mod. Sistemi Distribuiti Introduzione Definizione Vantaggi e svantaggi Architetture hardware e software Problemi di progetto 19.1 Introduzione A metà degli anni quaranta inizia l era dei calcolatori elettronici

Dettagli

Introduzione. Sistemi Distribuiti. Introduzione. Introduzione. Definizione di sistema distribuito. Introduzione

Introduzione. Sistemi Distribuiti. Introduzione. Introduzione. Definizione di sistema distribuito. Introduzione Sistemi Distribuiti Definizione Vantaggi e svantaggi Architetture hardware e software Problemi di progetto A metà degli anni quaranta inizia l era dei calcolatori elettronici moderni: grandi, costosi e

Dettagli

Il Sistema Operativo. C. Marrocco. Università degli Studi di Cassino

Il Sistema Operativo. C. Marrocco. Università degli Studi di Cassino Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.

Dettagli