Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM"

Transcript

1 Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM 1

2 CMP Chip Multi Processor In questo contesto I/O indica qualunque comunicazione con il mondo esterno (I/O vero e proprio, memoria, cache esterne etc.). Shared cache indica L2 o L3 poiché L1 è sempre integrata con la CPU 2

3 Vantaggi Minimo tempo di latenza nel passaggio di dati Nessun ingombro del bus Possibile allocazione dinamica della cache fra le due CPU Svantaggi Complessità realizzativa. Il controller deve valutare in tempo reale le necessità delle due CPU per l allocazione dinamica e un errore può bloccare uno dei due core. La larghezza di banda della cache deve essere molto superiore dovendo servire due CPU Se l accesso è multiporta (ovvero in parallelo) ulteriore complessità. Se invece solo coda delle richieste riduzione dell efficienza Il progetto NON permette la realizzazione di un sottoprodotto con una sola CPU (la cache non è divisibile) 3

4 Vantaggi Minore complessità realizzativa rispetto al precedente Permette una facile realizzazione di versioni semplificate con una sola CPU Svantaggi Impossibilità di riconfigurazione dinamica (ovvero load balancing dinamico) Necessita di un progetto molto accurato del controller di I/O Traffico fra le caches incide sulla performance (utilizzando l interfaccia di I/O) anche se non incide globalmente sull efficienza del bus 4

5 Vantaggi Di fatto doppio processore e quindi più problema tecnologico che progettuale Facile sottoprodotto con un solo Core Minori problemi realizzativi essendo possibile testare preventivamente il singolo processore Mediante tecniche appropriate si può ridurre il consumo globale Minore time to market (progetto di fatto di singolo core) Shared package Svantaggi Grave: anche la comunicazione fra i due processori impatta sull efficienza del bus Doppio carico elettrico sul bus (ridotto con opportuni accorgimenti altrimenti ne soffre la larghezza di banda carico=condensatori=rallentamento) 5

6 Buffer Overlow Tipica tecnica utilizzata dai virus per mandare in crash i PC o per eseguire codice non previsto Sfrutta buchi del software (tipicamente dei sistemi operativi) Esempi Due buffer A e B Dati A A A A A A A A B B x y Viene scritto un dato in A più lungo della sua dimensione sovrascrivendo quindi dati di B A A A A A A A A B B overrun D a t o f a l s o y La cosa può essere utilizzata anche nella zona dello stack (ad esempio l overflow accedendo ai dati accessibili all utente sovrascrive l indirizzo di ritorno!) permettendo di mettere in esecuzione un programma virus Il sistema (utilizzato anche da altri processori come AMD) crea differenti aree di memoria (permesse e non permesse) e il tentativo di inserire o eseguire codice nelle aree non permesse (ove si annida codice virus) viene bloccata 6

7 Enhanced SpeedStep Technology Già usato nei Pentium M Permette di abbassare il voltaggio operativo (minore consumo della batteria) e corrispondentemente abbassa la frequenza di funzionamento Esempio per Pentium M 1,6 GHZ Voltage Clock V 1.6 GHz 1.42 V 1.4 GHz V 1.2 GHz V 1 GHz V 800 MHz V 600 MHz Vi sono differenti linee di alimentazione per le differenti unità funzionali: se di alcune non se ne prevede l uso vengono spente 7

8 Intel Virtualization Technology Esistono software di virtualizzazione (ex. VMware) che si interpongono come strato fra l hw e il sistema operativo (ovvero realizzano un hardware virtuale) presentando al mondo esterno più processori virtuali permettendo di eseguire contemporaneamente più sistemi operativi (v. Nehalem) Da non confondersi con il multitasking (più processi eseguiti contemporaneamente) il multicore e l hyperthreading (multitasking a livello hardware che dà luogo a due processori virtuali a livello fisico) Il virtualizzatore dispone di hardware specifico che favorisce la virtualizzazione software Simile al caso delle n macchine virtuali capaci ciascuna di eseguire codice

9 Intel Virtualization Technology App.1 App.1 App.1 App.1 App.1 App.1 Sistema operativo Sistema operativo CPU CPU1 CPU2 Multitasking Multitasking + Multithreading App.1 App.1 App.1 App.1 App.1 App.1 App.1 App.1 App.1 Sistema operativo 1 Sistema operativo 2 Sistema operativo n CPU Virtuale 1 CPU Virtuale 2 CPU Virtuale n Virtualizzatore (software) CPU1 CPU2 Multitasking + Multithreading + Virtualizzazione 9

10 Estensione a 64 bit EM64T Permette l impiego del processore a 32 o 64 bit (compatibility o 64 mode scelta via istruzione privilegiata) In modo compatibile permette l esecuzione di OS a 64 bit in modalità 32 bit e programmi a 32 e 16 bit senza modifiche (con i loro relativi spazi di indirizzamento 4 GB e 1 MB) In modo 64 bit sono permessi anche OS e programmi a 64 bit In modo 64 bit lo spazio di indirizzamento può arrivare a 64 exabytes (2**64 bytes 2**32 x 2**32 bytes - 4Gx4GB). 8 registri addizionali architetturali chiamati R08-R16 a 64 BIT I registri tradizionali sono estesi a 64 bit 16 Registri MMX a 64 bit Implementata anche negli ultimi XEON RAX EAX AX AH AL

11 Core 2 Dalla fine del 2005 Intel ha deciso di dismettere per i nuovi processori l architettura NetBurst (P IV) Nuova architettura denominata Core nata per il multicore Obiettivi: bassi consumi e alte prestazioni Evoluzione di P6 e Pentium M (principalmente) Pipeline a 14 stadi Sviluppato in Israele Multicore con Out Of Order Mentre PIV tendeva ad aumentare le prestazioni accelerando il clock, Core si rivolge al multiprocessing grazie alla possibilità di ridurre sempre più la dimensione dei transistors. Inoltre minore dimensione dei transistor significa anche cache on-chip più grandi 11

12 Core 2 CORE Pipeline 0 CORE Pipeline 1 L1 Core 0 L1 Core 1 L2 - condivisa NB: in figua il prefetcher include la cache I L1 Interfaccia FSB N.B. ci sono molte differenti versioni di Core. Esempi: 1) Merom (mobile - basso consumo) 2) Conroe (primo realizzato - desktop) 3) Bloomfled (fine 2008 server - quadcore) 12

13 Core 2 13

14 Core (d ora in poi tralasciamo il 2) Lancio sul mercato: Luglio Tutto è migliorato nella pipeline Core: più logica di decodifica (1 + 3 decoder 7 u-op), maggiore dimensione del reorder buffer, più slot nelle reservation stations, più hardware di esecuzione etc. Circa 300 (plus) milioni di transistor, clock fino a 2.66 GHz Inoltre caratteristiche nuove specifiche fra cui un sofisticato sistema di riduzione dei consumi che non solo spegne unità funzionali ma anche parti di unità funzionali attive e non utilizzate. Ad esempio delle vie dei bus interni sono attivate solo quelle specificamente necessarie per ogni istruzione Più NON significa sempre più veloce. Ci sono limiti intrinsechi al numero di istruzioni che possono essere eseguite in parallelo, ci sono i limiti della larghezza di banda dei trasferimenti etc. Per ogni core due caches L1 (Istruzioni e Dati): Istruzioni -> 32 (o 64) KB 8 Way Dati->32 (o 64) KB 2/8 Way No trace cache Cache L2: 2-4 MB indifferenziata Le caches di dati di primo livello possono scambiarsi informazioni direttamente senza passare per il bus 14

15 Core Microarchitecture Progettato per dual core superscalare 4, 36 bit indirizzo fisico, 48 bit di indirizzo virtuale L2 shared inclusive unificata D e I se architettura dual core ogni core usa la porzione che gli serve Inoltre se i due cores utilizzano le stesse istruzioni è possibile la condivisione delle stesse Nell architettura Core è stata abbandonata la tecnologia multithread (in quanto Core intende essere un architettura a basso costo e basso consumo) 15

16 Advanced Smart Cache La cache L2 NON condivisa ha vari svantaggi: possibile replica degli stessi dati nelle due caches snoop attraverso il FSB partizionamento statico del silicio Vantaggi della condivisa: Nessuno degli svantaggi precedenti Possibilità di una suddivisione dinamica del silicio in funzione delle necessità dei due cores Cache L2 indipendente Cache L2 condivisa 16

17 Core Microarchitecture Prefetch inteligente: buffer da 2x16=32 bytes (come in P6). Il sistema cerca di indovinare i dati che saranno necessari. Ad esempio se vengono richiesti i dati agli indirizzi allora il sistema si approvvigiona anticipatamente (compatibilmente con la disponibilità del bus) del dato all indirizzo 7. Più precisamente ogni Core 2 dispone di 2x3+2=8 prefetchers (due per i dati e uno per le istruzioni per ogni Core più due prefetchers per la L2 condivisa). Le politiche di prefetch possono essere modificate a seconda del modello e del tipo di utilizzazione (mobile, server, desktop) L algoritmo di prefetch (ignoto nei suoi dettagli) è molto sofisticato e tiene conto delle sequenze di accesso alla memoria per predire le prossime richieste e anticiparle 17

18 Loop detector Core Sfrutta l individuazione di loop in hardware Evita il fetch e la predizione ripetuta dei branch Permette la disattivazione selettiva dei blocchi per ridurre i consumi Ma richiede la decodifica a ogni ciclo Branch Prediction Fetch Loop Stream Detector Decode 18 istruzioni 18

19 Pipeline Core La pipeline è a 14 stadi, leggermente più lunga del P6 (12 stadi). I due stadi ulteriori sono probabilmente inseriti per compensare i ritardi di propagazione sui conduttori e aumenti futuri di velocità del clock. Una seconda alternativa è che i due stadi siano stati inseriti per la gestione delle fusioni (v. dopo) Il reorder buffer è di 96 u-ops (in confronto con le 40 del Pentium M e le 126 dello Xeon a causa del multithread) La gestione delle reservation station per ogni core (memory/non memory) è unificata (non distingue fra unità funzionali) ed è basata su un numero maggiore di entries per garantire più u-ops in transito a causa del maggior numero di unità di esecuzione Si noti che il numero stesso di istruzioni in flight è ulteriormente aumentato dalla operazioni di fusione (v. dopo). La finestra di istruzioni di Core è quindi maggiore di quanto il solo incremento di RS e ROB potrebbe far credere 19

20 Architettura Core Ristruttura i dati per fornirli alle VALU. Operazioni su 128 spezzate in due operazioni da 64 bit 6 Porte Porta: via fisica di accesso (bus) alle unità di esecuzione 20

21 Core Microarchitecture u-ops 7 u-ops/clock Registri ia32 6 ports ALU potenziate 21

22 Macro fusione Nel decoder principale coppie di istruzioni di macchina possono essere fuse (tipicamente le istruzioni IA32 di compare and test vengono fuse con le istruzioni di branch). L unico limite è che una sola istruzione macrofusa può essere generata ogni ciclo. Questo comporta una maggiore complessità del decoder, delle ALU e della Branch Execution Unit ma è compensata, a parità di condizione, da un minor numero di u-ops in transito (e minore occupazione e più rapido svuotamento di RS e ROB, maggiore potenza apparente delle ALU) e quindi un minor consumo in ultima analisi load EAX, [mem1] cmp EAX, [mem2] jne Target di fatto viene tradotta in load EAX, [mem1] cmp EAX, [mem2] + jne Target (test and branch) 22

23 Core Front End Stadio di predecode e fusione: individua la lunghezza delle istruzioni e i relativi confini. Non vi è più la trace-cache che statisticamente non ha dato risultati eccezionali. 4 decoders (uno complesso e tre semplici 7 uops/clock una in più del P6) Microfusione: due o più m-ops derivanti da una stessa istruzione IA32 possono essere fuse in un unica u-op Con la combinazione di Macrofusione e Microfusione si ha una riduzione media del 10% delle u-ops. Maggiore probabilità di tenere impegnate le unità di esecuzione:meno u-ops e maggiore possibilità di parallelismo dovuto al maggiore numero di istruzioni di partenza da cui scegliere la sequenza Out Of Order BTB come in Pentium M 23

24 Front End P6 Core Core: un decoder semplice in più: 7 microops /ciclo I decoders semplici sono in grado di decodificare un range maggiore di istruzioni e ci si avvicina a una microoperazione per ogni istruzione 24

25 Architettura di dispatching P6 5 porte Nel P6 originario le porte 0 e 1 sono riservate all aritmetica mentre le altre 3 sono utilizzate per l accesso alla memoria. (Si noti che la porta 1 viene utilizzata anche per il calcolo dell indirizzo di branch) 25

26 Core Core 6 porte Una porta di dispatch (totale 6) in più dedicata alle istruzioni logiche e aritmetiche. Una (simple) integer unit in più rispetto a Pentium M. In totale fino a un max di 3 u-ops (port 0, 1 e 2) eseguite per clock (escludendo ovviamente Branch Execution Unit e Memory Address Unit port 3,4 e 5 che di fatto non generano risultati). Il sistema non è però simmetrico: le moltiplicazioni FP possono essere eseguite solo su una FPU e altrettanto vale per le FADD Molte istruzioni richiedono più clock per l esecuzione ma questo non blocca però le porte. Ad esempio la porta 1, una volta avviata una FADD all unità di esecuzione relativa è libera per avviare istruzioni intere alla IEU 26

27 Unità di esecuzione intera Tre unità di esecuzione intere ciascuna capace di operazione a 64 bit in un solo ciclo di clock. Una per operazioni complesse (CIU Complex Integer Unit) e due per operazioni semplici (SIU) come le addizioni. Ovviamente una lavora in parallelo con la Branch Execution Unit Tre operazioni reali per ciclo (a differenza di tutti gli altri processori ove le operazioni sono due) Unità di esecuzione floating point Due unità capaci di istruzioni scalari e FP. Una unità per operazioni più semplici come la somma 27

28 Istruzioni di accesso alla memoria La fase di esecuzione delle Load e Store è assai più complicata di quella ad esempio delle istruzioni aritmetiche. Innanzitutto perché richiedono l accesso al register file (calcolo degli indirizzi) e perché debbono accedere alla cache dei dati. L accesso alla L1 dei dati è sempre più lenta dell accesso al renamed register file ma vi è sempre la possibilità che si debba accedere alla L2. Nel P6 e nei suoi successori le istruzioni di Load e Store sono inserite dal ROB (quando committed) in una coda speciale FIFO chiamata MOB (Memory Reorder Buffer) ma in certi casi (memory aliasing) sono possibili dei sorpassi (delle Load) 28

29 Disambiguation della memoria Le operazioni di ritiro delle u-ops (e quindi modifica dei registri e memoria e le relative letture) debbono necessariamente essere eseguite in ordine nelle architetture Out Of Order. Ma: Memory aliasing Vi sono due possibilità: la Store avviene allo stesso indirizzo della Load (caso A) oppure no (caso B) Nel caso A la Store deve precedere la Load mentre in quello B no Nel caso A si parla di Memory aliasing Statisticamente nel 97% dei casi si ha il caso B ma nel caso del P6 e del PIV a causa della presenza di situazioni A (3%) nessuna Load può essere eseguita 29 prima delle Store. Grossa perdita di performance

30 Disambiguation della memoria Clock Nel caso A l indirizzo viene calcolato al clock 1 e la store viene eseguita nel ciclo 2. E necessario aspettare un altro ciclo affinchè la memoria sia aggiornata (3) poi si può eseguire la load che richiede anch essa i cicli 4 e 5 per aggiornare il registro. (Si ricordi che una Load in ogni caso «impegna»la locazione di memoria indirizzata che quindi non può contemporaneamente essere utilizzata per una store) Finalmente al sesto ciclo la somma può avere luogo. Se però il processore individua che ci troviamo nel caso B non dobbiamo attendere l aggiornamento della memoria dovuto alla store e abbiamo la sovrapposizione di operazioni riportata in figura: si è risparmiato un ciclo di clock su 6 (più del 15%) 30

31 Disambiguation della memoria Nel caso di Core si ha addirittura la situazione B-2 in cui la load è anticipata prima della store, risparmiando 3 cicli rispetto alla situazione A e due rispetto alla B. Questo è possibile mediante un algoritmo presente in Core che analizza le istruzioni (u-ops) e predice la presenza o meno di memory aliasing. Naturalmente come nel caso della predizione del branch l algoritmo può fallire con penalità della pipeline (flushed) ma percentualmente il vantaggio è molto forte. 31

I componenti di un Sistema di elaborazione. CPU (central process unit)

I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.

Dettagli

Architetture CISC e RISC

Architetture CISC e RISC FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

Lezione n.19 Processori RISC e CISC

Lezione n.19 Processori RISC e CISC Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni

Dettagli

CALCOLATORI ELETTRONICI 15 aprile 2014

CALCOLATORI ELETTRONICI 15 aprile 2014 CALCOLATORI ELETTRONICI 15 aprile 2014 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado

Dettagli

CALCOLATORI ELETTRONICI 29 giugno 2010

CALCOLATORI ELETTRONICI 29 giugno 2010 CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e

Dettagli

CALCOLATORI ELETTRONICI 31 marzo 2015

CALCOLATORI ELETTRONICI 31 marzo 2015 CALCOLATORI ELETTRONICI 31 marzo 2015 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1. Tradurre in linguaggio assembly MIPS il seguente frammento di

Dettagli

Introduzione alle pipeline e all'architettura RISC

Introduzione alle pipeline e all'architettura RISC Introduzione alle pipeline e all'architettura RISC Introduzione Pipeline Processori RISC Salti Appendice A: Storia Bibliografia Versione con i frame Versione in pdf Architettura del processore Una possibile

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

VIRTUALIZE IT. www.digibyte.it - digibyte@digibyte.it

VIRTUALIZE IT. www.digibyte.it - digibyte@digibyte.it il server? virtualizzalo!! Se ti stai domandando: ma cosa stanno dicendo? ancora non sai che la virtualizzazione è una tecnologia software, oggi ormai consolidata, che sta progressivamente modificando

Dettagli

Esperienze e soluzioni realizzate nell ambito del Progetto S.I.MO.NE

Esperienze e soluzioni realizzate nell ambito del Progetto S.I.MO.NE Programma Enti Locali Innovazione di Sistema Esperienze e soluzioni realizzate nell ambito del Progetto S.I.MO.NE 1 Premessa Il presente documento ha lo scopo di facilitare la disseminazione e il riuso

Dettagli

Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia

Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia Corso di Laurea Specialistica in Ingegneria Meccatronica a.a. 2008/2009 Corso di CALCOLATORI ELETTRONICI Capitolo

Dettagli

Agilent OpenLAB Chromatography Data System (CDS)

Agilent OpenLAB Chromatography Data System (CDS) Agilent OpenLAB Chromatography Data System (CDS) EZChrom Edition e ChemStation Edition Requisiti hardware e software Agilent Technologies Informazioni legali Agilent Technologies, Inc. 2013 Nessuna parte

Dettagli

CIRCUITI INTEGRATI ESEMPI: INTEL

CIRCUITI INTEGRATI ESEMPI: INTEL CIRCUITI INTEGRATI Costruzione di circuiti (logici e non) su un substrato di silicio. Non solo la parte attiva, ma anche le connessioni tra le porte. Incredibile miglioramento nelle prestazioni, nell affidabilità

Dettagli

> MULTI TASKING > MULTI PROCESS > MULTI CORE

> MULTI TASKING > MULTI PROCESS > MULTI CORE > MULTI TASKING > MULTI PROCESS > MULTI CORE WorkNC V21 multicore 64 bits : Benefici di WorkNC Aumento generale della produttività, grazie alle nuove tecnologie multi-core, 64 bit e Windows 7 Calcolo di

Dettagli

Siamo così arrivati all aritmetica modulare, ma anche a individuare alcuni aspetti di come funziona l aritmetica del calcolatore come vedremo.

Siamo così arrivati all aritmetica modulare, ma anche a individuare alcuni aspetti di come funziona l aritmetica del calcolatore come vedremo. DALLE PESATE ALL ARITMETICA FINITA IN BASE 2 Si è trovato, partendo da un problema concreto, che con la base 2, utilizzando alcune potenze della base, operando con solo addizioni, posso ottenere tutti

Dettagli

Elementi di informatica

Elementi di informatica Elementi di informatica Sistemi di numerazione posizionali Rappresentazione dei numeri Rappresentazione dei numeri nei calcolatori rappresentazioni finalizzate ad algoritmi efficienti per le operazioni

Dettagli

CARATTERISTICHE DELLE CRYPTO BOX

CARATTERISTICHE DELLE CRYPTO BOX Secure Stream PANORAMICA Il sistema Secure Stream è costituito da due appliance (Crypto BOX) in grado di stabilire tra loro un collegamento sicuro. Le Crypto BOX sono dei veri e propri router in grado

Dettagli

Flops. Ad esempio nel caso del prodotto classico tra matrici, vengono eseguite 2*N 3 operazioni, quindi ad esempio:

Flops. Ad esempio nel caso del prodotto classico tra matrici, vengono eseguite 2*N 3 operazioni, quindi ad esempio: Flops FLOPS e' un'abbreviazione di Floating Point Operations Per Second e indica il numero di operazioni in virgola mobile eseguite in un secondo dalla CPU. (Top500 e il BlueGene) Ad esempio nel caso del

Dettagli

IT-BOOK. Domini Hosting Web marketing E-mail e PEC

IT-BOOK. Domini Hosting Web marketing E-mail e PEC 5 giugno 09 IT-BOOK Configurazioni e cartatteristiche tecniche possono essere soggette a variazioni senza preavviso. Tutti i marchi citati sono registrati dai rispettivi proprietari. Non gettare per terra:

Dettagli

Guida Dell di base all'acquisto dei server

Guida Dell di base all'acquisto dei server Guida Dell di base all'acquisto dei server Per le piccole aziende che dispongono di più computer è opportuno investire in un server che aiuti a garantire la sicurezza e l'organizzazione dei dati, consentendo

Dettagli

Sizing di un infrastruttura server con VMware

Sizing di un infrastruttura server con VMware Sizing di un infrastruttura server con VMware v1.1 Matteo Cappelli Vediamo una serie di best practices per progettare e dimensionare un infrastruttura di server virtuali con VMware vsphere 5.0. Innanzitutto

Dettagli

Firewall. Generalità. Un firewall può essere sia un apparato hardware sia un programma software.

Firewall. Generalità. Un firewall può essere sia un apparato hardware sia un programma software. Generalità Definizione Un firewall è un sistema che protegge i computer connessi in rete da attacchi intenzionali mirati a compromettere il funzionamento del sistema, alterare i dati ivi memorizzati, accedere

Dettagli

Le telecamere Installate verranno connesse ad Unità di elaborazione multiplexer per la gestione e la verifica di gruppi omogenei di 4-8-16-32-48-64

Le telecamere Installate verranno connesse ad Unità di elaborazione multiplexer per la gestione e la verifica di gruppi omogenei di 4-8-16-32-48-64 Le telecamere Installate verranno connesse ad Unità di elaborazione multiplexer per la gestione e la verifica di gruppi omogenei di 4-8-16-32-48-64 telecamere. I sistemi di acquisizione ed archiviazione

Dettagli

Inter Process Communication. Laboratorio Software 2008-2009 C. Brandolese

Inter Process Communication. Laboratorio Software 2008-2009 C. Brandolese Inter Process Communication Laboratorio Software 2008-2009 C. Brandolese Introduzione Più processi o thread Concorrono alla relaizzazione di una funzione applicativa Devono poter realizzare Sincronizzazione

Dettagli

Architettura degli Elaboratori. Lez. 8 : Il Livello di Sistema Operativo

Architettura degli Elaboratori. Lez. 8 : Il Livello di Sistema Operativo Corso di Laurea Triennale in Informatica Università degli Studi di Bari Aldo Moro Anno Accademico 2012-2013 Lez. 8 : Il Livello di Sistema Operativo Sebastiano Pizzutilo Strutturazione del Sistema Operativo

Dettagli

Caratteristiche raccomandate del Network in un progetto di Home Automation

Caratteristiche raccomandate del Network in un progetto di Home Automation Caratteristiche raccomandate del Network in un progetto di Home Automation Uno degli aspetti progettuali più importanti di un sistema Control4 è la rete. Una rete mal progettata, in molti casi, si tradurrà

Dettagli

Informatica Applicata

Informatica Applicata Ing. Irina Trubitsyna Concetti Introduttivi Programma del corso Obiettivi: Il corso di illustra i principi fondamentali della programmazione con riferimento al linguaggio C. In particolare privilegia gli

Dettagli

Middleware Laboratory. Dai sistemi concorrenti ai sistemi distribuiti

Middleware Laboratory. Dai sistemi concorrenti ai sistemi distribuiti Dai sistemi concorrenti ai sistemi distribuiti Problemi nei sistemi concorrenti e distribuiti I sistemi concorrenti e distribuiti hanno in comune l ovvio problema di coordinare le varie attività dei differenti

Dettagli

Simplex Gestione Hotel

Simplex Gestione Hotel Simplex Gestione Hotel Revisione documento 01-2012 Questo documento contiene le istruzioni per l'utilizzo del software Simplex Gestione Hotel. E' consentita la riproduzione e la distribuzione da parte

Dettagli

Il Concetto di Processo

Il Concetto di Processo Processi e Thread Il Concetto di Processo Il processo è un programma in esecuzione. È l unità di esecuzione all interno del S.O. Solitamente, l esecuzione di un processo è sequenziale (le istruzioni vengono

Dettagli

Cos è un protocollo? Ciao. Ciao 2:00. tempo. Un protocollo umano e un protocollo di reti di computer:

Cos è un protocollo? Ciao. Ciao 2:00. <file> tempo. Un protocollo umano e un protocollo di reti di computer: Cos è un protocollo? Un protocollo umano e un protocollo di reti di computer: Ciao Ciao Hai l ora? 2:00 tempo TCP connection request TCP connection reply. Get http://www.di.unito.it/index.htm Domanda:

Dettagli

Setup e installazione

Setup e installazione Setup e installazione 2 Prima di muovere i primi passi con Blender e avventurarci nel vasto mondo della computer grafica, dobbiamo assicurarci di disporre di due cose: un computer e Blender. 6 Capitolo

Dettagli

Oscilloscopi serie WaveAce

Oscilloscopi serie WaveAce Oscilloscopi serie WaveAce 60 MHz 300 MHz Il collaudo facile, intelligente ed efficiente GLI STRUMENTI E LE FUNZIONI PER TUTTE LE TUE ESIGENZE DI COLLAUDO CARATTERISTICHE PRINCIPALI Banda analogica da

Dettagli

SISTEMI DI VIRTUALIZZAZIONE: STATO DELL ARTE, VALUTAZIONI, PROSPETTIVE

SISTEMI DI VIRTUALIZZAZIONE: STATO DELL ARTE, VALUTAZIONI, PROSPETTIVE UNIVERSITÀ DEGLI STUDI DI UDINE Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea Triennale in Informatica Tesi di Laurea SISTEMI DI VIRTUALIZZAZIONE: STATO DELL ARTE, VALUTAZIONI, PROSPETTIVE

Dettagli

Bus di sistema. Bus di sistema

Bus di sistema. Bus di sistema Bus di sistema Permette la comunicazione (scambio di dati) tra i diversi dispositivi che costituiscono il calcolatore E costituito da un insieme di fili metallici che danno luogo ad un collegamento aperto

Dettagli

Materiale di approfondimento: numeri interi relativi in complemento a uno

Materiale di approfondimento: numeri interi relativi in complemento a uno Materiale di approfondimento: numeri interi relativi in complemento a uno Federico Cerutti AA. 2011/2012 Modulo di Elementi di Informatica e Programmazione http://apollo.ing.unibs.it/fip/ 2011 Federico

Dettagli

Perché se ho 4 GiB di RAM ne vedo di meno?

Perché se ho 4 GiB di RAM ne vedo di meno? Perché se ho 4 GiB di ne vedo di meno? di Matteo Italia (matteo@mitalia.net) Abstract In questo articolo mi propongo di spiegare perché utilizzando un sistema operativo a 32 bit su una macchina x86 con

Dettagli

Redatto da Product Manager info@e4company.com. Verificato da E4 Team Supporto supporto@e4company.com

Redatto da Product Manager info@e4company.com. Verificato da E4 Team Supporto supporto@e4company.com Redatto da Product Manager info@e4company.com Verificato da E4 Team Supporto supporto@e4company.com 2 SOMMARIO 1 INTRODUZIONE... 4 2 SOLUTION OVERVIEW... 5 3 SOLUTION ARCHITECTURE... 6 MICRO25... 6 MICRO50...

Dettagli

1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame.

1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame. 1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame. (a) Da quanti bit è costituito l indirizzo logico? (b) Da quanti bit

Dettagli

Uso Razionale dell energia nei centri di calcolo

Uso Razionale dell energia nei centri di calcolo RICERCA DI SISTEMA ELETTRICO Uso Razionale dell energia nei centri di calcolo M. Bramucci D. Di Santo D. Forni Report RdS/2010/221 USO RAZIONALE DELL ENERGIA NEI CENTRI DI CALCOLO M. Bramucci (Federazione

Dettagli

SMARTCARD Studente: Elvis Ciotti Prof: Luciano Margara 1

SMARTCARD Studente: Elvis Ciotti Prof: Luciano Margara 1 SMARTCARD Studente: Elvis Ciotti Prof: Luciano Margara 1 Introduzione SmartCard: Carta intelligente Evoluzione della carta magnetica Simile a piccolo computer : contiene memoria (a contatti elettrici)

Dettagli

Virtualizzazione e installazione Linux

Virtualizzazione e installazione Linux Virtualizzazione e installazione Linux Federico De Meo, Davide Quaglia, Simone Bronuzzi Lo scopo di questa esercitazione è quello di introdurre il concetto di virtualizzazione, di creare un ambiente virtuale

Dettagli

Introduzione alle applicazioni di rete

Introduzione alle applicazioni di rete Introduzione alle applicazioni di rete Definizioni base Modelli client-server e peer-to-peer Socket API Scelta del tipo di servizio Indirizzamento dei processi Identificazione di un servizio Concorrenza

Dettagli

Progetto VirtualCED Clustered

Progetto VirtualCED Clustered Progetto VirtualCED Clustered Un passo indietro Il progetto VirtualCED, descritto in un precedente articolo 1, è ormai stato implementato con successo. Riassumendo brevemente, si tratta di un progetto

Dettagli

Per questa ragione il nostro sforzo si è concentrato sugli aspetti elencati qui di seguito:

Per questa ragione il nostro sforzo si è concentrato sugli aspetti elencati qui di seguito: Autore : Giulio Martino IT Security, Network and Voice Manager Technical Writer e Supporter di ISAServer.it www.isaserver.it www.ocsserver.it www.voipexperts.it - blogs.dotnethell.it/isacab giulio.martino@isaserver.it

Dettagli

Mettere in sicurezza l infrastruttura dei desktop virtuali con Citrix NetScaler

Mettere in sicurezza l infrastruttura dei desktop virtuali con Citrix NetScaler Mettere in sicurezza l infrastruttura dei desktop virtuali con Citrix NetScaler 2 Le aziende attuali stanno adottando rapidamente la virtualizzazione desktop quale mezzo per ridurre i costi operativi,

Dettagli

Cinque best practice per amministratori VMware: Microsoft Exchange su VMware

Cinque best practice per amministratori VMware: Microsoft Exchange su VMware Cinque best practice per amministratori VMware: Microsoft Exchange su VMware Scott Lowe Founder and Managing Consultant del 1610 Group Modern Data Protection Built for Virtualization Introduzione C è stato

Dettagli

Rational Asset Manager, versione 7.1

Rational Asset Manager, versione 7.1 Rational Asset Manager, versione 7.1 Versione 7.1 Guida all installazione Rational Asset Manager, versione 7.1 Versione 7.1 Guida all installazione Note Prima di utilizzare queste informazioni e il prodotto

Dettagli

Active Solution & Systems illustra La virtualizzazione dei Server secondo il produttore di Storage Qsan

Active Solution & Systems illustra La virtualizzazione dei Server secondo il produttore di Storage Qsan Active Solution & Systems illustra La virtualizzazione dei secondo il produttore di Storage Qsan Milano, 9 Febbraio 2012 -Active Solution & Systems, società attiva sul mercato dal 1993, e da sempre alla

Dettagli

Ambienti supportati. Configurazione della stampante di rete. Stampa. Gestione della carta. Manutenzione. Risoluzione dei problemi.

Ambienti supportati. Configurazione della stampante di rete. Stampa. Gestione della carta. Manutenzione. Risoluzione dei problemi. I server di stampa vengono utilizzati per collegare le stampanti alle reti. In tal modo, più utenti possono accedere alle stampanti dalle proprie workstation, condividendo sofisticate e costose risorse.

Dettagli

ATLAS 2.X IL MANAGER NON SI AVVIA

ATLAS 2.X IL MANAGER NON SI AVVIA ATLAS 2.X IL MANAGER NON SI AVVIA Avvio di Atlas 2.x sul server CONTESTO La macchina deve rispecchiare le seguenti caratteristiche MINIME di sistema: Valori MINIMI per Server di TC con 10 postazioni d'esame

Dettagli

Informatica. PARSeC Research Group

Informatica. PARSeC Research Group Informatica Ing. Mauro Iacono Seconda Università degli Studi di Napoli Facoltà di Studi Politici e per l Alta Formazione Europea e Mediterranea Jean Monnet PARSeC Research Group Introduzione: L informatica

Dettagli

2014 Electronics For Imaging. Per questo prodotto, il trattamento delle informazioni contenute nella presente pubblicazione è regolato da quanto

2014 Electronics For Imaging. Per questo prodotto, il trattamento delle informazioni contenute nella presente pubblicazione è regolato da quanto 2014 Electronics For Imaging. Per questo prodotto, il trattamento delle informazioni contenute nella presente pubblicazione è regolato da quanto previsto in Avvisi legali. 23 giugno 2014 Indice 3 Indice...5

Dettagli

FileMaker Server 12. Guida introduttiva

FileMaker Server 12. Guida introduttiva FileMaker Server 12 Guida introduttiva 2007 2012 FileMaker, Inc. Tutti i diritti riservati. FileMaker, Inc. 5201 Patrick Henry Drive Santa Clara, California 95054 FileMaker e Bento sono marchi di FileMaker,

Dettagli

Manuale d uso. Congratulazioni per aver scelto e-tab. Ti ringraziamo per la Tua fiducia e la decisione di comprare il nostro prodotto!

Manuale d uso. Congratulazioni per aver scelto e-tab. Ti ringraziamo per la Tua fiducia e la decisione di comprare il nostro prodotto! Manuale d uso Congratulazioni per aver scelto e-tab. Ti ringraziamo per la Tua fiducia e la decisione di comprare il nostro prodotto! Giacchè noi costantemente aggiorniamo e miglioriamo il Tuo e-tab, potrebbero

Dettagli

Architettura di un sistema informatico 1 CONCETTI GENERALI

Architettura di un sistema informatico 1 CONCETTI GENERALI Architettura di un sistema informatico Realizzata dal Dott. Dino Feragalli 1 CONCETTI GENERALI 1.1 Obiettivi Il seguente progetto vuole descrivere l amministrazione dell ITC (Information Tecnology end

Dettagli

Massimo Paolucci (paolucci@dist.unige.it) DIST Università di Genova. Metodi per supportare le decisioni relative alla gestione di progetti

Massimo Paolucci (paolucci@dist.unige.it) DIST Università di Genova. Metodi per supportare le decisioni relative alla gestione di progetti Project Management Massimo Paolucci (paolucci@dist.unige.it) DIST Università di Genova Project Management 2 Metodi per supportare le decisioni relative alla gestione di progetti esempi sono progetti nell

Dettagli

Abstract Data Type (ADT)

Abstract Data Type (ADT) Abstract Data Type Pag. 1/10 Abstract Data Type (ADT) Iniziamo la nostra trattazione presentando una nozione che ci accompagnerà lungo l intero corso di Laboratorio Algoritmi e Strutture Dati: il Tipo

Dettagli

Boot Camp Guida all installazione e alla configurazione

Boot Camp Guida all installazione e alla configurazione Boot Camp Guida all installazione e alla configurazione Indice 4 Introduzione 5 Cosa ti occorre 6 Panoramica dell installazione 6 Passo 1: verifica la presenza di aggiornamenti. 6 Passo 2: apri Assistente

Dettagli

Trasmissione Seriale e Parallela. Interfacce di Comunicazione. Esempio di Decodifica del Segnale. Ricezione e Decodifica. Prof.

Trasmissione Seriale e Parallela. Interfacce di Comunicazione. Esempio di Decodifica del Segnale. Ricezione e Decodifica. Prof. Interfacce di Comunicazione Università degli studi di Salerno Laurea in Informatica I semestre 03/04 Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ 2 Trasmissione

Dettagli

Architettura MIPS (RISC) Architetture dei Calcolatori (Lettere. Principi di Progettazione ISA MIPS MIPS R3000 ISA. Il Set di Istruzioni MIPS

Architettura MIPS (RISC) Architetture dei Calcolatori (Lettere. Principi di Progettazione ISA MIPS MIPS R3000 ISA. Il Set di Istruzioni MIPS Architettura MIPS (RISC) Architetture dei Calcolatori (Lettere A-I) Il Set di Istruzioni MIPS Ing.. Francesco Lo Presti Sviluppata e progettata a Stanford (USA) Progettata nei primi anni 80 Prodotta e

Dettagli

Presentazione del prodotto Easy-TO versione 5.1

Presentazione del prodotto Easy-TO versione 5.1 Presentazione del prodotto Easy-TO versione 5.1 Easy-TO è il software professionale per il Tour Operator moderno. Progettato e distribuito in Italia e all estero da Travel Software srl (Milano), un partner

Dettagli

Inizializzazione degli Host. BOOTP e DHCP

Inizializzazione degli Host. BOOTP e DHCP BOOTP e DHCP a.a. 2002/03 Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/~auletta/ Università degli studi di Salerno Laurea e Diploma in Informatica 1 Inizializzazione degli Host Un

Dettagli

L evoluzione del software per l azienda moderna. Gestirsi / Capirsi / Migliorarsi

L evoluzione del software per l azienda moderna. Gestirsi / Capirsi / Migliorarsi IL GESTIONALE DEL FUTURO L evoluzione del software per l azienda moderna Gestirsi / Capirsi / Migliorarsi IL MERCATO ITALIANO L Italia è rappresentata da un numero elevato di piccole e medie aziende che

Dettagli

Virtualizzazione con Microsoft Tecnologie e Licensing

Virtualizzazione con Microsoft Tecnologie e Licensing Microsoft Virtualizzazione con Microsoft Tecnologie e Licensing Profile Redirezione dei documenti Offline files Server Presentation Management Desktop Windows Vista Enterprise Centralized Desktop Application

Dettagli

Rappresentazione dei numeri in un calcolatore

Rappresentazione dei numeri in un calcolatore Corso di Calcolatori Elettronici I A.A. 2010-2011 Rappresentazione dei numeri in un calcolatore Lezione 2 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Rappresentazione dei numeri

Dettagli

Informatica. Scopo della lezione

Informatica. Scopo della lezione 1 Informatica per laurea diarea non informatica LEZIONE 1 - Cos è l informatica 2 Scopo della lezione Introdurre le nozioni base della materia Definire le differenze tra hardware e software Individuare

Dettagli

La collaborazione come strumento per l'innovazione.

La collaborazione come strumento per l'innovazione. La collaborazione come strumento per l'innovazione. Gabriele Peroni Manager of IBM Integrated Communication Services 1 La collaborazione come strumento per l'innovazione. I Drivers del Cambiamento: Le

Dettagli

Creare e ripristinare immagine di sistema con Windows 8

Creare e ripristinare immagine di sistema con Windows 8 Creare e ripristinare immagine di con Windows 8 La versione Pro di Windows 8 offre un interessante strumento per il backup del computer: la possibilità di creare un immagine completa del, ovvero la copia

Dettagli

La suite Dental Trey che semplifica il tuo mondo.

La suite Dental Trey che semplifica il tuo mondo. La suite Dental Trey che semplifica il tuo mondo. impostazioni di sistema postazione clinica studio privato sterilizzazione magazzino segreteria amministrazione sala di attesa caratteristiche UNO tiene

Dettagli

Introduzione ai protocolli di rete Il protocollo NetBEUI Il protocollo AppleTalk Il protocollo DLC Il protocollo NWLink Il protocollo TCP/IP

Introduzione ai protocolli di rete Il protocollo NetBEUI Il protocollo AppleTalk Il protocollo DLC Il protocollo NWLink Il protocollo TCP/IP Protocolli di rete Sommario Introduzione ai protocolli di rete Il protocollo NetBEUI Il protocollo AppleTalk Il protocollo DLC Il protocollo NWLink Il protocollo TCP/IP Configurazione statica e dinamica

Dettagli

CAPITOLO PRIMO IL CONCETTO DI ALGORITMO 1

CAPITOLO PRIMO IL CONCETTO DI ALGORITMO 1 1.1 Che cos è un algoritmo CAPITOLO PRIMO IL CONCETTO DI ALGORITMO 1 Gli algoritmi sono metodi per la soluzione di problemi. Possiamo caratterizzare un problema mediante i dati di cui si dispone all inizio

Dettagli

Cenni su Preamplificatori, mixer e segnali

Cenni su Preamplificatori, mixer e segnali Cenni su Preamplificatori, mixer e segnali Preamplificazione: spalanca le porte al suono! Tra mixer, scheda audio, amplificazione, registrazione, il segnale audio compie un viaggio complicato, fatto a

Dettagli

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione in virgola mobile

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione in virgola mobile Problemi connessi all utilizzo di un numero di bit limitato Abbiamo visto quali sono i vantaggi dell utilizzo della rappresentazione in complemento alla base: corrispondenza biunivoca fra rappresentazione

Dettagli

La gestione integrata della sicurezza in Agenzia ANSA: dal firewalling all'utm Michelangelo Uberti, Sales Engineer Babel S.r.l.

La gestione integrata della sicurezza in Agenzia ANSA: dal firewalling all'utm Michelangelo Uberti, Sales Engineer Babel S.r.l. La gestione integrata della sicurezza in Agenzia ANSA: dal firewalling all'utm Michelangelo Uberti, Sales Engineer Babel S.r.l. Babel S.r.l. - P.zza S. Benedetto da Norcia 33, 00040 Pomezia (RM) www.babel.it

Dettagli

Web Conferencing Open Source

Web Conferencing Open Source Web Conferencing Open Source A cura di Giuseppe Maugeri g.maugeri@bembughi.org 1 Cos è BigBlueButton? Sistema di Web Conferencing Open Source Basato su più di quattordici componenti Open-Source. Fornisce

Dettagli

Manuale di Remote Desktop Connection. Brad Hards Urs Wolfer Traduzione: Luciano Montanaro Traduzione: Daniele Micci

Manuale di Remote Desktop Connection. Brad Hards Urs Wolfer Traduzione: Luciano Montanaro Traduzione: Daniele Micci Manuale di Remote Desktop Connection Brad Hards Urs Wolfer Traduzione: Luciano Montanaro Traduzione: Daniele Micci 2 Indice 1 Introduzione 5 2 Il protocollo Remote Frame Buffer 6 3 Uso di Remote Desktop

Dettagli

Di seguito sono descritti i prerequisiti Hardware e Software che deve possedere la postazione a cui viene collegata l Aruba Key.

Di seguito sono descritti i prerequisiti Hardware e Software che deve possedere la postazione a cui viene collegata l Aruba Key. 1 Indice 1 Indice... 2 2 Informazioni sul documento... 3 2.1 Scopo del documento... 3 3 Caratteristiche del dispositivo... 3 3.1 Prerequisiti... 3 4 Installazione della smart card... 4 5 Avvio di Aruba

Dettagli

TURBINE MP ROTATOR STATICI VALVOLE PROGRAMMATORI SENSORI SISTEMI CENTRALIZZATI MICRO. Sistema di controllo centrale

TURBINE MP ROTATOR STATICI VALVOLE PROGRAMMATORI SENSORI SISTEMI CENTRALIZZATI MICRO. Sistema di controllo centrale IMMS 3.0 TURBINE MP ROTATOR STATICI VALVOLE PROGRAMMATORI SENSORI SISTEMI CENTRALIZZATI MICRO Sistema di controllo centrale Aprite la finestra sul vostro mondo Il software di monitoraggio e gestione dell

Dettagli

Risoluzione Problemi Chiavetta Internet Veloce MOMODESIGN MD-@

Risoluzione Problemi Chiavetta Internet Veloce MOMODESIGN MD-@ Risoluzione Problemi Chiavetta Internet Veloce MOMODESIGN MD-@ Installazione Modem USB Momo Gestione segnale di rete Connessione Internet Messaggi di errore "Impossibile visualizzare la pagina" o "Pagina

Dettagli

Sistemi Operativi. Interfaccia del File System FILE SYSTEM : INTERFACCIA. Concetto di File. Metodi di Accesso. Struttura delle Directory

Sistemi Operativi. Interfaccia del File System FILE SYSTEM : INTERFACCIA. Concetto di File. Metodi di Accesso. Struttura delle Directory FILE SYSTEM : INTERFACCIA 8.1 Interfaccia del File System Concetto di File Metodi di Accesso Struttura delle Directory Montaggio del File System Condivisione di File Protezione 8.2 Concetto di File File

Dettagli

Controllo industriale SE-609

Controllo industriale SE-609 Controllo industriale SE-609 Controllo e visualizzazione uniti come soluzione per l automazione con comandi mediante touch Controlli industriali all avanguardia per impianti per il trattamento termico

Dettagli

Decisioni di finanziamento e mercati finanziari efficienti BMAS Capitolo 12

Decisioni di finanziamento e mercati finanziari efficienti BMAS Capitolo 12 Finanza Aziendale Decisioni di finanziamento e mercati finanziari efficienti BMAS Capitolo 12 Copyright 2003 - The McGraw-Hill Companies, srl 1 Argomenti Decisioni di finanziamento e VAN Informazioni e

Dettagli

Descrizioni VHDL Behavioral

Descrizioni VHDL Behavioral 1 Descrizioni VHDL Behavioral In questo capitolo vedremo come la struttura di un sistema digitale è descritto in VHDL utilizzando descrizioni di tipo comportamentale. Outline: process wait statements,

Dettagli

PROGETTO VIRTUALIZZAZIONE DELLA SERVER FARM DI TURISMO TORINO E PROVINCIA E SERVIZI CONNESSI CAPITOLATO TECNICO. Pagina 1 di 10

PROGETTO VIRTUALIZZAZIONE DELLA SERVER FARM DI TURISMO TORINO E PROVINCIA E SERVIZI CONNESSI CAPITOLATO TECNICO. Pagina 1 di 10 PROGETTO VIRTUALIZZAZIONE DELLA SERVER FARM DI TURISMO TORINO E PROVINCIA E SERVIZI CONNESSI CAPITOLATO TECNICO Pagina 1 di 10 INDICE: DESCRIZIONE NR. PAGINA 1. PREMESSA 3 2. OGGETTO DELL APPALTO 3 3.

Dettagli

progettiamo e realizziamo architetture informatiche Company Profile

progettiamo e realizziamo architetture informatiche Company Profile Company Profile Chi siamo Kammatech Consulting S.r.l. nasce nel 2000 con l'obiettivo di operare nel settore I.C.T., fornendo servizi di progettazione, realizzazione e manutenzione di reti aziendali. Nel

Dettagli

APPENDICE 3 AL CAPITOLATO TECNICO

APPENDICE 3 AL CAPITOLATO TECNICO CONSIP S.p.A. APPENDICE 3 AL CAPITOLATO TECNICO Manuale d uso del programma Base Informativa di Gestione (BIG), utilizzato per la raccolta delle segnalazioni ed il monitoraggio delle attività di gestione

Dettagli

Strumenti Elettronici Analogici/Numerici

Strumenti Elettronici Analogici/Numerici Facoltà di Ingegneria Università degli Studi di Firenze Dipartimento di Elettronica e Telecomunicazioni Strumenti Elettronici Analogici/Numerici Ing. Andrea Zanobini Dipartimento di Elettronica e Telecomunicazioni

Dettagli

Modulo 11. Il livello trasporto ed il protocollo TCP Indice

Modulo 11. Il livello trasporto ed il protocollo TCP Indice Pagina 1 di 14 Il livello trasporto ed il protocollo TCP Indice servizi del livello trasporto multiplexing/demultiplexing trasporto senza connesione: UDP principi del trasferimento dati affidabile trasporto

Dettagli

Le funzioni di una rete (parte 1)

Le funzioni di una rete (parte 1) Marco Listanti Le funzioni di una rete (parte 1) Copertura cellulare e funzioni i di base di una rete mobile Strategia cellulare Lo sviluppo delle comunicazioni mobili è stato per lungo tempo frenato da

Dettagli

Per Iniziare con Parallels Desktop 10

Per Iniziare con Parallels Desktop 10 Per Iniziare con Parallels Desktop 10 Copyright 1999-2014 Parallels IP Holdings GmbH e i suoi affiliati. Tutti i diritti riservati. Parallels IP Holdings GmbH Vordergasse 59 8200 Schaffhausen Svizzera

Dettagli

Fondamenti di Informatica 300 ed oltre esercizi di teoria

Fondamenti di Informatica 300 ed oltre esercizi di teoria Fondamenti di Informatica 300 ed oltre esercizi di teoria Fulvio Corno Antonio Lioy Politecnico di Torino Dip. di Automatica e Informatica v. 4.02 01/09/2009 Indice 1 Introduzione 2 1.1 Nota metodologica........................................

Dettagli

Progettazione di sistemi Embedded

Progettazione di sistemi Embedded Progettazione di sistemi Embedded Corso introduttivo di progettazione di sistemi embedded A.S. 2013/2014 proff. Nicola Masarone e Stefano Salvatori Eccetto dove diversamente specificato, i contenuti di

Dettagli

Programmazione di un dispositivo 1to4INTGEN

Programmazione di un dispositivo 1to4INTGEN Programmazione di un dispositivo 1to4INTGEN Realizzazione di un sistema timesharing Materiale didattico a cura di: Prof. A. Mazzeo Ing. L. Romano Ing. L. Coppolino Ing. A. Cilardo Dipartimento di Informatica

Dettagli

MODBUS-RTU per. Specifiche protocollo di comunicazione MODBUS-RTU per controllo in rete dispositivi serie. Expert NANO 2ZN

MODBUS-RTU per. Specifiche protocollo di comunicazione MODBUS-RTU per controllo in rete dispositivi serie. Expert NANO 2ZN per Expert NANO 2ZN Specifiche protocollo di comunicazione MODBUS-RTU per controllo in rete dispositivi serie Expert NANO 2ZN Nome documento: MODBUS-RTU_NANO_2ZN_01-12_ITA Software installato: NANO_2ZN.hex

Dettagli

Tematiche tecniche relative ai contratti di Housing/Hosting e Servizi Web-Based

Tematiche tecniche relative ai contratti di Housing/Hosting e Servizi Web-Based Tematiche tecniche relative ai contratti di Housing/Hosting e Servizi Web-Based Prof. Franco Sirovich Dipartimento di Informatica Università di Torino www.di.unito.it franco.sirovich@di.unito.it 1 Definizioni

Dettagli

MATRICE DELLE FUNZIONI DI DRAGON NATURALLYSPEAKING 12 CONFRONTO TRA EDIZIONI DEL PRODOTTO

MATRICE DELLE FUNZIONI DI DRAGON NATURALLYSPEAKING 12 CONFRONTO TRA EDIZIONI DEL PRODOTTO MATRICE DELLE FUNZIONI DI DRAGON NATURALLYSPEAKING 12 CONFRONTO TRA EDIZIONI DEL PRODOTTO Precisione del riconoscimento Velocità di riconoscimento Configurazione del sistema Correzione Regolazione della

Dettagli

UML Component and Deployment diagram

UML Component and Deployment diagram UML Component and Deployment diagram Ing. Orazio Tomarchio Orazio.Tomarchio@diit.unict.it Dipartimento di Ingegneria Informatica e delle Telecomunicazioni Università di Catania I diagrammi UML Classificazione

Dettagli