UNIVERSITÀ DEGLI STUDI DI BERGAMO. PROGETTO DI UN TRASMETTITORE LOW-VOLTAGE DIFFERENZIALE IN TECNOLOGIA CMOS DA 65 nm

Transcript

1 UNIVERSITÀ DEGLI STUDI DI BERGAMO Dipartimento di Ingegneria Corso di Laurea Magistrale in Ingegneria Informatica (DM 270/04) Classe LM-32: Classe delle Lauree Magistrali in Ingegneria Informatica PROGETTO DI UN TRASMETTITORE LOW-VOLTAGE DIFFERENZIALE IN TECNOLOGIA CMOS DA 65 nm Relatore: Prof. Gianluca Traversi Correlatore: Dott. Francesco De Canio Tesi di Laurea Magistrale Guglielmo CARULLO Matricola n ANNO ACCADEMICO 2013 / 2014

2

3 Ringraziamenti Un sincero ringraziamento va a tutti coloro che, in momenti diversi e in vari modi, mi hanno prestato il loro aiuto e la loro assistenza nella realizzazione di questo lavoro. Desidero innanzitutto ringraziare, con profonda gratitudine, il Professor Gianluca Traversi per la grande disponibilità e cortesia dimostratemi, e per il prezioso aiuto fornito durante la stesura della Tesi. Ringrazio sentitamente il Dottore Francesco De Canio, nonché collega e amico, che è stato sempre disponibile ad aiutarmi e a consigliarmi durante la stesura di questo lavoro di Tesi. Un ringraziamento speciale, inoltre, va al mio caro amico e collega Andrea che, grazie alla sua disponibilità e al suo appoggio, mi ha sempre aiutato e sostenuto nel corso del mio iter universitario. Intendo poi ringraziare tutti i miei amici e i miei compagni di corso. Un pensiero ed un ringraziamento molto speciale va alla mia famiglia, in particolare ai miei genitori e ai miei fratelli per il sostegno ed il grande aiuto che mi hanno profuso. Quello che sono io oggi è in gran parte merito loro; in ogni occasione, nel bene e nel male, sono stati sempre al mio fianco, nei momenti di sconforto mi hanno sostenuto e incoraggiato, in quelli belli e felici mi hanno elogiato condividendo la mia felicità. Grazie a tutti Guglielmo Carullo 3

4 4

5 Indice 1 Trasmissione differenziale di segnali Trasmissione differenziale e single-ended Low-Voltage Differential Signaling Lo standard LVDS Applicazioni del LVDS Tecnologia CMOS da 65 nm Caratteristiche corrente-tensione Progetto del trasmettitore SLVDS Progetto del trasmettitore Dimensionamento del trasmettitore Progetto del riferimento di corrente Progetto della rete di feedback Risultati delle simulazioni Eye Diagram Linee di trasmissione Introduzione Impedenza caratteristica Modello circuitale di una linea di trasmissione Equazioni di una linea di trasmissione Linea di trasmissione con perdite Esempi di linee di trasmissione Cavo coassiale i

6 ii Indice Linea bifilare Filo su piano metallico Microstriscia Conclusioni 49 A Schematici del trasmettitore low-voltage differenziale 51 Bibliografia 61

7 Elenco delle figure 1.1 trasmissione single-ended e trasmissione differenziale diagramma semplificato di un driver LVDS connessione tipica di un LVDS struttura di un transistor MOS a canale N struttura di un transistor MOS a canale N con il canale di tipo n indotto struttura di un transistor MOS a canale N in zona di saturazione con il canale di tipo n strozzato caratteristica I D - V DS di un MOS a canale N in cui sono evidenziate le zone di saturazione e di triodo caratteristica I D - V DS di un MOS a canale N in cui è evidente l effetto di modulazione della lunghezza di canale schematico del trasmettitore LVDS con linea di trasmissione Rt schematico del circuito per la generazione dei segnali PHI e PHI schema di un inverter a MOSFET a dimensioni minime schema di uno switch generico andamento temporale dei segnali PHI e PHI andamento temporale dei segnali PHI e PHI schematico del trasmettitore LVDS schematico del trasmettitore LVDS con riferimento di corrente ideale Self Biased Micro-Current Generator simbolo per un amplificatore differenziale tensione differenziale V ID e tensione di modo comune V C iii

8 iv Elenco delle figure 2.12 amplificatore differenziale con carico attivo margine di fase e guadagno del sistema retroazionato amplificatore retroazionato con segnale in ingresso variabile V IN andamento temporale delle tensioni V IN e V OUT tra 0 V e 1.2 V andamento temporale delle tensioni V IN e V OUT tra 0 V e 1.2 V andamento temporale delle tensioni V CM, V A e V B con una frequenza di 640 MHz andamento temporale delle tensioni V CM, V A e V B con una frequenza di 1.2 GHz andamento temporale della tensione V DM con una frequenza di 640 MHz andamento temporale della tensione V DM con una frequenza di 1.2 GHz andamento temporale della tensione V DM con una frequenza di 2.4 GHz andamento della tensione V CM al variare della temperatura andamento del valore medio della tensione V CM al variare della temperatura simulazione Montecarlo sul valore medio della tensione V CM simulazione Montecarlo della tensione V CM generazione di un diagramma ad occhio eye-diagram delle tensioni V A - V B esempi di linee di trasmissione: (a) cavo coassiale, (b) linea bifilare, (c) fibra ottica, (d) microstriscia, (e) stripline modello di una linea di trasmissione con capacità e induttanze capacità e induttanza per unità di lunghezza linea di trasmissione con l aggiunta di una sezione LC (a) tratto di cavo coassiale e (a) rappresentazione simbolica (a) tratto z di linea di trasmissione (cavo coassiale). (b) Circuito equivalente rappresentazione simbolica schema di un circuito comprendente generatore, linea di trasmissione e carico rete di carico comprendente componenti reattivi, costituita da una resistenza R, una induttanza L e una capacità C connesse in serie costanti di tempo dei gruppi RL e RC di un tratto elementare di linea di trasmissione

9 Elenco delle figure v 3.10 cavo coassiale con linee del campo elettrico (continue) e del campo magnetico (tratteggiate) linea bifilare con linee del campo elettrico (continue) e del campo magnetico (tratteggiate) (a) filo su piano metallico e (b) linea bifilare equivalente linea a microstriscia A.1 schema di un inverter a MOSFET a dimensioni minime A.2 schema di uno switch generico A.3 schematico del trasmettitore LVDS con linea di trasmissione Rt.. 53 A.4 schematico del circuito per la generazione dei segnali PHI e PHI-. 54 A.5 schematico del trasmettitore LVDS A.6 schematico del riferimento di corrente del trasmettitore LVDS con generatore ideale A.7 schematico del riferimento di corrente del trasmettitore LVDS A.8 schematico della rete di feedback del trasmettitore LVDS A.9 trasmettitore low-voltage differenziale

10 vi Elenco delle figure

11 Elenco delle tabelle 1.1 ANSI/TIA/EIA-644 (LVDS) standards tavola di verità di un inverter tavola di verità di uno switch parametri della linea di trasmissione vii

12 viii Elenco delle tabelle

13 Introduzione Questo lavoro di tesi è dedicato al progetto di un circuito elettronico integrato in tecnologia CMOS da 65 nm per la trasmissione di segnali digitali differenziali. Il circuito è stato realizzato e simulato in un intervallo di frequenze comprese tra 640 MHz e 2.4 GHz. Nel primo capitolo viene presentato lo standard LVDS e i vantaggi che derivano dall utilizzo di una tecnica di trasmissione differenziale. Inoltre, viene descritta la tecnologia CMOS da 65nm impiegata per realizzare il circuito elettronico e il modello utilizzato per descrivere il funzionamento dei transistor MOSFET. Nel secondo capitolo viene presentato il progetto del circuito e vengono analizzati i risultati delle simulazioni statiche, in transitorio e al variare dei parametri di processo e della temperatura. Vengono inoltre presentate le simulazioni MonteCarlo per il circuito e un analisi relativa alla stabilità dell amplificatore differenziale utilizzato nel circuito. Nel terzo capitolo, invece, vengono presentate alcune caratteristiche relative alle linee di trasmissione; in particolare viene presentato il modello analitico e matematico che descrive le linee di trasmissione e alcuni esempi di linee in cui queste vengono utilizzate. 1

14 2 Introduzione

15 CAPITOLO 1 Trasmissione differenziale di segnali Indice 1.1 Trasmissione differenziale e single-ended Low-Voltage Differential Signaling Lo standard LVDS Applicazioni del LVDS Tecnologia CMOS da 65 nm Caratteristiche corrente-tensione In questo primo capitolo, saranno presentate le caratteristiche generali della trasmissione differenziale dei segnali e del trasmettitore LVDS analizzando i vantaggi che derivano dall impiego di questo standard di trasmissione differenziale. 1.1 Trasmissione differenziale e single-ended Il sistema di trasmissione differenziale dei dati Low-Voltage Differential Signaling consiste nel trasmettere l informazione mediante l invio di due differenti tensioni lungo un mezzo trasmissivo. Questo sistema differenziale è meno suscettibile al rumore di modo comune rispetto ad una sistema single-ended. Un segnale signleended è, infatti, misurato rispetto ad un potenziale fisso, generalmente terra o ground. A differenza dei metodi single-ended, la trasmissione differenziale richiede che vi sia una coppia di cavi ai quali è applicata una differenza di potenziale rispetto ad un valore medio, detto tensione di modo comune (Common Mode 3

16 4 Trasmissione differenziale di segnali Voltage). La caduta di potenziale tra la coppia di cavi prende il nome di tensione differenziale (Differential Voltage) e codifica l informazione: infatti come si può notare in figura, è trasmesso il valore logico alto se V 1 > V 2 ed è trasmesso il valore logico basso se V 2 > V 1. Dato che, nella maggior parte dei casi, le interferenze esterne si ripercuotono su entrambi i cavi, questa tecnica gode di una notevole immunità ai disturbi e alle interferenze. Figura 1.1: trasmissione single-ended e trasmissione differenziale. 1.2 Low-Voltage Differential Signaling Figura 1.2: diagramma semplificato di un driver LVDS. Lo standard LVDS è uno dei più popolari standard nella trasmissione dati nelle industrie e consente ad un singolo canale di trasmissione dati una trasmissione a

17 1.2 Low-Voltage Differential Signaling 5 centinaia di Megabit per secondo (Mbps). Un link LVDS è composto da tre blocchi fondamentali: un trasmettitore, un ricevitore e un mezzo trasmissivo. Il trasmettitore è formato da un generatore di corrente nominale di 3.5 ma che pilota una coppia di cavi appaiati. La corrente fluisce all interno di una resistenza di circa Ω. Applicando la legge di Ohm, la differenza di tensione ai capi della resistenza è quindi di circa 350 mv. É inoltre possibile invertire la direzione della corrente, che avrà la stessa ampiezza ma polarizzazione inversa. La piccola ampiezza del segnale e i cavi appaiati riducono la quantità di rumore elettromagnetico irradiato; inoltre, la bassa tensione di modo comune, ossia la media delle tensioni sui due fili, di circa 1.25 V, consente di utilizzare la tecnologia LVDS con una vasta gamma di circuiti integrati con tensioni di alimentazione fino a 2.5 V o inferiore. La tensione differenziale bassa, circa 350 mv, causa un consumo energetico estremamente ridotto rispetto ad altri sistemi; infatti, la dissipazione di potenza statica nel resistore di carico LVDS è di circa 1.2 mw = 3.5 ma 350 mv. Un tipico sistema LVDS trasmettitore-ricevitore è mostrato in fig 1.3, in cui si possono individuare le tre componenti principali: il trasmettitore, il ricevitore e il mezzo trasmissivo. Figura 1.3: connessione tipica di un LVDS. I vantaggi della tecnologia LVDS sono: Eliminazione degli spike: il generatore di corrente nel trasmettitore è sempre acceso, ma commuta il verso di percorrenza della corrente, mediante un ponte ad H, in funzione del livello logico da trasmettere; in questo modo si riducono gli spike generati dalla continua commutazione on/off dei transistor. Immunità ai disturbi: le due linee differenziali essendo adiacianti tra loro garantiscono una considerevole immunità ai disturbi. Dal momento che il ricevitore risponde della differenza tra i due canali, il disturbo di

18 6 Trasmissione differenziale di segnali modo comune che si osserva su entrambe le linee viene cancellato al ricevitore. Inoltre, poiché le due connessioni trasportano la stessa corrente, ma in direzioni opposte, la sovrapposizione di rumore è ridotta al minimo. Bassa potenza di dissipazione: i 350 mv di bassa dinamica in uscita consumano una piccola quantità di potenza. Perciò la potenza dissipata è P S = V 2 R = 1.125mW. 1.3 Lo standard LVDS La tecnologia LVDS è standardizzata dalla TIA/EIA (Telecommunications Industry Association/Electronic Industries Association), denominato ANSI/TIA/EIA- 644-A (LVDS) Standard. I valori definiti dallo standard sono riportati in tabella 1.1. Tabella 1.1: ANSI/TIA/EIA-644 (LVDS) standards. Parametri Descrizione Min Max Unità V OD Differential output voltage mv V OS Offset voltage V V OD Change to VOD 50 mv V OS Change to VOS 50 mv I SA,I SB Short circuit current 24 ma tr/tf Output rise/fall times (200 Mbps) ns Output rise/fall times (<200 Mbps) ns I IN Input current 20 µa V T H Receive threshold voltage +100 mv V IN Input voltage range V 1.4 Applicazioni del LVDS Molte applicazioni nel settore dell elettronica utilizzano i benefici della tecnologia LVDS. Infatti, l utilizzo di questa tecnologia garantisce costi relativamente bassi, basso consumo di potenza e basso rumore. La prima applicazione di successo commerciale per LVDS era per computer portatili per la trasmissione dati provenienti da unità di elaborazione grafica su display a schermo piatto con l utilizzo del Flat Panel Display link. Un altra applicazione di successo per LVDS è il Camera Link, ossia un protocollo di comunicazione seriale progettato per applicazioni di visione artificiale. Camera Link standardizza interfacce video di prodotti scientifici e industriali, tra cui telecamere, cavi e

19 1.5 Tecnologia CMOS da 65 nm 7 frame grabber. Le caratteristiche di trasmissione a basso rumore e ad alta reiezione del rumore di LVDS lo rendono una scelta affidabile e pratica anche per le applicazioni militari e aerospaziali. Queste applicazioni si trovano spesso in ambienti difficili e rumorosi con temperature estreme. Pertanto le interfacce LVDS risultano ottimali per le comunicazioni avioniche, la sorveglianza e l intelligence in quanto sono in grado di proteggere l integrità dei segnali trasmessi in questi ambienti. Un esempio specifico di un applicazione è l uso di LVDS in dispositivi DSP (Digital Signal Processor). L obiettivo principale di questa applicazione, grazie all utilizzo della tecnologia LVDS, è quello di sviluppare un dispositivo di comunicazione che può essere rapidamente aggiornato e modificato alterando il software che definisce il sistema. 1.5 Tecnologia CMOS da 65 nm Un MOS (Metal-Oxide-Semiconductor) è una struttura a strati ottenuta dalla sovrapposizione di materiale conduttore e isolante. La tecnologia CMOS prevede due tipi di transistor: transistor di tipo n (NMOS) e transistor di tipo p (PMOS). Poiché il funzionamento dei transistor si basa su campi elettrici, i dispositivi sono anche chiamati Metal Oxide Semiconductor Field Effect Transistors (MOSFET ). I dispositivi MOSFET vengono oggi ampiamente utilizzati nei circuiti integrati grazie alle loro caratteristiche di basso costo, basso consumo di potenza ed elevata densità di integrazione. La struttura di un dispostivo MOSFET a canale N è riportata in figura 1.4: il dispostivo è realizzato su un substrato di tipo P (wafer di silicio monocristallino), nel quale vengono ricavate due regioni di tipo N fortemente drogate (n + ), chiamate source e drain.

20 8 Trasmissione differenziale di segnali Figura 1.4: struttura di un transistor MOS a canale N. Sul substrato viene fatto crescere uno strato molto sottile di ossido di silicio (SiO 2 ) che ricopre la zona compresa tra source e drain. Sullo strato di ossido viene depositato uno strato di metallo o polisilicio per formare l elettrodo di gate; sulle regioni di source, drain e substrato (body) vengono realizzati i contatti metallici. Il MOSFET è quindi un dispositivo a quattro terminali (source, drain, gate e body): in base alle tensioni presenti sui quattro terminali il MOS opera in diverse zone di lavoro. Un dispositivo a canale P viene realizzato con una struttura duale a quella dell NMOS: il substrato è di tipo N e le regioni di source e di drain sono fortemente drogate di tipo P. La regione compresa tra source e drain viene definita regione di canale; le dimensioni del dispositivo sono individuate dalla lunghezza di canale L, dalla larghezza di canale W e dallo spessore dello strato di ossido t ox. La corrente scorre nel dispositivo tra source e drain, a causa del movimento di elettroni (NMOS) e lacune (PMOS) in base alla polarità del MOS; l intensità di corrente dipende dalle tensioni applicate ai quattro terminali. Si consideri un dispositivo NMOS: il substrato e il source si trovano alla stessa tensione, mentre sul gate non è applicata alcuna tensione (gate floating). Le regioni source-substrato e drain-substrato sono due giunzioni P-N, di cui una, in queste condizioni, è sempre polarizzata inversamente. Nel dispositivo, quindi, non può scorrere corrente, anche applicando una tensione positiva sul drain; il MOS si comporta come un interruttore aperto. Le tensioni applicate al drain e al gate sono solitamente riferite al source e indicate con V GS e V DS. Applicando una tensione positiva sul

21 1.5 Tecnologia CMOS da 65 nm 9 gate, con V DS =0 V, le lacune si allontanano dalla regione direttamente al di sotto dell ossido, creando una zona svuotata di portatori di carica liberi. Figura 1.5: struttura di un transistor MOS a canale N con il canale di tipo n indotto. Gli elettroni presenti nel semiconduttore vengono attirati creando una regione di canale di tipo N (figura 1.5) che unisce il source e il drain e permette il passaggio della corrente. Il valore di V GS in corrispondenza del quale nella regione al di sotto del gate si forma un numero sufficiente di elettroni a creare il canale di conduzione prende il nome di "tensione di soglia" V th. La tensione di soglia è funzione della differenza di potenziale tra source e substrato, detta V SB. Questo viene comunemente chiamato "effetto body" e la relazione che esprime la tensione di soglia è la seguente: V th = V th0 + γ( V th + 2φ 2φ) (1.1) Dove V th0 è la tensione di soglia per V SB nulla, γ è il parametro dell effetto body e 2φ è il parametro del potenziale di superficie. Indotto il canale e applicando una tensione positiva V DS tra drain e source è possibile far scorrere una corrente di drain I D attraverso il canale: l intensità della corrente dipende da quanto il canale è ricco di portatori (funzione di V GS ) e dalla differenza di potenziale tra drain e source. L intervallo di valori di V GS e V DS tali per cui il MOS funziona nel modo descritto, definisce la regione di funzionamento denominata di triodo.

22 10 Trasmissione differenziale di segnali Mantenendo costante V GS è possibile aumentare la tensione V DS : la caduta di potenziale lungo il canale V GD = V GS - V DS non è più costante, ma risulta massima in corrispondenza del source e diminuisce fino al valore minimo in corrispondenza del drain. Come mostrato in figura 1.6 il canale non è più uniforme. Esiste un punto, infatti, in cui il potenziale si annulla. In questa condizione il canale è in pinch-off e la corrente di drain, saturando, non dipende più da V DS. Questa regione di funzionamento del MOSFET è detta regione di saturazione. Figura 1.6: struttura di un transistor MOS a canale N in zona di saturazione con il canale di tipo n strozzato Caratteristiche corrente-tensione L espressione della corrente di drain di un dispositivo CMOS dipende dalle tensioni V GS e V DS applicate che determinano la regione di funzionamento del dispositivo. Per valori della tensione V DS non troppo alti, cioè tali che V GS V DS - V th, il dispositivo lavora nella regione di triodo e l espressione della corrente di drain è la seguente: I D = µc OX W L V DS[(V GS V th ) 1 2 V DS] zona di triodo (1.2) dove V th è la tensione di soglia del dispositivo, µ è la mobilità dei portatori di carica, C OX è la capacità dell ossido di gate per unità di area, W e L sono rispettivamente la larghezza e la lunghezza di canale. La corrente di drain

23 1.5 Tecnologia CMOS da 65 nm 11 dipende dunque dalle tensioni applicate, ma anche dalle dimensioni del dispositivo e, attraverso il parametro C OX = ɛox t ox, dallo spessore dell ossido di gate t ox. Quando è verificata la condizione V DS V GS - V th il dispositivo lavora nella zona di saturazione e l espressione della corrente di drain è la seguente: I D = 1 2 µc W OX L [V GS V th ] 2 zona di saturazione (1.3) Idealmente, in zona di saturazione, la corrente di drain risulta indipendente dalla tensione V DS e raggiunge un valore di saturazione. La mobilità dei portatori di carica è legata alla velocità di deriva v d dalla seguente espressione: v d = µe (1.4) dove E è il campo elettrico a cui sono sottoposti i portatori; poiché la mobilità è legata alla massa delle particelle, gli elettroni hanno una mobilità maggiore delle lacune. In figura 1.8 è mostrato un esempio di caratteristica I D - V DS di un dispositivo MOS a canale N per diversi valori di V GS : è evidente la zona di saturazione, in cui la corrente rimane pressochè costante al variare della tensione di drain. Figura 1.7: caratteristica I D - V DS di un MOS a canale N in cui sono evidenziate le zone di saturazione e di triodo. Aumentando la tensione di drain in zona di saturazione, tuttavia, la corrente di drain aumenta, in quanto il punto di strozzamento si sposta verso la regione di source e la lunghezza effettiva del canale diminuisce, originando il fenomeno

24 12 Trasmissione differenziale di segnali denominato modulazione della lunghezza di canale. La conseguenza di questo fenomeno è che in zona di saturazione la corrente di drain è funzione della tensione V DS. La relazione per il calcolo della corrente risulta, quindi, essere la seguente: I D = 1 2 µc W OX L (V GS V th ) 2 (1 + λv DS ) zona di saturazione (1.5) Figura 1.8: caratteristica I D - V DS di un MOS a canale N in cui è evidente l effetto di modulazione della lunghezza di canale.

25 CAPITOLO 2 Progetto del trasmettitore SLVDS Indice 2.1 Progetto del trasmettitore Dimensionamento del trasmettitore Progetto del riferimento di corrente Progetto della rete di feedback Risultati delle simulazioni Eye Diagram In questo capitolo, saranno presentate le caratteristiche del progetto del trasmettittore SLVDS (sub Low Voltage Differential Signaling). Essendo il circuito alimentato da una tensione di 1.2 V, i valori di tensione di modo comune e differenziale riportata nel capitolo 1 non possono essere rispettati. Si è quindi deciso di avere una tensione di modo comune di 600 mv e circa 150 mv di modo differenziale. Saranno, inoltre, presentati i risultati relativi alla simulazione del circuito e si affronteranno le problematiche riguardanti le scelte sul dimensionamento dei dispositivi. 2.1 Progetto del trasmettitore Lo schematico del trasmettitore SLVDS è riportato in figura 2.1. Nel circuito, il generatore di corrente M9 limita la corrente in uscita a circa 1.3 ma, la quale, dopo aver percorso la linea di trasmissione modelizzata con la resistenza Rt, 13

26 14 Progetto del trasmettitore SLVDS fluisce nel generatore M14. Affinchè la corrente fluisca da un generatore all altro, è necessario che i transistor PMOS M9 e NMOS M14 lavorino in regione di saturazione. I restanti transistor NMOS che costituiscono il driver, ossia M10, M11, M12 e M13, impongono la direzione di percorrenza del circuito alla corrente, trasmettendo i segnali di 1 logioco o 0 logico, in quanto pilotati dai segnali PHI e PHI-. A differenza dei due generatori M9 e M14, questi quattro transistor lavorano in regione di triodo. La trasmissione del livello logico alto avviene applicando ai gate dei transistor M10 e M13 (segnale PHI ) una tensione positiva (1.2 V) e ai gate dei transistor M11 e M12 una tensione nulla (0 V); in questo modo i primi due transistor si comportano da interruttori chiusi permettendo così il passaggio della corrente nella resistenza da 100 Ω, che genera una caduta di potenziale di circa 150 mv ai capi della resistenza stessa, portando l uscita a livello logico alto. Analogamente, la trasmissione del livello logico basso avviene applicando ai gate dei transistor M11 e M12 (segnale PHI-) una tensione positiva (1.2 V) e ai gate dei transistor M10 e M13 una tensione nulla (0 V); così facendo la corrente, che percorre la resistenza da 100 Ω, genera una caduta di potenziale di circa 130 mv ai capi della resistenza stessa, portando l uscita a livello logico basso. Figura 2.1: schematico del trasmettitore LVDS con linea di trasmissione Rt.

27 2.1 Progetto del trasmettitore 15 La tensione differenziale del SLVDS, definita come V DM = V A - V B, ossia la caduta di tensione ai capi della resistenza Rt, è di circa 150 mv. Affinchè la tensione rimanga all interno di questo intervallo per variazioni di processo e temperatura, il dispositivo è stato dimensionato in modo tale che in condizioni normali (alla temperatura di 27 C, corner standard per il funzionamento dei transistor) la tensione differenziale V DM sia pari a 150 mv. La tensione di modo comune, definita come V CM = V A+V B 2, risulta essere pari a circa 600 mv; pertanto il dispositivo è stato dimensionato per ottenere questo valore di tensione. In figura 2.2 è riportato il circuito per la realizzazione dei segnali PHI e PHI-. Figura 2.2: schematico del circuito per la generazione dei segnali PHI e PHI-. Dalla figura si può notare che il circuito è costituito da tre inverter e uno switch. I primi due inverter, posti in cascata, generano il segnale PHI mentre lo switch e il terzo inverter generano il segnale PHI-. Un inverter CMOS è realizzato con una coppia di transistor, un PMOS ed un NMOS, collegati come illustrato in figura A.1. Questo circuito realizza la funzione logica Y = A per la quale si ottiene la tavola di verità riportata in tabella 2.1.

28 16 Progetto del trasmettitore SLVDS Tabella 2.1: tavola di verità di un inverter. A Y Figura 2.3: schema di un inverter a MOSFET a dimensioni minime. Uno switch è ottenuto combinando un transistor NMOS e un transistor PMOS in parallelo; la tavola di verità 2.3 mostra il comportamento di uno switch generico. Tabella 2.2: tavola di verità di uno switch. A A- IN OUT

29 2.1 Progetto del trasmettitore 17 Figura 2.4: schema di uno switch generico. Per il dimensionamento degli inverter e dello switch si è proceduto in modo tale che non si presentassero dei ritardi sui segnali PHI e PHI-. Pertanto, per quanto riguarda gli inverter sono state utilizzate le seguenti dimensioni: W N L N = 200µm 130nm W P L P = 500µm e 130nm. Si può notare che per il dimensionamento sono state rispettate le caratteristiche di perfetta simmetria di un inverter, ovvero: K N = 1 2 µ NC OX W N L N (2.1) Quindi K P = K N se: µ N = 2.5µ P (2.2) W P L P = 2.5 W N L N (2.3) dove µ è la mobilità dei portatori di carica, C OX è la capacità dell ossido di gate per unità di area, W e L sono rispettivamente la larghezza e la lunghezza di canale per i transistor PMOS e NMOS. Invece, per quanto riguarda lo switch sono state utilizzate le seguenti dimensioni: W P L P = 350µm 130nm e W N L N = 140µm 130nm. Le figure 2.5 e 2.6 mostrano l andamento temporale dei segnali PHI e PHI- sulla

30 18 Progetto del trasmettitore SLVDS base del dimensionamento dei transistor appena trattato. Come si può notare i segnali risultano essere perfettamente invertiti e senza alcuna presenza di ritardo. Figura 2.5: andamento temporale dei segnali PHI e PHI-. Figura 2.6: andamento temporale dei segnali PHI e PHI Dimensionamento del trasmettitore Prima di analizzare il dimensionamento del trasmettitore è necessario fare due considerazioni preliminari: I transistor PMOS M9 e NMOS M14 (figura 2.1) lavorano in regione di saturazione, quindi per M9 deve valere la condizione V p DS > V p GS - V p th, e per M14 V n DS > V n GS - V n th.

31 2.1 Progetto del trasmettitore 19 I transistor NMOS M10, M11, M12 e M13 operano in regione di triodo, quindi per essi devono valere le condizioni V DS < V GS - V th e V GS > V th, nel caso in cui l interruttore sia chiuso, e V GS < V th, nel caso in cui l interruttore sia aperto. La seconda disequazione è verificata applicando ai gate dei transistor una tensione di 1.2 V e 0 V per spegnere i transistor. Per il dimensionamento dei transistor è stata rispettata la prima disequazione. Inizialmente si è proceduto al dimensionamento dei quattro interruttori NMOS M10, M11, M12 e M13. Fissata la lunghezza di canale L = 600 nm, si è variata la larghezza di canale W fino al valore ottimale di 200 µm. Pertanto risulta: ( WN L N ) 10 = ( WN L N ) 11 = ( WN L N ) 12 = ( WN L N ) 13 = 200µm 600nm (2.4) Completato il dimensionamento dei quattro interruttori, si è proceduto al dimensionamento dei due generatori M9 e M14. I rapporti ( W ) L P e ( W ) L N, rispettivamente dei transistor M9 e M14, sono stati modificati in modo tale da rispettare le specifiche riguardanti la tensione differenziale V ODM e la tensione di modo comune V OCM. Le dimensioni utilizzate risultano essere: W P = 500µm L P 200nm W N = 250µm L N 130nm transistor M9 (2.5) transistor M14 (2.6) La figura 2.7 mostra il driver LVDS modelizzato con un apposita linea di trasmissione. La linea di trasmissione è costituita da: Tabella 2.3: parametri della linea di trasmissione. Parametri C ta C tb L ta L tb C ta2 C tb2 R t1 R t2 Valori 500 ff 500 ff 4 nh 4 nh 1 pf 1 pf 50 Ω 50 Ω

32 20 Progetto del trasmettitore SLVDS Figura 2.7: schematico del trasmettitore LVDS.

33 2.2 Progetto del riferimento di corrente Progetto del riferimento di corrente Nello schematico in figura 2.8 viene utilizzato un generatore ideale di corrente. Questa soluzione, però, non è realizzabile; pertanto, è stato necessario disegnare uno stadio di polarizzazione in grado di generare la corrente di riferimento. La soluzione adottata per il progetto è il Self Biased Micro-Current Generator mostrato in figura 2.9. Figura 2.8: schematico del trasmettitore LVDS con riferimento di corrente ideale. Dallo schematico in figura 2.9 possiamo dire che: I 17 = 1µC 2 OX W 17 L 17 (V GS17 V th ) 2 (1 + λv DS17 ) I 18 = 1µC 2 OX W 18 L 18 (V GS18 V th ) 2 (1 + λv DS18 ) Se ( ) W = ( ) W, la corrente di drain dei transistor M15 e M16 risulta L 15 L 16 essere la stessa. Inoltre, se tutti i transistor lavorano in regione di saturazione, si può scrivere che: I 17 = I 18 (2.7)

34 22 Progetto del trasmettitore SLVDS Figura 2.9: Self Biased Micro-Current Generator. 2I 17 L 17 2I 18 L 18 = + RI 18 (2.8) µc OX W 17 µc OX W 18 Si è creato uno specchio di corrente in modo tale che fosse replicata una corrente amplificata di un fattore dieci rispetto alla corrente generata dal generatore ideale. Pertanto, il dimensionamento del riferimento di corrente è il seguente: ( ) ( ) W W = = 50µm L 15 L nm ) ) ( W L 17 = ( W L 18 = 300µm 130nm (2.9) (2.10) R rif 100Ω (2.11)

35 2.3 Progetto della rete di feedback Progetto della rete di feedback Per garantire il corretto funzionamento della tensione di modo comune V OCM in condizioni non nominali a fronte di variazioni di processo e temperatura, si è adottata la soluzione di inserire un blocco circuitale che prende il nome di Common-Mode Feedback Circuit (CMFC). Questa soluzione permette di modificare la tensione applicata al gate del transistor M14, in funzione della tensione di modo comune. La soluzione adottata come rete di feedback consiste in un amplificatore differenziale con carico attivo come mostrato in figura L amplificatore differenziale è uno dei circuiti più usati nella progettazione di circuiti analogici. La figura 2.10 mostra un modello schematico di un amplificatore differenziale; le tensioni V 1, V 2 e V OUT prendono il nome di tensioni single-ended. La tensione differenziale V ID dell amplificatore è definita come la differenza tra le tensioni V 1 e V 2 ; questa tensione è definita tra due terminali, nessuno dei quali è a massa. La tensione di modo comune V C è definita come il valore medio di V 1 e V 2. Queste tensioni sono date come V ID = V 1 V 2 tensione differenziale (2.12) V ID = V 1 + V 2 2 tensione di modo comune (2.13) Figura 2.10: simbolo per un amplificatore differenziale. Guardando la figura 2.11 possiamo scrivere: V 1 = V C + V ID 2 V 2 = V C V ID La tensione di uscita V OUT di un amplificatore differenziale può essere espressa dalla seguente relazione: 2 V OUT = A D V ID + A C V C = A D (V 1 V 2 ) + A C V 1 + V 2 2 (2.14)

36 24 Progetto del trasmettitore SLVDS Figura 2.11: tensione differenziale V ID e tensione di modo comune V C. dove A D e A D sono rispettivamente il guadagno differenziale e il guadagno di modo comune dell amplificatore. Il common-mode rejection ratio (CMRR), generalmente definito come il rapporto tra il guadagno differenziale e il guadagno di modo comune, indica la capacità dell amplificatore di annullare accuratamente tensioni che sono comuni ad entrambi gli ingressi. Pertanto può essere definito come: ( ) 2 ( ) AD AD CMRR = 10 log 10 = 20 log A 10 C A C (2.15) In un amplificatore differenziale ideale, A C è zero e il CMRR è infinito. Il circuito di feedback realizzato funziona in modo che, quando V OCM < V REF la tensione VGS n applicata al transistor NMOS M14 diminuisce, provocando un conseguente aumento della tensione V OCM dovuto alla riduzione della corrente nel dispositivo. Analogamente quando V OCM > V REF, il CMFC riporta la tensione di modo comune al valore corretto. Dalla figura 2.12 risulta che I M20 = I M21 = I M22 = I M23 e si ricava che la tensione V REF = V A+V B 2 = V OCM. Tale valore risulta essere all incirca 600 mv in fase di simulazione. I transistor M20 e M21, che costituiscono la coppia differenziale, hanno le stesse dimensioni, in particolare: ( ) ( ) W W = = 500µm L 20 L nm (2.16) I transistor M22 e M23, che costituiscono il carico attivo e che svolgono la funzione di semplici specchi di corrente, hanno le seguenti dimensioni: ( ) ( ) W W = = 1µm L 22 L nm (2.17) Al gate del transistor PMOS M21 è collegato un generatore di tensione di 600 mv; invece, al gate del transistor PMOS M20 sono collegate le due tensioni V A e

37 2.3 Progetto della rete di feedback 25 V B collegate a due resistenze rispettivamente di 1 MHz. Figura 2.12: amplificatore differenziale con carico attivo. Successivamente è stata valutata la stabilità dell amplificatore. Infatti, si è simulato il blocco relativo alla rete di feedback scollegando l amplificatore dal resto del circuito e lo si è retroazionato in anello chiuso. La figura 2.13 mostra il margine di fase e di guadagno del sistema in retroazione. Poiché l amplificatore utilizzato può essere approssimabile ad un sistema del primo ordine a singolo polo, la sua funzione di trasferimento risulta essere: A(s) = A sτ p A jωτ p = A j ω ω p (2.18) dove A 0 è il guadagno in modulo del sistema retroazionato, sτ p è il polo del sistema e ω p = 1 τ p. Dalle simulazioni effettuate (figura 2.13) si può notare che il guadagno del sistema retroazionato A 0 è pari a 26 db. Invece, la frequenza di taglio (o definita anche frequenza a -3dB) f p del sistema risulta essere:

38 26 Progetto del trasmettitore SLVDS f p = 1 2πτ p = 2.3MHz (2.19) Determinati il guadagno A 0 del sistema e la sua frequenza di taglio, è possibile calcolare il prodotto banda-guadagno, noto anche come Gain BandWith Product (GBW); questo valore è dato dal prodotto tra il modulo del suo guadagno ad anello aperto A 0 (il guadagno dell operazionale senza controllo in retroazione) e la frequenza di taglio f p. La sequente relazione mostra il valore ottenuto dalle simulazioni: f T = A 0 f p = MHz 46MHz (2.20) Questo valore è estremamente importante in quanto, essendo costante a qualsiasi frequenza, permette di determinare il massimo guadagno ottenibile da uno strumento ad una determinata frequenza. Figura 2.13: margine di fase e guadagno del sistema retroazionato. Sono state effettuate, in seguito, delle simulazioni per verificare il comportamento della tensione in uscita all amplificatore a fronte di un segnale variabile di tensione in ingresso tra 0 V e 1.2 V. Infatti, se colleghiamo l uscita di un amplificatore operazionale al suo ingresso invertente e applichiamo un segnale di tensione variabile all ingresso non invertente, troviamo che la tensione di uscita dell amplificatore segue linearmente l andamento della tensione in ingresso. All aumentare della tensione V IN, anche la tensione V OUT aumenta in base al guadagno differenziale. La figura 2.15 mostra l andamento temporale della tensione in ingresso V IN e della tensione in uscita V OUT. La simulazione è stata

39 2.4 Risultati delle simulazioni 27 Figura 2.14: amplificatore retroazionato con segnale in ingresso variabile V IN. effettuata per un range di valori tra 0 V e 1.2 V; la tensione in ingresso segue perfettamente la tensione in uscita per valori compresi tra 400 mv e 800 mv. Pertanto, si può dire che l amplificatore ha un corretto funzionamento per valori di tensione compresi in questo range. Figura 2.15: andamento temporale delle tensioni V IN e V OUT tra 0 V e 1.2 V. La figura 2.16 mostra l andamento temporale delle tensioni V IN e V OUT intorno al valore di 600 mv, ossia il valore della tensione di riferimento utilizzata. Si può notare che l andamento delle due tensioni non è perfettamente lineare ma si presenta uno sfasamento di 2 3 mv. Questo fenomeno è dovuto al fatto che l amplificatore non presenta un guadagno infinito anzi abbastanza basso; ma, per le specifiche di progetto non è necessario avere un guadagno relativamente alto. 2.4 Risultati delle simulazioni Dopo aver dimensionato tutti i dispositivi dei vari blocchi circuitali secondo le specifiche di progetto, si è analizzato l andamento temporale della tensione di

40 28 Progetto del trasmettitore SLVDS Figura 2.16: andamento temporale delle tensioni V IN e V OUT tra 0 V e 1.2 V. modo comune V CM, della tensione V A e V B della tensione al variare della frequenza del segnale da trasmettere (640 MHz, 1.2 GHz, 2.4 GHz). In questo paragrafo si fa riferimento al circuito dimensionato e le seguenti figure mostrano l andamento temporale delle tensioni V CM, emphv A e V B per segnali in ingresso di 640 MHz e 1.2 GHz. Figura 2.17: andamento temporale delle tensioni V CM, V A e V B con una frequenza di 640 MHz. Dai grafici si osserva che la tensione di modo comune V CM rispetta le specifiche di progetto rimanendo sempre intorno al valore di 600 mv. Si è analizzato, inoltre, l andamento temporale della tensione differenziale V DM

41 2.4 Risultati delle simulazioni 29 Figura 2.18: andamento temporale delle tensioni V CM, V A e V B con una frequenza di 1.2 GHz. sempre al variare della frequenza del segnale in ingresso. Come si può notare dalle figure 2.19, 2.20 e 2.21 il valore della tensione differenziale, dato dalla differenza delle due tensioni V A e V B, rispetta le specifiche di progetto rimanendo sempre intorno a 150 mv. Figura 2.19: andamento temporale della tensione V DM con una frequenza di 640 MHz. Sebbene la polarizzazione del circuito e l analisi in transitorio avvengano alla temperatura standard di 27 C, il circuito è stato testato per variazioni di temperatura che variano tra i -25 C e i 75 C. Il grafico in figura 2.22 mostra l andamento della tensione di modo comune V CM per variazioni di processo-temperatura.

42 30 Progetto del trasmettitore SLVDS Figura 2.20: andamento temporale della tensione V DM con una frequenza di 1.2 GHz. Figura 2.21: andamento temporale della tensione V DM con una frequenza di 2.4 GHz. La tensione di modo comune assume valori compresi entro i limiti delle specifiche di progetto del SLVDS. Infatti, al variare della temperatura, V CM assume valori sempre nell intorno dei 600 mv. Il grafico in figura 2.23 mostra l andamento medio della tensione V CM al variare della temperatura; come si può notare dall immagine la tensione di modo comune assume valore massimo di circa 600 mv per temperature di -25 C e valore minimo di 597 mv per temperature di 75 C. L effetto delle variazioni di processo è una sostanziale differenza tra il comportamento nominale e il comportamento reale del circuito. Per far fronte a questo

43 2.4 Risultati delle simulazioni 31 Figura 2.22: andamento della tensione V CM al variare della temperatura. Figura 2.23: andamento del valore medio della tensione V CM temperatura. al variare della tipo di problematiche, esistono degli strumenti che permettono di simulare il circuito per molte combinazioni diverse e casuali dei parametri dei dispositivi. Lo strumento utilizzato prende il nome di simulazione Montecarlo. Questo tipo di simulazione consente di effettuare delle simulazioni del circuito campionando, in modo statistico, i parametri di processo dei dispositivi del circuito, all interno della distribuzione gaussiana di ogni parametro. La figura 2.24 mostra l analisi effettuata per valutare l andamento medio della tensione di modo comune V CM.

44 32 Progetto del trasmettitore SLVDS Figura 2.24: simulazione Montecarlo sul valore medio della tensione V CM. Figura 2.25: simulazione Montecarlo della tensione V CM Eye Diagram Poiché ciascun segnale soffre la presenza di rumore, è stata eseguita un analisi qualitativa e quantitativa del segnale trasmesso. Per fare questo, l Eye Diagram (o diagramma ad occhio) è uno strumento standard in quanto permette di valutare e, eventualmente, di risolvere i problemi connessi alla trasmissione di informazioni. Il diagramma ad occhio si ottiene quando un segnale viene campionato ripetutamente nel tempo e i campioni sono sovrapposti nello stesso intervallo di tempo. Per creare il diagramma ad occhio, ogni possibile sequenza di simboli binari è generata in modo da poter visualizzare la trasmissione complessiva in

45 2.4 Risultati delle simulazioni 33 una rappresentazione compatta, come mostrato in figura Figura 2.26: generazione di un diagramma ad occhio. Sovrapponendo i campioni si ottengono delle forme d onda che ricordano la tipica forma oculare. A seconda delle caratteristiche del circuito progettato e della qualità della linea di trasmissione, l occhio può essere più o meno aperto. L apertura dell occhio è il parametro più importante che possiamo utilizzare per analizzare la qualità del segnale di trasmissione in quanto corrisponde alla distanza massima tra i livelli logici 0 e 1. Infatti, un sistema impiega un intervallo di tempo determinato, al fine di trasmettere un livello logico. Poichè occorre sempre distinguere tra livello logico "alto" (1 logico) e livello logico "basso" (0 logico), più è ampia l apertura dell occhio, più è facile la distinzione e meno è influenzato dal rumore. La figura 2.27 mostra il diagramma ad occhio della tensione differenziale V A - V B relativa al circuito.

46 34 Progetto del trasmettitore SLVDS Figura 2.27: eye-diagram delle tensioni V A - V B.

47 CAPITOLO 3 Linee di trasmissione Indice 3.1 Introduzione Impedenza caratteristica Modello circuitale di una linea di trasmissione Equazioni di una linea di trasmissione Linea di trasmissione con perdite Esempi di linee di trasmissione Cavo coassiale Linea bifilare Filo su piano metallico Microstriscia In questo capitolo, saranno presentate le caratteristiche generali relative sulle linee di trasmissione e al modello matematico che le modellizza. 3.1 Introduzione Una linea di trasmissione è, nell accezione più generale, un sistema di conduttori metallici e mezzi dielettrici in grado di guidare il trasferimento di energia da un generatore a un utilizzatore indipendentemente (almeno con ottima approssimazione) dalle curve che la linea stessa deve effettuare per esigenze pratiche di installazione. Da questo punto di vista, su una linea di trasmissione ha luogo un 35

48 36 Linee di trasmissione fenomeno propagativo unidimensionale. Esistono molti tipi diversi di linee di trasmissione, alcuni esempi dei quali sono riportati in figura 3.1. I vari tipi di linea vengono utilizzati a frequenze diverse e per applicazioni molto differenziate. La stripline e la microstriscia sono utilizzate solo all interno di apparati in tratti che non superano mai qualche centimetro. Cavi coassiali e fibre ottiche, invece, possono essere impiegati come supporto fisico per le comunicazioni intercontinentali, e quindi vi sono esempi di tratte di migliaia di chilometri. Figura 3.1: esempi di linee di trasmissione: (a) cavo coassiale, (b) linea bifilare, (c) fibra ottica, (d) microstriscia, (e) stripline. 3.2 Impedenza caratteristica Il primo argomento che si affronta sulle linee di trasmissione è parametro noto come impedenza caratteristica, denotato con Z 0. Per effettuare una determinazione teorica di Z 0, si modellizza la linea di trasmissione come una rete costituita da capacità e induttanze poste in serie, come mostrato in figura 3.2. Figura 3.2: modello di una linea di trasmissione con capacità e induttanze. Per vedere che questo modello è ragionevole, si considera la figura 3.3(a), che mostra le linee di un campo elettrico all interno di un cavo coassiale collegato ad un generatore di tensione. Le linee del campo sono radiali e il loro numero è ovviamente proporzionale alla lunghezza del cavo, in modo tale che la capacità per

49 3.2 Impedenza caratteristica 37 Figura 3.3: capacità e induttanza per unità di lunghezza. unità di lunghezza rimanga costante. Analogamente, una corrente che attraversa il cavo (b) genera un campo magnetico, in modo tale che un altra caratteristica del cavo sia la sua induttanza per unità di lunghezza. Si utilizzeranno per convenzione i simboli C e L per indicare rispettivamente capacità e induttanza per unità di lunghezza. Questa convenzione è evidente quando i condensatori e gli induttori sono etichettati, rispettivamente, Cδz e Lδz, dove δz rappresenta un breve incremento di lunghezza lungo l asse z, cioè parallelo al cavo. La rete mostrata nella figura 3.2 modellizza una linea di trasmissione reale nel limite che δz vada a zero. Per alcune situazioni, come ad esempio la trasmissione di dati digitali tramite cavi lunghi, il modello deve includere anche delle resistenze in serie. Per vedere che Z0 2 = L, si consideri il circuito in figura 3.4, dove è stata C aggiunta un altra sezione LC al modello della linea di trasmissione. Dopo aver aggiunto la sezione, la linea è ancora infinitamente lunga e l impedenza contenuta in essa deve essere ancora Z 0. Se la tensione e la corrente in ingresso della linea sono V e I, queste ultime saranno modificate diventando V + δv e I + δi in ingresso alla nuova sezione (questo non implica un aumento della potenza; infatti V + δv e I + δi sono solo la versione sfasata di V e I ). Figura 3.4: linea di trasmissione con l aggiunta di una sezione LC. Poiché l impedenza, analizzando la linea, deve rimanere invariata, si ha

50 38 Linee di trasmissione V + δv I + δi = V I, (3.1) da cui δv δi = V I =Z 0. Usando questa relazione, e sostituendo δi = (Cδz) dv dt ignorando i termini δz e δi si ha che d(i + δi) δv = (Lδz) dt (3.2) (3.3) Z 0 = δv δi = Lδz(jωI) Cδz(jωV ) = L C Z 1 0 (3.4) Guardando il primo e l ultimo termine della relazione, risulta che Z 0 = ( L C ) 1 2. Per valutare Z 0, è sufficiente conoscere L o C, poiché da quanto afferma l elettrodinamica sono legati da LC = ɛr c 2 vuoto), e c è la velocità della luce. dove ɛ r è la costante dielettrica (rispetto al 3.3 Modello circuitale di una linea di trasmissione Si consideri un tratto di linea di trasmissione a due conduttori uniforme, cioè con sezione trasversale indipendente dalla coordinata longitudinale z. In figura 3.5(a) è rappresentato, come esempio, un tratto di cavo coassiale. In figura 3.5(b) è riportato il suo simbolo, ossia una rappresentazione schematica e convenzionale contenente due "conduttori" in cui fluisce una corrente e tra i quali esiste una differenza di potenziale. É quindi evidente che tutte le linee a due conduttori hanno lo stesso simbolo circuitale di figura 3.5(b). Figura 3.5: (a) tratto di cavo coassiale e (a) rappresentazione simbolica.