Programma dettagliato del Corso (1) Microelettronica. Programma dettagliato del Corso (2) Info. Anno Accademico 2004/2005 Massimo Barbaro

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Programma dettagliato del Corso (1) Microelettronica. Programma dettagliato del Corso (2) Info. Anno Accademico 2004/2005 Massimo Barbaro"

Transcript

1 Programma dettagliato del Corso (1) Microelettronica Anno Accademico 2004/2005 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Circuiti Integrati Processo CMOS - Concetto di layout - Design Rules - Flusso di progetto full-custom - Tecniche di layout analogico - Modelli MOS e simulazione SPICE Progettazione Analogica Microelettronica Blocchi base (specchi di corrente, amplificatori a singolo stadio, coppia differenziale) e problematiche di integrazione - Problema del mismatch Circuiti Avanzati Specchi di corrente avanzati (folded-cascode, wide-swing, enhanced output impedance). Amplificatore operazionale a due stadi. Amplificatore operazionale folded-cascode e a specchi di corrente Amplificatore fully-differential 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 2 Programma dettagliato del Corso (2) Circuiti per l Elaborazione del Segnale Comparatori - Interruttori (clock feedthrough, iniezione di carica) - Sample&Hold - Circuiti a capacità commutate Filtri a tempo continuo Convertitori Digitale-Analogico Concetti base - Metriche - Convertitori Decoder-based - Convertitori Binary-scaled - Convertitori a codice termometrico - Implementazione Convertitori Analogico-Digitale Concetti base - Metriche - Convertitori Flash - Convertitori Algoritmici - Convertitori ad Approssimazioni Successive - Convertitore folded e pipeline - Convertitori Sigma-Delta - Implementazione Info Ore di lezione: 50 ( ) Libri di testo: Dispense Behzad Razavi - Design of analog Integrated Circuits" McGraw-Hill ISBN D.A. Johns, K. Martin - "Analog Integrated Circuit Design - Wiley & Sons - ISBN Behzad Razavi - "Principles of Data Conversion System Design" - Wiley & Sons - ISBN Struttura dell esame: scritto e tesina Sito del corso: Mailing List: lists.unica.it/mailman/listinfo/ue 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 3 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 4

2 Strumenti di studio Simulatori: Spice: software per la simulazione dei circuiti a livello transistor Un simulatore spice gratuito è disponibile in rete all indirizzo (spice3f4) CAD: Microwind: layout editor di circuiti integrati CMOS (http://intrage.insa-tlse.fr/~etienne/microwind/) Entrambi i software sono comunque a disposizione in un CD che può essere richiesto in portineria del Padiglione B Prerequisiti Culturali Dispositivi Elettronici 1: Equazioni caratteristiche del transistor MOS, processo CMOS Elettronica 1: Stadi amplificatori a singolo stadio (CS, CG, CD), amplificatori Analisi dei Sistemi: Diagrammi di Bode, compensazione 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 5 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 6 Obiettivi Conoscere le metodologie per la progettazione di circuiti integrati full-custom. Conoscere le architetture per l implementazione dei convertitori analogico/digitale e digitale/analogico. Sapere impostare il progetto e la simulazione di sistema di un blocco analogico full-custom complesso. Sapere implementare i blocchi base necessari per la realizzazione di ADC e DAC. Essere in grado di percorrere tutto il flusso di progetto analogico, dalla concezione del sistema alla simulazione dei blocchi e realizzazione del layout. Comprendere approfonditamente le problematiche legate alla realizzazione circuitale di blocchi ideali. Struttura del Corso Si partirà da un discorso introduttivo con richiami al processo CMOS per inquadrare le problematiche di integrazione Si passerà poi alla descrizione del flusso di progetto fullcustom, per individuare le attività principali in cui è coinvolto un team di progettazione Si vedranno come applicazione di esempio i convertitori (DAC e ADC) a livello di sistema (schemi a blocchi ed algoritmi) Si prenderanno in esami i vari blocchi operativi necessari per implementare i convertitori Si metteranno insieme i blocchi elementari per implementare un sistema completo, dalla concezione, al progetto circuitale, al layout 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 7 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 8

3 Processo CMOS In questo corso si tratteranno, prevalentemente, circuiti realizzati in processo CMOS (complementary MOS). Processo CMOS Lucidi del Corso di Microelettronica Modulo 1 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Questo perché la tecnologia CMOS è, attualmente, la più economica e diffusa, visto che copre la stragrande maggioranza dei progetti digitali e gran parte di quelli analogici. Esistono ancora applicazioni (di nicchia ma importanti) in cui parti analogiche possono essere implementate con BJT (parte radio di sistemi wireless) o addirittura in tecnologia Si-Ge ma la maggior parte del mercato resta CMOS. Oltretutto, la crescente richiesta di SoC (System-on-Chip) obbliga ad implementare anche le parti analogiche nella tecnologia sceta per la parte digitale (che è sempre CMOS). 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 10 Processo CMOS Processo CMOS Il processo di fabbricazione si ripete sempre uguale per ogni circuito realizzato con un alternanza di operazioni ben precise: 1. Deposizione del photoresist 2. Posizionamento della maschera litografica ed esposizione 3. Rimozione del photoresist non polimerizzato 4. Applicazione dello specifico passo di tecnologia (diffusione, impiantazione ionica, CVD, etc.) La sequenza delle maschere litografiche utilizzate definisce il circuito realizzato. Una delle spese che più incidono sul processo è la realizzazione delle maschere (che però una volta fatte possono essere riutilizzate per realizzare altri dispositivi). Per un progettista, in particolar modo analogico, è sempre importante conoscere, almeno grossolanamente, i passi tecnologici che portano alla realizzazione fisica del dispositivo. Questo perché alcune caratteristiche dei dispositivi utilizzati (in particolar modo i MOS ma anche le resistenze e le capacità) dipendono fortemente dal processo. Quindi il comportamento reale e simulato dei circuiti può essere compreso a fondo solo conoscendo alcuni aspetti caratteristici del processo di realizzazione. Vedremo quindi un esempio semplificato di processo CMOS, in questo caso si tratta di processo CMOS con nwell (quindi su silicio di tipo p - ) che è uno dei processi più diffusi attualmente. Le problematiche in caso di processi differenti (pwell, twin-tube) sono simili e cambiano sostanzialmente solo nel caso di processi SOI (silicon on insulator). 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 12

4 Maschere di litografia Le maschere definiscono in quali zone del wafer (la fetta di silicio) verranno svolti i vari passi di tecnologia Esistono photoresist di due tipi: Negativi, ossia che si polimerizzano (e quindi NON vengono rimossi) dove vengono illuminati dall electron beam. Positivi, ossia che si polimerizzano (e quindi NON vengono rimossi) dove NON vengono illuminati dall electron beam. In questo modo una stessa maschera può essere utilizzata due volte, una volta per proteggere la zona sotto la parte opaca della maschera (col photoresist positivo) ed una per proteggere la zona al di fuori della parte opaca (photoresist negativo). Risparmiare una maschera significa rispamiare una parte consistente della spesa per la realizzazione del dispositivo. Esempio: processo CMOS Come esempio vedremo i vari passi di processo per una tecnologia CMOS, In un processo CMOS si realizzano sia transistor di tipo N che di tipo P Il substrato, per un processo, è di tipo P quindi i transistor nativi (quelli realizzati direttamente sul substrato) sono di tipo N Per realizzare i transistor complementari (i pmos) bisogna prima invertire il substrato realizzando la tasca N () 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 14 Creazione della well Sequenza operazioni La prima operazione consiste nella realizzazione della well dove verranno alloggiati i transistor PMOS. Possono essere create diverse well in cui posizionare gruppi di transistor. Ogni well, teoricamente, può essere polarizzata con un diverso potenziale, quindi, in linea di principio, è possibile cortocircuitare i source di ogni PMOS con il body (a patto di mettere ogni PMOS in una well separata) Il substrato di TUTTI gli NMOS invece è comune, quindi obbligatoriamente ogni NMOS ha il terminale di body cortocircuitato con quello di qualunque altro NMOS sul chip. p-si 1) Si parte dal substrato di silicio (perfettamente cristallino) tipicamente già drogato (ad esempio p) 2) Si fa crescere l ossido di isolamento (SiO 2 ) 3) Si deposita il photoresist su tutto l ossido 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 16

5 Sequenza operazioni Sequenza operazioni 4) Sopra il wafer viene posizionata la maschera M1 opportunamente disegnata. Dove la maschera è trasparente passa la luce UV ed arriva sul photoresist che si polimerizza 6) Si rimuove l ossido (per attacco chimico) nella zona non protetta dal photoresist 7) A questo punto si procede alla creazione vera e propria della well per mezzo di diffusione di ioni droganti 5) Rimossa la maschera si procede ad un attacco chimico che rimuove il photoresist non polimerizzato 8) Con la rimozione del photoresist si termina il passo tecnologico e si procede col successivo 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 18 Maschera M1 (nwell) Definizione delle aree attive Il disegno della maschera è evidentemente a due dimensioni. Tipicamente si tratta di una figura delimitati da lati orizzontali, verticali o orientati a 45. Col solito meccanismo delle maschere vengono definite le zone attive ossia quelle dove saranno realizzati dei MOS. Per fare questo si fa crescere ossido di protezione e poi si deposita nitruro di silicio (Si 3 N 4 ) su tutto il wafer. Per mezzo di una seconda maschera M2 si rimuove il nitruro dal wafer tranne che dalle zone attive M1 Si 3 N 4 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 20

6 Field-Implants ed Ossido di Campo A questo punto si realizza l ossido di campo, ossia l ossido spesso di isolamento che serve ad isolare un dispositivo dall altro. Al di sotto dell ossido di campo ci sono i field-implants, impiantazioni ioniche di droganti che rendono le zone al di sotto dell ossido di campo molto drogate in modo da prevenire eventuali inversioni a causa di potenziali applicati su metalli che passano sopra (effetto MOS indesiderato). L ossido cresce dove non c è la protezione del nitruro. n+ Field-implants 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 21 p+ Field-Implants Per realizzare i field-implant non è necessaria una nuova maschera, si può riusare la M1 sia con photoresist positivo che negativo (per realizzare i field-implants di tipo N e P). metallo p+ source del MOS M1 source del MOS M2 La presenza di una zona fortemente drogata P e di un ossido molto spesso (field-oxide) impedisce che si possa formare un canale indesiderato al di sotto di una pista di metallo polarizzata ad un potenziale positivo che passi nelle vicinanze di diffusioni di tipo n+. L ossido spesso ed il substrato molto ricco di lacune rendono infatti molto difficile l inversione del canale (tensione di soglia molto elevata). potenziale MOS indesiderato 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 22 Ossido di gate A questo punto viene rimosso tutto il nitruro e l ossido in eccesso e viene fatto crescere un ossido molto sottile (10-30 nm) e di elevata qualità su tutto il wafer. Direttamente attraverso l ossido di gate viene fatta un impiantazione ionica per aggiustare la tensione di soglia dei transistor (e fare in modo che quella dei P e degli N sia uguale) M2 Maschera M2 (active) Ossido di gate Threshold adjust Si 3 N 4 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 24

7 Realizzazione del gate di polisilicio Maschera M3 (poly) Il passo successivo è la realizzazione del gate di polisilicio. Il polisilicio viene deposto su tutto il wafer, poi viene realizzata una nuova maschera (M3) che proteggerà il poly nelle zona dove dovranno esserci i transistor. M3 Polisilicio Resist 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 26 Realizzazione delle diffusioni p+ Il passo successivo è la impiantazione ionica per realizzare le diffusioni (di drain e source). Viene utilizzata una nuova maschera (M4) da usare sia con photoresist positivo che negativo per distinguere dove l impiantazione sarà di tipo p+ e dove n+. Il polisilicio già deposto farà da maschera per separare drain da source, che vengono realizzati con un unico passo, in tal modo il processo è autoallineato e si riduce al minimo la sovrapposizione fra gate e source o drain Realizzazione diffusioni n+ Per realizzare le diffusioni n+ non è necessaria una nuova maschera ma si può riutilizzare la maschera M4 con un photoresist di tipo opposto (negativo anzi che positivo). Da notare che le due maschere fondamentali finora sono la M3 (che definisce i gate) e la M2 (che definisce le zone attive). Le intersezioni fra M2 e M3 individuano le zone dove ci saranno dei MOS (che saranno poi di tipo n o p a seconda delle maschere M1 e M4). Alcune fonderie richiedono tutte e tre le maschere (active, nplus e pplus), altre ricavano la nplus dalla pplus, altre ancora ricavano la active dalla nplus e pplus. Sacche p+ Sacche n+ 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 28

8 Maschera M4 (pplus) Maschera M4b (nplus) M4 M4b Zone di sacche p+ 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 30 Realizzazione dei contatti Una nuova maschera (M5) è necessaria per definire dove devono essere aperti dei fori nell ossido di protezione per arrivare a contattare source e drain. I contatti sono ovviamente necessari per arrivare a connettere terminali di MOS situati in posizioni differenti nel chip. M5 Maschera M5 (contact) Contatti 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 32

9 Metallizzazione Maschera M6 (metal1) La maschera M6 serve per definire dove posizionare il primo livello di metal (metal1) che arrivare a contattare e diffusioni laddove sono stati aperti i fori nella passivazione nel passo precedente Il metallo è di solito alluminio ma nei processi futuri verrà probabilmente (già avviene nei processi più avanzati) dal rame, per ridurre la resistività delle piste che diventa sempre più importante nel determinare i tempi di propagazione delle porte digitali Metal 1 M6 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 34 Crescita dell ossido A questo punto viene fatto crescere altro ossido per coprire il metallo deposto. In processi più moderni ci sono dei passaggi intermedi di planarizzazione che servono a spianare la superficie esposta del wafer per fare in modo che i passaggi successivi non siano influenzati dal fatto che nel passaggio precedente la superficie è diventata troppo irregolare. Una maschera M7 sarà usata per aprire nuovi contatti (vie) in questo nuovo strato di ossido Via M7 Maschera M7 (via) 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 36

10 Seconda metallizazione Maschera M8 (metal2) Una maschera M8 descrive le nuove piste di metallo, il metal2 che si trova ad un altezza superiore al metal1 e può essere usato per fare incrociare delle piste senza creare cortocircuiti. Successivamente verrà fatto crescere altro ossido per coprire tutto il wafer. Metal 2 M8 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 38 Processo CMOS In questo caso è stato realizzato un inverter (manca la connessione fra i due gate che dovrà essere fatta ad un altra profondità se si hanno solo due livelli di metal) Contatto di well PMOS NMOS Contatto di body 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 39 Processo CMOS L aspetto più importante dei processi CMOS è l auto-allineamento (selfalignment). Come si è visto si è potuta usare una solo maschera per creare contemporaneamente sia il drain e il source di ogni transistor perché il polisilicio funge da maschera per la zona del canale. In questo modo si riduce al minimo la sovrapposizione (overlap) tra il gate e drain o source. Questa sovrapposizione è critica perché costituisce uno dei maggiori contributi alla capacità gate-drain che è quella che, in quasi tutti i circuiti di amplificazione analogici ed nei gate digitali CMOS, è soggetta ad amplificazione per effetto Miller. Per ridurre ulteriormente l overlap si preferisce usare l impiantazione ionica per la realizzazione delle zone attive (piuttosto che la diffusione), perché questa dà luogo a profili di drogaggio più netti. Prima della metallizzazione si ha una fase di annealing per ricostituire i danni causati dall impiantazione ionica e per rendere uniformi i profili di drogaggio. 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 40

11 Processo CMOS Nel nostro processo di esempio sono state utilizzate 8 maschere a cui si aggiunge l ultima (M9) usata per aprire la passivazione in corrispondenza dei pad, ossia dei punti di accesso al die (il pezzo di silicio dove è realizzato il circuito). In generale il numero di maschere è leggermente superiore (il processo è stato semplificato). I field-implants (N+ e P+) e l ossido spesso sono realizzati per ridurre la possibilità che si creino correnti di perdita (leakage currents) fra due diffusioni di tipo P e N (rispettivamente) che non dovrebbero essere circuitalmente collegate. Senza un aumento locale del drogaggio, una pista di metallo che passa sopra una zona P- del bulk e che porta una tensione molto elevata potrebbe causare (per effetto MOS) una leggera inversione locale e quindi creare zone a bassa resistenza fra due diffusioni (i drain/source di due transistor diversi). 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 41 Contatto di well PMOS Layout Contatto di gate NMOS Contatto di body L insieme di tutte le maschera (da M1 a M8) consente di capire quale circuito si è realizzato e viene detto layout. 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro 42 Processo CMOS Possibili modifiche al processo base (e conseguente aumento delle maschere): Realizzazione di un processo twin-tube (esistono sia una Nwell che una Pwell) Realizzazione di un layer di polisilicio altamente resistivo (per applicazioni analogiche o per memorie) Realizzazione di un secondo layer di polisilicio per l implementazione di capacitori poly1-poly2 Maschere aggiuntive per aggiustare, con impiantazioni ioniche, separatamente le soglie dei pmos e degli nmos Aggiunta di livelli di metal (attualmente fino a 8). Ogni nuovo livello comporta la maschera per il metal e la maschera per le vie per contattare il metal sottostante. Aggiunta di transistori bipolari (non considerando quelli parassiti) per avere un processo BiCMOS. Tecnologie Commerciali I passi di processo indicati sono generali, nel senso che si riferiscono ad un processo ideale Ogni fonderia disponibile sul mercato avrà il suo processo che si differenzierà leggermente da questo ma sarà, nella sostanza, analogo Quando si sceglie una particolare tecnologia bisogna conoscere le caratteristiche di processo (L minima dei MOS, numero di metal, disponibilità di doppio poly, tensione di alimentazione) e gli strumenti di progettazione disponibili 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 44

12 Esempio: AMS 0.35µm Mixed Analog/Digital Process The 0.35µm CMOS CSD technology is a mixed mode process with three layers of metal and 2 layers of poly. The 0.35µm CMOS CSI has the optional 5V I/O libraries Operating Voltage [V] (CSD-technology): Operating Voltage [V] (CSI-technology): (I/O -5.5) General Characteristics p substrate - N-well CMOS - stacked contact,via, via2 - up to 18K gates per mm 2 Layout Rules Polysilicon pitch : 0.9µm - Metal 1 pitch : 1.0µm - Metal 2 pitch : 1.1µm - Metal 3 pitch : 1.2µm Thin Oxide Poly/Poly Capacitor Double poly capacitor - High value : 0.86 ff/µm 2 Standard Cell Libraries AMS 0.35µm Design Kit CAD Support - Design Kits Cadence Front-end (schematic entry, Verilog simulation) Back-end (Cell ensemble P&R) Technology files for full custom design DIVA check Synopsys Schematic Entry, Simulation, Synthesis and Optimisation Netlist transfer to Cadence and Mentor Mentor C.3 HIT-KIT (Available Autumn '99) Front-end (schematic entry, Quicksim simulation) AUTOLOGIC Back-end (P&R) IC rules check, IC Extract (extraction and Spice netlist generation) Technology files 24 Febbraio 2005 UE - Processo CMOS Massimo Barbaro Febbraio 2005 UE - Processo CMOS Massimo Barbaro 46

Microelettronica. Programma dettagliato del Corso (1)

Microelettronica. Programma dettagliato del Corso (1) Microelettronica Anno Accademico 2006/2007 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Programma dettagliato del Corso

Dettagli

Circuiti Integrati. Anno Accademico 2012/2013 Massimo Barbaro

Circuiti Integrati. Anno Accademico 2012/2013 Massimo Barbaro Circuiti Integrati Anno Accademico 2012/2013 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Informazioni sul corso Massimo

Dettagli

Tecnologie fondamentali dei circuiti integrati:panoramica

Tecnologie fondamentali dei circuiti integrati:panoramica Tecnologie fondamentali dei circuiti integrati:panoramica Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 2 Zs. M. Kovàcs Vajna Tecnologia planare del silicio I sistemi

Dettagli

Come non fare un circuito integrato

Come non fare un circuito integrato BJT MOS Come non fare un circuito integrato I transistor non sarebbero isolati. Il substrato di Si con un certo tipo di drogaggio (o n o p) semplicemente cortocircuita tutte le parti di transistor con

Dettagli

Laboratorio di Elettronica

Laboratorio di Elettronica Laboratorio di Elettronica a.a. 2008-2009 Come nasce un circuito integrato Ing. Carmine Abbate e-mail: c.abbate@unicas.it webuser.unicas.it/elettronica PROGETTISTA Fabbricazione di un circuito integrato:

Dettagli

Consumo di Potenza nell inverter CMOS. Courtesy of Massimo Barbaro

Consumo di Potenza nell inverter CMOS. Courtesy of Massimo Barbaro Consumo di Potenza nell inverter CMOS Potenza dissipata Le componenti del consumo di potenza sono 3: Potenza statica: è quella dissipata quando l inverter ha ingresso costante, in condizioni di stabilità

Dettagli

Microelettronica? Principi e concetti base. Roberto Pelliconi

Microelettronica? Principi e concetti base. Roberto Pelliconi Microelettronica? Principi e concetti base Roberto Pelliconi 1 Indice della Presentazione 1/1 Componenti Discreti o Circuiti Integrati? Conviene Produrre Circuiti Integrati? Sviluppo tecnologico. Transistors.

Dettagli

Microelettronica analogica

Microelettronica analogica A09 77/2 Giuseppe Ferri Nicola Carlo Guerrini Microelettronica analogica Lucidi ed esercitazioni Copyright MMVII ARACNE editrice S.r.l. www.aracneeditrice.it info@aracneeditrice.it via Raffaele Garofalo,

Dettagli

Processo di Fabbricazione

Processo di Fabbricazione Progettazione Microelettronica Processo di Fabbricazione 1 Processo CMOS tradizionale 2 Un moderno processo CMOS gate-oxide TiSi 2 AlCu Tungsten SiO 2 n+ p-well p-epi poly n-well p+ SiO 2 p+ Processo CMOS

Dettagli

Capitolo 2 Tecnologie dei circuiti integrati 33

Capitolo 2 Tecnologie dei circuiti integrati 33 Indice Prefazione XIII Capitolo 1 Circuiti digitali 1 1.1 Introduzione 1 1.2 Discretizzazione dei segnali 4 1.3 L invertitore ideale 6 1.4 Porte logiche elementari 6 1.4.1 Porte elementari come combinazioni

Dettagli

1. Progettazione e realizzazione di ASIC.

1. Progettazione e realizzazione di ASIC. Marcello Salmeri - Progettazione Automatica di Circuiti e Sistemi Elettronici Capitolo 1-1 1. Progettazione e realizzazione di ASIC. Metodologie di approccio. I fattori che il progettista deve valutare,

Dettagli

Capitolo 4- REALIZZAZIONE DEI CIRCUITI INTEGRATI

Capitolo 4- REALIZZAZIONE DEI CIRCUITI INTEGRATI Capitolo 4- REALIZZAZIONE DEI CIRCUITI INTEGRATI Nel corso del capitolo 3 abbiamo studiato il sistema giunzione partendo dalla ipotesi di saldare perfettamente affacciate due pezzi di silicio, uno di tipo

Dettagli

5 Amplificatori operazionali

5 Amplificatori operazionali 5 Amplificatori operazionali 5.1 Amplificatore operazionale: caratteristiche, ideale vs. reale - Di seguito simbolo e circuito equivalente di un amplificatore operazionale. Da notare che l amplificatore

Dettagli

Elettronica Analogica con Applicazioni

Elettronica Analogica con Applicazioni Elettronica Analogica con Applicazioni Docente: Alessandro Trifiletti CFU: 6 E mail: alessandro.trifiletti@diet.uniroma1.it 1) Presentazione del corso, cenni sulle problematiche di progetto a RF, problematiche

Dettagli

Realizzazione dei circuiti integrati

Realizzazione dei circuiti integrati Realizzazione dei circuiti integrati I circuiti integrati possono essere suddivisi in due grandi gruppi: Circuiti integrati monolitici in cui tutti i componenti vengono formati durante il procedimento

Dettagli

Equation Chapter 4 Section 1Capitolo IV. Transistori ad effetto di campo

Equation Chapter 4 Section 1Capitolo IV. Transistori ad effetto di campo Equation Chapter 4 Section 1Capitolo IV Transistori ad effetto di campo In questo capitolo si tratteranno i transistori ad effetto di campo (FET). Come nel caso dei BJT la tensione tra due terminali del

Dettagli

Tecnologie di dispositivi, circuiti e sistemi elettronici

Tecnologie di dispositivi, circuiti e sistemi elettronici Tecnologie di dispositivi, circuiti e sistemi elettronici Schede elettroniche stampate Monostrato Multistrato Componenti attivi e passivi Transistori e diodi Resistori Condensatori Induttori Circuiti Integrati

Dettagli

Elettronica I Introduzione a SPICE

Elettronica I Introduzione a SPICE Elettronica I Introduzione a SPICE Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali Elettronica

Dettagli

Elettronica Introduzione

Elettronica Introduzione Elettronica Introduzione Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica Introduzione 4 marzo 2015 Valentino Liberali (UniMI) Elettronica

Dettagli

Full Custom Layout & Design Verification. Tools Virtuoso & Diva

Full Custom Layout & Design Verification. Tools Virtuoso & Diva Full Custom Layout & Design Verification Tools Virtuoso & Diva Virtuoso Layout Editor Il tool Virtuoso serve a disegnare il layout di una cella appartenente a una libreria Cadence (cellview layout) Per

Dettagli

Elettronica Introduzione a SPICE

Elettronica Introduzione a SPICE Elettronica Introduzione a SPICE Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica Introduzione a SPICE 4 aprile 2 Valentino Liberali (UniMI)

Dettagli

TRANSISTOR DI POTENZA

TRANSISTOR DI POTENZA TRANSISTOR DI POTENZA Caratteristiche essenziali: - bassa resistenza R on - elevata frequenza di commutazione - elevata impedenza di ingresso - stabilità termica (bassa resistenza termica) - funzionamento

Dettagli

Gas di elettroni in un metallo

Gas di elettroni in un metallo Marco Alvisi, Antonio Licciulli Corso di scienza e ingegneria dei materiali Le proprietà elettriche dei materiali La microelettronica La microelettronica influenza l economia e il vivere sociale delle

Dettagli

A1.1 Dispositivi semiconduttori

A1.1 Dispositivi semiconduttori A1 A1.1 Dispositivi semiconduttori L utilizzo dei semiconduttori nell industria dell elettronica è diventato sempre più importante. L abilità dei produttori di semiconduttori di porre circuiti elettrici

Dettagli

zoom in ANTONIO GIANNICO dalle origini ai giorni nostri

zoom in ANTONIO GIANNICO dalle origini ai giorni nostri zoom in indi ANTONIO GIANNICO dalle origini ai giorni nostri 18 Che la CMOS sia la principale tecnologia elettronica che consenta di realizzare circuiti integrati ad elevato livello di integrazione come

Dettagli

APPUNTI DI OPTOELETTRONICA ad uso degli studenti

APPUNTI DI OPTOELETTRONICA ad uso degli studenti APPUNTI DI OPTOELETTRONICA ad uso degli studenti Guide ottiche integrate Massimo Brenci IROE-CNR Firenze Esempio di guida ottica integrata Propagazione della luce in una guida ottica integrata (vista in

Dettagli

wafer (100) wafer (110) wafer (111) y x

wafer (100) wafer (110) wafer (111) y x wafer (100) wafer (110) wafer (111) z z z y y y x x x Scanning Electron Microscope (SEM) image - Processi di deposizione di strati sottili di materiali i) Physical Vapor Deposition ii) sputtering A) PROCESSI

Dettagli

IL SAMPLE AND HOLD UNIVERSITÀ DEGLI STUDI DI MILANO. Progetto di Fondamenti di Automatica. PROF.: M. Lazzaroni

IL SAMPLE AND HOLD UNIVERSITÀ DEGLI STUDI DI MILANO. Progetto di Fondamenti di Automatica. PROF.: M. Lazzaroni UNIVERSITÀ DEGLI STUDI DI MILANO FACOLTÀ DI SCIENZE MATEMATICHE, FISICHE E NATURALI Corso di Laurea in Informatica IL SAMPLE AND HOLD Progetto di Fondamenti di Automatica PROF.: M. Lazzaroni Anno Accademico

Dettagli

Elettronica dei Sistemi Digitali Dispositivi logici programmabili

Elettronica dei Sistemi Digitali Dispositivi logici programmabili Elettronica dei Sistemi Digitali Dispositivi logici programmabili Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 6013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/

Dettagli

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1 LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza

Dettagli

Transistor, è ora dei 45 nm

Transistor, è ora dei 45 nm istockphoto Transistor, è ora dei 45 nm Penryn, il futuro prossimo dei processori Intel, integrerà transitor realizzati con un processo produttivo a 45 nm e nuova metallizzazione. A cura di Davide Piumetti

Dettagli

Elettronica I Generatore equivalente; massimo trasferimento di potenza; sovrapposizione degli effetti

Elettronica I Generatore equivalente; massimo trasferimento di potenza; sovrapposizione degli effetti Elettronica I Generatore equivalente; massimo trasferimento di potenza; sovrapposizione degli effetti Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema email:

Dettagli

Transistore ad effetto di campo (MOSFET)

Transistore ad effetto di campo (MOSFET) 1.1 Introduzione.......2 1.2 MOSFET ad arricchimento.......3 1.3 Funzionamento.......5 1.4 V GS 0...6 1.5 V GS > V TH e V S < V S sat......7 1.6 V GS > V TH, V S >V S sat.....9 1.6 Simbolo Circuitale e

Dettagli

MOSFET. Indice. Da Wikipedia, l'enciclopedia libera. Due MOSFET di potenza

MOSFET. Indice. Da Wikipedia, l'enciclopedia libera. Due MOSFET di potenza Page 1 of 13 MOSFET Da Wikipedia, l'enciclopedia libera. In elettronica, il MOSFET, abbreviazione del termine inglese metal oxide semiconductor field-effect transistor, ovvero transistor metallo-ossidosemiconduttore

Dettagli

Le Memorie a Semiconduttore

Le Memorie a Semiconduttore Corso di Laurea Ingegneria Corso B A.A. 2010-2011 1 Introduzione Classificazione delle memorie Struttura base di una memoria Tecnologia delle Memorie Indice Corso di Laurea Ingegneria Corso B A.A. 2010-2011

Dettagli

Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03

Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03 Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 0/ 03 Alfredo Caferra 58/463 OGGETTO DELL ELABORATO Per una SRAM con celle di memoria NMOS a 4 transistori con bit lines

Dettagli

SPICE: LA SIMULAZIONE DEI CIRCUITI ELETTRICI ED ELETTRONICI

SPICE: LA SIMULAZIONE DEI CIRCUITI ELETTRICI ED ELETTRONICI SPICE: LA SIMULAZIONE DEI CIRCUITI ELETTRICI ED ELETTRONICI prima parte di Nico Grilloni nicogrilloni@tin.it Sia a livello didattico che industriale si utilizza ormai, e in maniera sempre più intensiva,

Dettagli

Elettronica dei Sistemi Digitali Algoritmi di channel routing per standard cells; verifica progettuale

Elettronica dei Sistemi Digitali Algoritmi di channel routing per standard cells; verifica progettuale Elettronica dei Sistemi Digitali Algoritmi di channel routing per standard cells; verifica progettuale Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema

Dettagli

Corso di Microelettronica Anno Accademico 2002/2003

Corso di Microelettronica Anno Accademico 2002/2003 Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica Corso di Microelettronica Anno Accademico 2002/2003 2. Simulazione Per aprire il programma

Dettagli

DE e DTE: PROVA SCRITTA DEL 26 Gennaio 2015

DE e DTE: PROVA SCRITTA DEL 26 Gennaio 2015 DE e DTE: PROVA SCRITTA DEL 26 Gennaio 2015 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn con N Abase = N Dcollettore = 10 16 cm 3, µ n = 0.09 m 2 /Vs, µ p = 0.035 m 2 /Vs, τ n = τ p = 10 6 s, S=1

Dettagli

Programmazione modulare a. s. 2014-2015

Programmazione modulare a. s. 2014-2015 Programmazione modulare a. s. 201-2015 Indirizzo:Informatica Disciplina : Telecomunicazioni Classe: A B Informatica Ore settimanali previste:3 (di cui 2 di laboratorio) Libro di testo: TELECOMUNICAZIONI-Ambrosini,

Dettagli

Elettronica I Potenza dissipata dalle porte logiche CMOS

Elettronica I Potenza dissipata dalle porte logiche CMOS Elettronica I Potenza dissipata dalle porte logiche MOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 rema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/

Dettagli

PROSPETTIVE FUTURE DELL INTEGRAZIONE OPTOELETTRONICA

PROSPETTIVE FUTURE DELL INTEGRAZIONE OPTOELETTRONICA CAPITOLO III PROSPETTIVE FUTURE DELL INTEGRAZIONE OPTOELETTRONICA III.1 Introduzione L attività scientifica sugli OEIC è iniziata nel 1979 con un grande progetto negli USA, per la realizzazione di circuiti

Dettagli

Formazione dei monocristalli

Formazione dei monocristalli Formazione dei monocristalli A causa dello stress provocato al lingotto da tutti i trattamenti descritti, esso presenta una struttura policristallina, cioè risulta suddiviso in una pluralità di zone, ciascuna

Dettagli

Un altro importante parametro di questo processo è la risoluzione che rappresenta la distanza minima che la litografia può apprezzare.

Un altro importante parametro di questo processo è la risoluzione che rappresenta la distanza minima che la litografia può apprezzare. TECNICHE LITOGRAFICHE La litografia è un processo basilare nella realizzazione di circuiti integrati,esso consiste nel depositare un materiale detto resist sul wafer da processare che una volta esposto

Dettagli

Introduzione al simulatore SPICE

Introduzione al simulatore SPICE Introduzione al simulatore SPICE Guida all uso del simulatore MULTISIM 2001 textbook edition di Electronics Workbench Introduzione (1) Il simulatore SPICE (Simulation Program with Integrated Circuit Emphasis)

Dettagli

MANUALE per L USO di CADENCE DISEGNO del LAYOUT VIRTUOSO

MANUALE per L USO di CADENCE DISEGNO del LAYOUT VIRTUOSO MANUALE per L USO di CADENCE DISEGNO del LAYOUT VIRTUOSO CAP 1 CADENCE L obiettivo di questo capitolo è utilizzare Cadence. Per fare ciò, l ambiente di ciascun utente è stato settato in modo appropriato.

Dettagli

Fig. 1. Cella SRAM a 4 transistori.

Fig. 1. Cella SRAM a 4 transistori. NOTE SULLE MEMORIE. Dimensionamento della cella SRAM 4T La Fig. 1 mostra lo schema di una memoria SRAM a 4 transistori (4T). L elemento di memoria è realizzato con una coppia di invertitori NMOS con carico

Dettagli

DISPOSITIVI DI POTENZA A SEMICONDUTTORE

DISPOSITIVI DI POTENZA A SEMICONDUTTORE Ferruccio Frisina DISPOSITIVI DI POTENZA A SEMICONDUTTORE Contributi di: A. Magrì M. Saggio L. Fragapane M. Melito C. Ronsisvalle A. Alessandria G. Belverde Ferruccio Frisina, Dispositivi di potenza a

Dettagli

Università degli Studi del Sannio. Facoltà di Ingegneria

Università degli Studi del Sannio. Facoltà di Ingegneria - Impressionante crescita in complessità degli attuali IC digitali - Progesso tecnologico più veloce di capacità umana di progettazione - Necessità di strumenti CAD e di ben definite metodologie di progetto

Dettagli

ANNO SCOLASTICO 1999-2000 PROPOSTE PER I PROGRAMMI E LA PIANIFICAZIONE DEL CORSO DI TECNOLOGIA, DISEGNO E PROGETTAZIONE

ANNO SCOLASTICO 1999-2000 PROPOSTE PER I PROGRAMMI E LA PIANIFICAZIONE DEL CORSO DI TECNOLOGIA, DISEGNO E PROGETTAZIONE ANNO SCOLASTICO 1999-2000 PROPOSTE PER I PROGRAMMI E LA PIANIFICAZIONE DEL CORSO DI TECNOLOGIA, DISEGNO E PROGETTAZIONE PER LE CLASSI DEL CORSO C ELETTRONICA Insegnanti: Ulderico Libertini Ivano Graziani

Dettagli

Dispositivi e Tecnologie Elettroniche

Dispositivi e Tecnologie Elettroniche Dispositivi e Tecnologie Elettroniche Tecnologia Produzione di fette (wafer) di Si Dispositivi Elettronici Tecnologia 2 Crescita Czochralski Fusione nel crogiolo del policristallo per induzione Aggiunta

Dettagli

Blocchi analogici di base in tecnologia CMOS

Blocchi analogici di base in tecnologia CMOS Blocchi analogici di base in tecnologia MOS Valentino Liberali Università di Pavia Dipartimento di Elettronica Via Ferrata 1, 27100 Pavia Tel.: (39) 0382.50.5783 Fax: (39) 0382.422583 e-mail: valent@ele.unipv.it

Dettagli

Dipartimento di Fisica Sperimentale Laboratorio di Elettronica

Dipartimento di Fisica Sperimentale Laboratorio di Elettronica Dipartimento di Fisica Sperimentale Laboratorio di Elettronica D.Gamba,P.P.Trapani April 9, 2004 1 1 Circuiti Digitali Integrati: Timer, ADC e DAC In questo Lab. si imparera ad usare alcuni circuiti integrati

Dettagli

CORSO DI ELETTRONICA DEI SISTEMI DIGITALI

CORSO DI ELETTRONICA DEI SISTEMI DIGITALI CORSO DI ELETTRONICA DEI SISTEMI DIGITALI Capitolo 1 Porte logiche in tecnologia CMOS 1.0 Introduzione 1 1.1 Caratteristiche elettriche statiche di un transistore MOS 2 1.1.1 Simboli circuitali per un

Dettagli

Articolazione Elettronica. Specializzazione Elettronica ed Elettrotecnica Articolazione Elettronica. Elettronica ed Elettrotecnica - Classe 3^

Articolazione Elettronica. Specializzazione Elettronica ed Elettrotecnica Articolazione Elettronica. Elettronica ed Elettrotecnica - Classe 3^ Articolazione Elettronica Specializzazione Elettronica ed Elettrotecnica Articolazione Elettronica Elettronica ed Elettrotecnica - Classe 3^ Elettrotecnica Tipologie di Segnali Unità di misura delle grandezze

Dettagli

Tecnologia Planare del silicio

Tecnologia Planare del silicio Tecnologia Planare del silicio Tecnologia del silicio Perche il silicio Crescita del cristallo Preparazione del wafer La tecnologia planare Ossidazione termica Tecniche litografiche Diffusione dei droganti

Dettagli

4. Amplificatori lineari a transistors

4. Amplificatori lineari a transistors orso: Autronica (LS Veicoli Terrestri) a.a. 2005/2006 4. Transistor JT 4. Amplificatori lineari a transistors Analizziamo ora uno stadio per amplificazione dei segnali basato su transistori bipolari JT

Dettagli

Algebra booleana e circuiti logici. a cura di: Salvatore Orlando

Algebra booleana e circuiti logici. a cura di: Salvatore Orlando lgebra booleana e circuiti logici a cura di: Salvatore Orlando rch. Elab. - S. Orlando lgebra & Circuiti Elettronici I calcolatori operano con segnali elettrici con valori di potenziale discreti sono considerati

Dettagli

Convertitore analogico digitale (ADC) a n bit riceve in ingresso un segnale analogico e lo codifica in un segnale digitale a n bit

Convertitore analogico digitale (ADC) a n bit riceve in ingresso un segnale analogico e lo codifica in un segnale digitale a n bit ingressi analogici Conversione A/D Convertitore analogico digitale (ADC) a n bit riceve in ingresso un segnale analogico e lo codifica in un segnale digitale a n bit Ogni codice binario rappresenta il

Dettagli

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale

Memory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers

Dettagli

Le memorie. Introduzione

Le memorie. Introduzione Le memorie Introduzione Una memoria è un sistema elettronico in grado di immagazzinare dati in forma binaria, per poi renderli disponibili ad ogni richiesta. Tale sistema è costituito da un insieme di

Dettagli

Stadio di uscita o finale

Stadio di uscita o finale Stadio di uscita o finale È l'ultimo stadio di una cascata di stadi amplificatori e costituisce l'interfaccia con il carico quindi è generalmente un buffer con funzione di adattamento di impedenza. Considerato

Dettagli

Convertitori Analogico-Digitale

Convertitori Analogico-Digitale Convertitori Analogico-Digitale Lucidi delle lezioni di Microelettronica Parte 8 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Convertitori

Dettagli

Amplificatori di potenza

Amplificatori di potenza Amplificatori di potenza Gli amplificatori di potenza sono quegli amplificatori che trasferiscono al carico una potenza rilevante; orientativamente da alcuni decimi di Watt in su. Di solito essi sono costituiti

Dettagli

UNIVERSITA DEGLI STUDI DI PAVIA CONVERTITORE A/D PIPELINE A 9 BIT FUNZIONANTE A 12,5MHZ E 1V DI ALIMENTAZIONE IN TECNOLOGIA CMOS

UNIVERSITA DEGLI STUDI DI PAVIA CONVERTITORE A/D PIPELINE A 9 BIT FUNZIONANTE A 12,5MHZ E 1V DI ALIMENTAZIONE IN TECNOLOGIA CMOS UNIVERSITA DEGLI STUDI DI PAVIA FACOLTA DI INGEGNERIA DIPARTIMENTO DI ELETTRONICA CONVERTITORE A/D PIPELINE A 9 BIT FUNZIONANTE A 12,5MHZ E 1V DI ALIMENTAZIONE IN TECNOLOGIA CMOS Relatore: Chiar.mo Prof.

Dettagli

L USO DI SPICE PER LE ESERCITAZIONI DI ELETTRONICA DIGITALE

L USO DI SPICE PER LE ESERCITAZIONI DI ELETTRONICA DIGITALE CAPITOLO 1 L USO DI SPICE PER LE ESERCITAZIONI DI ELETTRONICA DIGITALE Questo capitolo sull uso del programma di simulazione SPICE (Simulation Program with Integrated Circuit Emphasis) è lungi dal voler

Dettagli

Architettura dei Calcolatori Algebra delle reti Logiche

Architettura dei Calcolatori Algebra delle reti Logiche Architettura dei Calcolatori Algebra delle reti Logiche Ing. dell Automazione A.A. 20/2 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali e informazione Algebra di commutazione Porta logica

Dettagli

Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 1 Appunti e dispense del corso

Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 1 Appunti e dispense del corso I Circuiti digitali Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 1 Appunti e dispense del corso Caratteristiche dei circuiti digitali pagina 1 Elaborazione dei segnali

Dettagli

La tecnologia del silicio

La tecnologia del silicio La tecnologia del silicio Attualmente il materiale più usato è lo stesso silicio adoperato dall industria elettronica, il cui processo di fabbricazione presenta costi molto alti, non giustificati dal grado

Dettagli

Circuiti amplificatori

Circuiti amplificatori Circuiti amplificatori G. Traversi Strumentazione e Misure Elettroniche Corso Integrato di Elettrotecnica e Strumentazione e Misure Elettroniche 1 Amplificatori 2 Amplificatori Se A V è negativo, l amplificatore

Dettagli

CORSO DI FISICA DELLA MATERIA CONDENSATA

CORSO DI FISICA DELLA MATERIA CONDENSATA CORSO DI FISICA DELLA MATERIA CONDENSATA 1 3 - CENNI SUI PRINCIPALI DISPOSITIVI BASATI SULLE GIUNZIONI p-n Appunti dalle lezioni del Prof. P. Calvani A. A. 2014-15 Questi appunti sono a solo uso interno

Dettagli

Generazione automatica di march test per memorie SRAM

Generazione automatica di march test per memorie SRAM POLITECNICO DI TORINO III Facoltà di Ingegneria Corso di Laurea in Ingegneria Informatica Tesi di Laurea Generazione automatica di march test per memorie SRAM Utilizzo di un algoritmo genetico per la generazione

Dettagli

UNIVERSITÀ DEGLI STUDI DI UDINE. Tesi di Laurea

UNIVERSITÀ DEGLI STUDI DI UDINE. Tesi di Laurea UNIVERSITÀ DEGLI STUDI DI UDINE Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Indirizzo Elettronico Tesi di Laurea Caratterizzazione di memorie non volatili BipFlash tramite sistema automatico

Dettagli

applicazioni applicazioni Diodo LED (light emitting diode) Diodo LED (light emitting diode)

applicazioni applicazioni Diodo LED (light emitting diode) Diodo LED (light emitting diode) Diodo LED (light emitting diode) applicazioni Il funzionamento del led si basa sul fenomeno detto "elettroluminescenza", dovuto alla emissione di fotoni (nella banda del visibile o dell'infrarosso) prodotti

Dettagli

ISTITUTO ISTRUZIONE SUPERIORE DI BARONISSI IND. TECNICO INDUSTRIALE INFORMATICA E TELECOMUNICAZIONI. Programmazione A. S. 2012-2013 ELETTRONICA

ISTITUTO ISTRUZIONE SUPERIORE DI BARONISSI IND. TECNICO INDUSTRIALE INFORMATICA E TELECOMUNICAZIONI. Programmazione A. S. 2012-2013 ELETTRONICA Classi quarte 1. Reti elettriche in a. c. Periodo: settembre/ottobre novembre/dicembre ore 60 1. La funzione sinusoidale. 2. Rappresentazione vettoriale della grandezze sinusoidali. 3. I componenti passivi

Dettagli

ELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino

ELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino ELETTRONICA II Lezioni: Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe Politecnico di Torino Lezioni Gruppo B rev 7 Elettronica II - Dante Del Corso - Gruppo

Dettagli

CONVERSIONE ANALOGICA DIGITALE (ADC)(A/D) CONVERSIONE DIGITALE ANALOGICA (DAC)(D/A)

CONVERSIONE ANALOGICA DIGITALE (ADC)(A/D) CONVERSIONE DIGITALE ANALOGICA (DAC)(D/A) CONVERSIONE ANALOGICA DIGITALE (ADC)(A/D) CONVERSIONE DIGITALE ANALOGICA (DAC)(D/A) ELABORAZIONE ANALOGICA O DIGITALE DEI SEGNALI ELABORAZIONE ANALOGICA ELABORAZIONE DIGITALE Vantaggi dell elaborazione

Dettagli

Dissipazione di Potenza nei Circuiti CMOS: Origini e Tecniche per la Riduzione

Dissipazione di Potenza nei Circuiti CMOS: Origini e Tecniche per la Riduzione Università degli Studi di Padova Facoltà di Ingegneria Corso di Laurea in Ingegneria Dell Informazione Tesi di Laurea Triennale Dissipazione di Potenza nei Circuiti CMOS: Origini e Tecniche per la Riduzione

Dettagli

EAGLE: corso introduttivo

EAGLE: corso introduttivo Prof. Roberto Guerrieri EAGLE: corso introduttivo aromani@deis.unibo.it dgennaretti@deis.unibo.it mnicolini@deis.unibo.it gmedoro@deis.unibo.it Programma Giovedi' 31: Introduzione: progettazione di Circuiti

Dettagli

Introduzione. Consideriamo la classica caratteristica corrente-tensione di un diodo pn reale: I D. V γ

Introduzione. Consideriamo la classica caratteristica corrente-tensione di un diodo pn reale: I D. V γ Appunti di Elettronica Capitolo 3 Parte II Circuiti limitatori di tensione a diodi Introduzione... 1 Caratteristica di trasferimento di un circuito limitatore di tensione... 2 Osservazione... 5 Impiego

Dettagli

3. Il diodo a giunzione

3. Il diodo a giunzione 3. l diodo a giunzione 3.1 La giunzione pn Come si è detto a proposito dei meccanismi di conduzione della corrente nei semiconduttori, i portatori liberi tendono a spostarsi dalle zone a concentrazione

Dettagli

ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI. PROGRAMMA DIDATTICO con riferimento al programma ministeriale

ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI. PROGRAMMA DIDATTICO con riferimento al programma ministeriale ISTITUTO PROFESSIONALE PER L'INDUSTRIA E L ARTIGIANATO ALESSANDRO VOLTA GUSPINI ANNO SCOLASTICO 2013-2014 PROGRAMMA DIDATTICO con riferimento al programma ministeriale MATERIA ELETTROTECNICA ED ELETTRONICA

Dettagli

ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione.

ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione. ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione. COMPETENZE MINIME- INDIRIZZO : ELETTROTECNICA ED AUTOMAZIONE 1) CORSO ORDINARIO Disciplina: ELETTROTECNICA

Dettagli

Trasmissione di dati al di fuori di un area locale avviene tramite la commutazione

Trasmissione di dati al di fuori di un area locale avviene tramite la commutazione Commutazione 05.2 Trasmissione di dati al di fuori di un area locale avviene tramite la Autunno 2002 Prof. Roberto De Prisco -05: Reti a di circuito Università degli studi di Salerno Laurea e Diploma in

Dettagli

Lezione 21 Cenni di elettronica

Lezione 21 Cenni di elettronica Cenni di elettronica Elettronica Acquisizione dati Rivelatori di Particelle 1 Cenni di elettronica Gli apparati del giorno d oggi, sia che siano per targhetta fissa o Collider sono fatti a cipolla ( o

Dettagli

FUNZIONAMENTO DI UN BJT

FUNZIONAMENTO DI UN BJT IL TRANSISTOR BJT Il transistor inventato nel 1947, dai ricercatori Bardeen e Brattain, è il componente simbolo dell elettronica. Ideato in un primo momento, come sostituto delle valvole a vuoto per amplificare

Dettagli

Le componenti fisiche di un computer: l hardware

Le componenti fisiche di un computer: l hardware Le componenti fisiche di un computer: l hardware In questa sezione ci occuperemo di come è strutturato e come funziona l hardware di un computer. In particolare, nella Sezione ci occuperemo del punto di

Dettagli

Amplificatori Differenziali e specchi di corrente

Amplificatori Differenziali e specchi di corrente Amplificatori Differenziali e specchi di corrente Direttive di esecuzione dell esperienza: 1) Riportare sul quaderno tutto il presente contenuto; 2) Ricercare su datasheet il valore di h fe, Ic MAX,e la

Dettagli

Famiglie logiche. Abbiamo visto come, diversi anni fa, venivano realizzate in concreto le funzioni

Famiglie logiche. Abbiamo visto come, diversi anni fa, venivano realizzate in concreto le funzioni Famiglie logiche I parametri delle famiglie logiche Livelli di tensione TTL Le correnti di source e di sink Velocità di una famiglia logica Vcc Il consumo Fan-in La densità di integrazione I parametri

Dettagli

Applicazioni dell amplificatore operazionale

Applicazioni dell amplificatore operazionale Capitolo 10 Applicazioni dell amplificatore operazionale Molte applicazioni dell amplificatore operazionale si basano su circuiti che sono derivati da quello dell amplificatore non invertente di fig. 9.5

Dettagli

V DD R D. 15. Concetti di base sui circuiti digitali

V DD R D. 15. Concetti di base sui circuiti digitali + Xtf=12.85 tf=10).end È stato inserito anche il modello del C109C, a scopo esemplificativo. Di solito non è necessario inserire il modello nella netlist, perché questo è già contenuto in una library fornita

Dettagli

di notevole rilievo nell economia di molti paesi. La messa a punto delle nuove

di notevole rilievo nell economia di molti paesi. La messa a punto delle nuove Negli ultimi anni il settore delle telecomunicazioni ha assunto un ruolo di notevole rilievo nell economia di molti paesi. La messa a punto delle nuove tecniche di modulazione e demodulazione digitale

Dettagli

Studio di oscillatori controllati in tensione (VCO) a basso rumore di fase per applicazioni RF

Studio di oscillatori controllati in tensione (VCO) a basso rumore di fase per applicazioni RF Studio di oscillatori controllati in tensione (VCO) a basso rumore di fase per applicazioni RF Luca Dodero Relatore Chiar.mo Prof. Ing. Daniele Caviglia Introduzione Il grande sviluppo degli ultimi anni

Dettagli

[RELAZIONE DI LABORATORIO DI ELETTRONICA 2]

[RELAZIONE DI LABORATORIO DI ELETTRONICA 2] Angelo Antonio Salatino Politecnico di Bari Corso di Laurea in Ingegneria Informatica Anno Accademico 2009/2010 Disciplina: Docente: V. Passaro [ [RELAZIONE DI LABORATORIO DI ELETTRONICA 2] INVERTITORE,

Dettagli

nate dalla sabbia utti gli appassionati di informatica

nate dalla sabbia utti gli appassionati di informatica Cpu nate dalla sabbia Viaggio alla scoperta delle tecnologie produttive che, partendo da uno dei materiali più abbondanti in natura, permettono di realizzare un moderno microprocessore. Di Davide Piumetti

Dettagli

Danilo Manstretta e Andrea Mazzanti

Danilo Manstretta e Andrea Mazzanti Microelettronica Lb Laboratorio di Microelettronica i e Laboratorio di Circtuiti Integrati Analogici Danilo Manstretta e Andrea Mazzanti Gruppi pp di ricerca Laboratorio di Circuiti Integrati Analogici

Dettagli

"Elettronica di Millman 4/ed" Jacob Millman, Arvin Grabel, Pierangelo Terreni Copyright 2008 The McGraw-Hill Companies srl. 16 to 1 MUX.

Elettronica di Millman 4/ed Jacob Millman, Arvin Grabel, Pierangelo Terreni Copyright 2008 The McGraw-Hill Companies srl. 16 to 1 MUX. Copyright 008 The McGraw-Hill Companies srl Esercizi Cap 6 6 Disegnare lo schema a blocchi di una OM 04 x 4 bit con un indirizzamento bidimensionale a) Quante porte NAND sono necessarie? b) Quanti transistori

Dettagli

CAPITOLO 2. 2.1 Evoluzione nella progettazione dei circuiti integrati

CAPITOLO 2. 2.1 Evoluzione nella progettazione dei circuiti integrati CAPITOLO 2 Questo capitolo contiene una breve storia sull evoluzione nella progettazione dei circuiti integrati, seguita da una approfondita analisi dei mezzi che vengono usati attualmente a tale scopo,

Dettagli

Programmazione modulare

Programmazione modulare Programmazione modulare Indirizzo: ELETTROTECNICA ED ELETTRONICA Disciplina: ELETTROTECNICA ED ELETTRONICA Docenti: Erbaggio Maria Pia e Iannì Gaetano Classe: IV A e settimanali previste: 6 Prerequisiti

Dettagli