Elettronica dei Sistemi Digitali Progetto di sottosistemi in tecnologia CMOS

Transcript

1 Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS Vlentino Lierli Diprtimento di Tenologie dell Informzione Università di Milno, 2613 Crem e-mil: lierli Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 1 Operzioni logihe e ritmetihe Operzioni logihe: Confronto (uguglinz o disuguglinz tr due it) Confronto (uguglinz o disuguglinz tr due numeri) Operzioni ritmetihe: Somm di due numeri senz segno Cmio di segno (omplemento 2) Somm di due numeri on segno Conteggio (in vnti e ll indietro) Conteggio on seguenz pseudoule Moltiplizione di due numeri senz segno Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 2 1

2 Confronto tr it (1/2) Uguglinz tr due it: y y = Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 3 Confronto tr it (1/2) Disuguglinz tr due it: y y = Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 4 2

3 Trnsimission gte XOR È un port XOR he h solo 6 trnsistori MOS: V DD y = y Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 5 Generzione di it di prità Il it di prità è l somm modulo 2 di tutti i it, e può essere ottenuto on un semplie lero di EXOR. Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 6 3

4 Rppresentzione di numeri senz segno Numero intero (nturle) in se r: A = n 1 n vl(a) = n 1 i r i i= Numero deimle (frzionrio) in se r: A = n 1 n m vl(a) = Nei proessori ritmetii, r = 2. n 1 i r i i= m Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 7 Somm di numeri senz segno L somm si effettu on lo stesso proedimento dell somm in olonn di numeri più ifre. se 1 se (riporto) 1 (riporto) = 4 1 = A us del riporto, ogni it (trnne il meno signifitivo) è il risultto dell somm di tre it. Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 8 4

5 Sommtore un it Somm: s = i Riporto: o = + i + i = +(+) i i o s Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 9 Full dder CMOS (1 it) V DD o s Osservzione: si us o per lolre s. Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 1 5

6 1 s 1 s 1 s s Full dder CMOS ( N it) s 4 s s 3 s s 2 s 2 1 = Ritrdo: t d = Nt inv +(N 1)t o +t s Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 11 Rppresentzione di numeri on segno Nell rppresentzione dei numeri on segno, per onvenzione l ifr più signifitiv è il segno. Se i numeri sono rppresentti in se r: ome prim ifr rppresent il segno + (r 1) ome prim ifr rppresent il segno In notzione inri, i numeri negtivi ominino per 1, i numeri positivi per. A = n è un numero positivo positivo Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 12 6

7 Rppresentzione dei numeri negtivi Il numero negtivo Ā può essere rppresentto in diversi modi: Segno + modulo Complemento 1 Complemento 2 Cifre on segno (signed digit) Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 13 Segno + Modulo (SM) Ā SM = (r 1) n n 2 vl(ā SM ) = 1 i= i r i Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 14 7

8 Complemento r 1 Ā r = (r 1)ā n 2...ā 1 ā dove ā i = (r 1) i vl(ā r ) = vl(a) (r n 1 1) In se due, si h il omplemento 1, ottenuto sempliemente negndo tutte le ifre. Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 15 Complemento r Ā r = (r 1)ā n 2...ā 1 ā + 1 dove ā i = (r 1) i vl(ā r ) = vl(a) r n 1 In se due, il omplemento 2 si ottiene sommndo 1 l omplemento 1. Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 16 8

9 Rppresentzione Signed Digit (SD) Ogni ifr ssume vlori ompresi nell intervllo i { α,..., 1,,1,...,α}, on r 1 2 α r 1. Nell ritmeti in se 2 si h r = 2, e quindi i { 1,,1}. vl(a SD ) = n 1 i r i i= L rppresentzione SD è ridondnte llo stesso numero orrispondono diverse rppresentzioni SD. L rppresentzione SD on il minimo numero di ifre diverse d zero e he non i due ifre onseutive diverse d zero si him Rppresentzione Cnonil Signed Digit (CSD). Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 17 Vntggi delle diverse rppresentzioni Un iruito ritmetio deve poter elorre numeri positivi e negtivi insieme. Complemento r: vntggioso per l somm; rihiede pre- e post-elorzione per l moltiplizione SM: vntggioso per l moltiplizione; rihiede pre- e post-elorzione per l somm CSD: vntggioso per l implementzione di operzioni on hrdwre minimo; rihiede di progettre unità di elorzione d ho Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 18 9

10 Moltiplitore p 7 p 6 p 5 p 4 p 3 p 2 p 1 p 2 3 s i s i = s i & FA s i Moltiplitore generio 4 4 on AND e FULL-ADDER Mtrie on n n elle Ogni ell esegue moltiplizione e somm d 1 it (on il riporto) Elettroni dei Sistemi Digitli Progetto di sottosistemi in tenologi CMOS p. 19 1