Esercitazioni di Reti Logiche. Lezione 4
|
|
- Alfredo Guerra
- 7 anni fa
- Visualizzazioni
Transcript
1 Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it
2 Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi dei circuiti combinatori. Alcuni blocchi logici di base & loro uso nei circuiti: Sommatore (Adder) Decodificatore (Decoder) Multiplexer PLA (Array logica programmabile)
3 Procedura di analisi L obiettivo dell analisi è determinare la funzione che un circuito implementa. A partire dallo schema circuitale, il processo di analisi individua: le funzioni booleane; opp. una tabella di verità direttamente dal circuito; eventualmente una descrizione del funzionamento del circuito.
4 Procedura di analisi Per eseguire l analisi: 1. Accertarsi che il circuito è combinatorio: ovv, senza percorsi di retroazione o elementi di memoria. 2. Determinare le funzioni booleane: 1. dividere il circuito in piccoli blocchi con una sola uscita. 2. etichettare tutte le uscite. 3. individuare le corrispondenti funzioni booleane.! una funzione può dipendere da un altra. 4. ottenere un espressione delle uscite del circuito solo in termini di variabili di ingresso.
5 Procedura di analisi! Se il circuito è progettato gerarchicamente, occorre cominciare dal livello più basso, proseguire nell ordine a quello successivo. 3. Semplificare le funzione delle uscite mediante manipolazioni algebriche o tramite le mappe di Karnaugh.
6 Esercitazione 1 Analizzare il circuito seguente. Determinare le espressioni booleane per le uscite F e G in funzione dei quattro ingressi A, B, C, e D. A F B C D G
7 A T 3 F B C D T 1 T 2 T 4 G 1. Il circuito è combinatorio: non ci sono percorsi di retroazione/elementi di memoria 2. Etichettiamo le uscite. 3. Determiniamo le corrispondenti funzioni: T1 = BC T2 = (A D) T3 = (A T 2 ) T4 = (A +T 1 )
8 A T 3 F B C D T 1 T 2 T 4 G 4. Determiniamo le funzioni delle uscite in forma di somma di prodotti, sostituendo le funzioni intermedie con le loro espressioni: F = T 3 T 4 = (A T 2 ) (A +T 1 ) = [A (A D) ] (A +BC) = [A+(A D)] (A +BC) = (A+D)(A +BC) = ABC + BCD + A D
9 A T 3 F B C D T 1 T 2 T 4 G 4. Determiniamo le funzioni delle uscite in forma di somma di prodotti, sostituendo le funzione intermedie con le loro espressioni: G = T 4 T 2 = (A +T 1 )[(A D) ] = (A +BC)[(A D) ] = (A +BC)(A+D ) = A D + BCD + ABC
10 5. Semplifichiamo le funzioni delle uscite tramite le mappe di Karnaugh. F = ABC + BCD + A D C CD AB 1 1 A B 1 D F = ABC + A D
11 5. Semplifichiamo le funzioni delle uscite tramite le mappe di Karnaugh. G = ABC + BCD + A D C CD AB 1 1 A B 1 D G = ABC + A D
12 Procedura di analisi Per determinare la tabella di verità direttamente: 1. costruire la tabella, elencando tutte le combinazioni dei valori delle n variabili di ingresso (2 n righe). 2. eseguire i primi 3 passaggi della procedura per determinare le funzioni booleane. 3. indicare nella tabella i valori di tutte le funzioni intermedie. 4. indicare nella tabella i valori di tutte le uscite del circuito.
13 Procedura di sintesi L obiettivo della sintesi è determinare il circuito che implementa un funzionamento. A partire dalla descrizione verbale, il processo di sintesi individua: un diagramma logico; opp. un insieme di equazioni booleane dalle quali il diagramma può essere ricavato.
14 Procedura di sintesi Per eseguire la sintesi: 1. Identificare il numero di ingressi e uscite. 2. Costruire la tabella di verità, interpretando la specifica verbale. 3. Determinare le funzioni booleane semplificate delle uscite come funzione delle variabili di ingresso (utilizzando le mappe di Karnaugh). 4. Disegnare il diagramma logico.
15 Esercitazione 2 Progettare un circuito combinatorio per convertire un codice BCD in un codice excess-3.
16 Codice BCD I calcolatori hanno bisogno di memorizzare un numero decimale per convertirlo nel sistema binario. Poiché i calcolatori possono gestire soltanto e 1, bisogna codificare le cifre decimali soltanto con i simboli e 1. Il codice binario decimale (BCD) è un sistema per codificare i numeri decimali: associa ogni cifra decimale,1,2,..9 a un numero binario di 4 bit. Un numero con n cifre decimali codificato in BCD richiede 4n bit: ciascun gruppo di quattro bit rappresenta una cifra decimale. (185) 1 = (1 1 11) BCD (11111)
17 Codice excess-3 Cambiando il numero binario di 4 bit associato a ciascun decimale, altri sistemi di codificazione possono essere ottenuti. Excess-3 è un sistema per codificare i numeri decimali: associa ogni cifra decimale al numero binario di BCD aumentato di 3 unità. (185) 1 = (1 1 11) BCD = ( ) E-3 1 = = =
18 Convertitore di codice 1. Il numero di ingressi e uscite tutti e due i codici utilizzano 4 bit. ci sono 4 variabili A,B,C,D di ingresso e 4 variabili W,X,Y,Z di uscita.
19 Convertitore di codice 2. La tabella di verità Il codice E-3 è ottenuto aggiungendo (11) 2 = 3 1 al codice BCD. solo 1 righe: le altri 6 combinazioni dei valori non sono usate. esse possono essere trattate come condizioni di non-specificazione nelle mappe.
20 3. Funzioni booleane ciascuna mappa rappresenta una delle 4 uscite.
21 4. Il diagramma logico Nella implementazione, le espressioni possono essere manipolate algebricamente per condividere le porte. = A + B(C+D) = B (C+D)+BC D = CD+C D = D
22 Sommatore (Adder) Un sommatore binario è un circuito combinatorio che dà in uscita la somma aritmetica di 2 numeri di n bit: X 1 X 2. X n Y 1 Y 2. Y n 2 blocchi logici di base permettono la realizzazione di un sommatore: Half adder Full adder } Z 1 Z 2. Z n Riguardano la somma in una colonna
23 Half adder Un circuito aritmetico che somma due numeri binari a 1 bit: X+Y S: il bit di somma C: il bit di riporto
24 Half adder Le funzioni booleane: S = X Y C = XY il circuito può essere implementato utilizzando una porta XOR e una porta AND.
25 Full adder Un circuito aritmetico che somma 3 numeri binari a 1 bit: X+Y+Z Z: il riporto che viene dalla colonna precedente S: il bit di somma C: il bit di riporto
26 Full adder Le funzioni booleane: S = X Y Z C = XY+Z(X Y) il circuito può essere implementato utilizzando 2 half-adder e una porta OR.
27 Sommatore binario parallelo Un circuito che utilizza n full adder in parallelo. I full adder sono connessi in cascata: l uscita riporto dell uno è connessa all ingresso riporto del successivo. Ogni full adder ha come ingressi A i e B i (le variabili della colonna i-esima della somma). Il riporto in ingresso al primo adder è fissato a. La somma è ottenuta dalla sequenza C n S (n-1) S.
28 Esercitazione 3 Realizzare un circuito per la sottrazione tra 2 numeri binari di 4 bit (senza segno) utilizzando un sommatore binario parallelo a 4 bit.
29 Sottrattore Lezione 1: La sottrazione A-B dei 2 numeri binari (senza segno) può essere eseguita con il sommare il complemento a 2 del sottraendo B al minuendo A. Il complemento a 2 può essere ottenuto sommando 1 al complemento a 1 del numero considerato. A-B = A + (il complemento a 1 di B) + 1! Il complemento a 1 di un numero può essere calcolato complementando, uno a uno, i bit del numero.
30 Sommatore/Sottrattore B 1 = B B = B S= A+B S=1 A + (il complemento a 1 di B) + 1
31 Decodificatore (Decoder) Un circuito combinatorio che genera 2 n mintermini di n variabili.
32 Decodificatore Un decoder può utilizzare un ingresso di abilitazione (enable).
33 Decodificatore I decodificatori sono molto utili nella progettazione dei circuiti: qualunque funzione booleana è esprimibile come somma di mintermini (Lezione 2).
34 Esercitazione 4 Un circuito combinatorio è definito dalle tre funzioni booleane seguenti: F 1 (X,Y,Z) = X Y Z + X Z F 2 (X,Y,Z) = X Y Z + X Y F 3 (X,Y,Z) = X Y Z + X Y Progettare il circuito utilizzando un decodificatore e porte esterne.
35 Esercitazione 4 D = X Y Z D 1 = X Y Z D 2 = X Y Z D 3 = X Y Z D 4 = X Y Z D 5 = X Y Z D 6 = X Y Z D 7 = X Y Z
36 X YZ F 1 (X,Y,Z) = X Y Z + X Z = m(,5,7) Y X YZ F 2 (X,Y,Z) = X Y Z + X Y = m(2,3,4) Y X X 1 1 Z Y Z Y X X YZ F 3 (X,Y,Z) = X Y Z + X Y = m(1,6,7) Z
37 Esercitazione 4 F 1 = m(,5,7) F 2 = m(2,3,4) F 3 = m(1,6,7)
38 Multiplexer Un circuito combinatorio che seleziona segnali binari e li dirige a una singola linea di uscita. La selezione è controllata da un insieme di altre variabili di ingresso (variabili di selezione). 4 x 1 MUX
39 Multiplexer La funzionalità di selezione di un multiplexer è molto utile nella progettazione dei circuiti combinatori.
40 Esercitazione 5 Implementare la funzione booleana seguente con un multiplexer 8-1 e un singolo invertitore: F(A,B,C,D)= m(1,3,4,11,12,13,14,15)
41 Esercitazione 5! Un 8x1 MUX ha 3 variabili di selezione.! Abbiamo 4 variabili di ingresso.
42 Esercitazione 5 Applicando le prime 3 variabili alle linee di selezione S 2, S 1, e S, la funzione può essere definita in termini dell ultima variabile.
43 PLA: Array logico programmabile Un circuito costituto da: un array (matrice) di porte AND che può essere programmato per generare alcuni termini di prodotto delle variabili di ingresso. e un array di porte OR che può essere programmato per sommare selettivamente i termini. L obiettivo è progettare, in forma di somma di mintermini, qualunque funzione.
44 Esercitazione 6 Implementare con un PLA le funzioni booleane: F 1 (A,B,C)= AB + AC + A BC F 2 (A,B,C)= (AC+BC)
45 PLA F 1 (A,B,C)= AB + AC + A BC F 2 (A,B,C)= (AC+BC) termine attivato somma attivata Complementazione
46 PLA La mappa può essere specificata in forma di tabella.
Esercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliReti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
DettagliEsercitazioni di Reti Logiche. Lezione 3
Esercitazioni di Reti Logiche Lezione 3 Semplificazione & Porte NAND/NOR Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Semplificazione con l uso delle mappe di Karnaugh a 3 variabili a 4 variabili
DettagliTecniche di semplificazione. Circuiti digitali notevoli
Architettura degli Elaboratori e delle Reti Lezione 5 Tecniche di semplificazione Circuiti digitali notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano A.A.
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
Architettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
DettagliAlgebra e circuiti elettronici
Algebra e circuiti elettronici I computer operano con segnali elettrici con valori di potenziale discreti Sono considerati significativi soltanto due potenziali (high/ low); i potenziali intermedi, che
DettagliLa seconda forma canonica Circuiti notevoli. Sommario
La seconda forma canonica Circuiti notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/41 Sommario
DettagliEsercizio , (+61,81) CA2: , = , (-61,81)
Compito A Es. : Esprimi in complemento a due il numero decimale - 6,8 arrestandosi al 6 bit dopo la virgola. Esprimi lo stesso numero normalizzato in virgola mobile. Quanti bit sono necessari complessivamente
DettagliEsercitazione del 15/03/ Soluzioni
Esercitazione del 15/03/2007 - Soluzioni Rappresentazioni possibili per una funzione logica: circuito logico: A B Y forma tabellare (tabella lookup): formula algebrica: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y=
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
DettagliEsercitazioni di Reti Logiche. Algebra Booleana e Porte Logiche
Esercitazioni di Reti Logiche Algebra Booleana e Porte Logiche Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Notizie Il primo parziale
DettagliEsercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT.
Esercizi svolti 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari ND, OR, NOT. a) F= b) F= F= 2. Date le seguenti funzioni logiche ricavare le
DettagliCome realizzate un AND a tre ingressi utilizzando solo porte NAND? Disegnate lo schema circuitale.
COMPITO A Esercizio 1 (5 punti) Come realizzate un AND a tre ingressi utilizzando solo porte NAND? Disegnate lo schema circuitale. AND(x, y, z) = NAND(NAND(x, NAND(NAND(y, z), NAND(y, z))), NAND(x, NAND(NAND(y,
DettagliCircuiti combinatori notevoli
Circuiti combinatori notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/33 Sommario Implementazione
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliFondamenti di Informatica B
Fondamenti di Informatica B Lezione n.3 Fondamenti di Informatica B Forme canoniche Trasformazioni Esercizi In questa lezione verranno considerate le proprietà dell'algebra booleana che saranno poi utili
DettagliTutorato architettura degli elaboratori modulo I (lezione 3)
Tutorato architettura degli elaboratori modulo I (lezione 3) Moretto Tommaso 03 November 2017 1 Algebra di Boole L aritmetica binaria è stata adottata perché i bit sono rappresentabili naturalmente tramite
DettagliA.A. 2003/2004 Appunti ed integrazioni alle esercitazioni di Reti Logiche A
A.A. 2003/2004 Appunti ed integrazioni alle esercitazioni di Reti Logiche A A cura di F. Ferrandi, C. Silvano, A. Antola Ultimo aggiornamento, 16 aprile 2004 Questi appunti sono stati possibili anche per
DettagliEsercitazioni di Reti Logiche. Lezione 1 Rappresentazione dell'informazione. Zeynep KIZILTAN zkiziltan@deis.unibo.it
Esercitazioni di Reti Logiche Lezione 1 Rappresentazione dell'informazione Zeynep KIZILTAN zkiziltan@deis.unibo.it Introduzione Zeynep KIZILTAN Si pronuncia Z come la S di Rose altrimenti, si legge come
DettagliCircuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
DettagliFondamenti di Informatica
Fondamenti di Informatica Prof. Arcangelo Castiglione A.A. 2017/18 Outline Algebra di Boole Relazione con i Circuiti Logici Elementi Costitutivi Operatori Logici Elementari Funzioni Logiche (o Booleane)
DettagliEsercitazione del 10/03/ Soluzioni
Esercitazione del 10/03/2005 - Soluzioni Rappresentazioni possibili per una funzione logica: ( L04 -I circuiti binari: definizione delle funzioni logiche, p.26-29) circuito logico: A B Y forma tabellare
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliForme canoniche, circuiti notevoli, criteri di ottimizzazione
Architettura degli Elaboratori e delle Reti Lezione 5 Forme canoniche, circuiti notevoli, criteri di ottimizzazione Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliReti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
DettagliUniversità degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche
Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche L algebra di oole Rev.1.1 of 2012-04-26 Componenti logiche di un elaboratore Possiamo
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliCostruzione di. circuiti combinatori
Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1
DettagliSOLUZIONI DEL PRIMO ESONERO di PROGETTAZIONE di SISTEMI DIGITALI CANALE MZ prof.ssa Massini FILA A
SOLUZIONI DEL PRIMO ESONERO di PROGETTAZIONE di SISTEMI DIGITALI CANALE MZ prof.ssa Massini FILA A Esercizio. Siano dati i seguenti numeri binari in rappresentazione con virgola mobile ( bit di segno,
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliIl livello logico digitale
Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =
DettagliAlgebra di Boole. Fondamenti di Informatica per Meccanici Energetici - Biomedici 1. Politecnico di Torino Ottobre Mr. Boole. Variabile booleana
Fondamenti di Informatica per Meccanici Energetici - iomedici 1 Mr. oole lgebra di oole George oole: Matematico inglese del XIX secolo lgebra che descrive le leggi del pensiero Logica da cui è possibile
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 4
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 4 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 Riepilogo In questa lezione vengono riassunti i concetti fondamentali sulle funzioni
DettagliSommatori e Moltiplicatori. Sommario
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
Dettaglicircuiti combinatori Esercitazioni su Algebra Booleana: funzioni logiche di base Algebra booleana: equazioni
Esercitazioni su circuiti combinatori Salvatore Orlando & Marta Simeoni Algebra Booleana: funzioni logiche di base NOT (complemento): l uscita è il complemento dell ingresso A A 0 1 1 0 NAND A B (A B)
DettagliFondamenti di Informatica e Programmazione
Fondamenti di Informatica e Programmazione Prof. G ianni D Angelo Email: giadangelo@unisa.it A. A. 2018/19 Circuito Logico Il cuore di un sistema digitale è il circuito logico digitale Progettato a partire
DettagliLogica binaria. Cap. 1.1 e 2.1 dispensa
Logica binaria Cap.. e 2. dispensa Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 / 24 Rappresentazione
DettagliImplementazione di circuiti
Implementazione di circuiti PLA: Programmable Logic Array matrici regolari AND e OR in successione personalizzabili dall utente ROM: Read Only Memory circuiti ad hoc che implementano una particolare funzione
DettagliArchitettura degli Elaboratori e Laboratorio. Matteo Manzali Università degli Studi di Ferrara Anno Accademico
Architettura degli Elaboratori e Laboratorio Matteo Manzali Università degli Studi di Ferrara Anno Accademico 2016-2017 Algebra booleana L algebra booleana è un particolare tipo di algebra in cui le variabili
DettagliFunzioni, espressioni e schemi logici
Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano
DettagliLaboratorio del 10/11/ Soluzioni
Laboratorio del 10/11/2010 - Soluzioni Rappresentazioni possibili per una funzione logica: circuito logico: A B Y forma tabellare (tabella lookup): formula algebrica: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y= (NOT
DettagliAlgebra di Boole X Y Z V. Algebra di Boole
L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole che
Dettaglianno scolastico 2009 / 2010 ELETTRONICA per Elettrotecnica ed Automazione
CIRCUITI COMBINATORI Un circuito combinatorio (o rete combinatoria) è un insieme interconnesso di porte logiche il cui output, istante per istante dipende unicamente dallo stato che gli ingressi della
DettagliCircuiti e reti combinatorie. Appendice A (libro italiano) + dispense
Circuiti e reti combinatorie Appendice A (libro italiano) + dispense Linguaggio del calcolatore Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e Anche per esprimere
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice C5 prima parte. Per approfondimenti
Dettagli* Y+2 se X e' minore o uguale a Y * X-Y-1 se X e' maggiore di Y. Esercizio 4 (6 punti) Quale delle seguenti equivalenze è corretta?
Nome: Cognome: matricola o n. documento: COMPITO A Esercizio 1 (6 punti) Sia data la rappresentazione in virgola mobile così definita: 1 bit di segno; 8 bit per l esponente in complemento a due; 23 bit
DettagliCircuiti combinatori notevoli
Architettura degli Elaoratori e delle Reti Lezione 5 Circuiti cominatori notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 5 1 Comparatore! Confronta parole
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliModuli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori
Moduli Combinatori Moduli Combinatori Corso di Architetture degli Elaboratori Coder Circuito codificatore x x z z k n=2 k x n La linea su cui si ha valore viene codificata in uscita mediante log 2 n bit
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 28/29 RETI LOGICHE: RETI COMBINATORIE Massimiliano Giacomin 1 Reti combinatorie DEFINIZIONE Una rete combinatoria è un circuito elettronico in grado di calcolare in modo
DettagliEsercitazioni su circuiti combinatori
Esercitazioni su circuiti combinatori Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando - 1 Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti (le SOP)
I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP) Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al testo:
DettagliFondamenti di Informatica. P r o f. R a f fa e l e P i z zo l a n t e A. A / 1 7
Fondamenti di Informatica P r o f. R a f fa e l e P i z zo l a n t e A. A. 2 0 1 6 / 1 7 Circuito Logico Il cuore di un sistema digitale è il circuito logico digitale Progettato a partire da porte logiche
DettagliCircuiti Combinatori
Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni
DettagliFondamenti di Informatica B
Fondamenti di Informatica B Lezione n. 8 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B DESCRIZIONE LIVELLO REGISTRO REGISTER TRANSFER LEVEL (RTL) I MODULI BASE RTL STRUTTURE DI
DettagliMinimizzazione di reti/funzioni logiche con le Mappe di Karnaugh. 12 ottobre 2015
Minimizzazione di reti/funzioni logiche con le Mappe di Karnaugh ottobre 5 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare l
DettagliReti logiche: analisi, sintesi e minimizzazione. Giovedì 9 ottobre 2014
Reti logiche: analisi, sintesi e minimizzazione Giovedì 9 ottobre 2014 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare l ALU
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliArchitettura degli Elaboratori. Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara. Componenti Combinatori Standard
Architettura degli Elaboratori Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara Componenti Combinatori Standard Riassunto: Semplificazione Primo procedimento: utilizzo di tecniche algebriche
DettagliEsercizi assortiti di Architetture
Esercizi assortiti di Architetture Guido Sciavicco There are just 10 kinds of people: those who understand binary code, and those who don t. 1 Circuiti Combinatori 1. Si semplifichi la seguente espressione
DettagliAlgebra di Boole: mappe di Karnaugh e funzioni NAND e NOR
Corso di Calcolatori Elettronici I A.A. 2010-2011 Algebra di Boole: mappe di Karnaugh e funzioni NAND e NOR Lezione 7 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Funzioni Equivalenza
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliMux X I 7..0 O 3 S 2..0 X 1 X 2
pprofondimento multiplexer Mi serve un multiplexer a 8 vie, ma dispongo solo di molti multiplexer a 2 vie X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 S 0 S 0 S 0 S 0 S 0 =0 per indici pari ed 1 per indici dispari
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti (le SOP)
I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP) Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimento al testo: Sezione C.3;
DettagliReti Combinatorie: sintesi
Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.
DettagliFondamenti di Informatica A.A. 2017/18
Fondamenti di Informatica S i m u l a z i o n e P r i m a P rova Inte rco rs o P ro f. C h r i st i a n E s p o s i to C o rs o d i L a u re a i n I n g e g n e r i a M e c ca n i ca e G e st i o n a l
DettagliUn quadro della situazione
Reti logiche (1) Algebra booleana e circuiti combinatori 1 Un quadro della situazione In particolare gli argomenti qui trattati interessano ALU (Unità Aritmetico Logica) e CPU Elementi di memoria e progetto
DettagliEsame di Progettazione di sistemi digitali. Prima Parte - Compito A
Prima Parte - Compito A Esercizio (6 punti) Dati i valori nella rappresentazione in complemento a 2: A = 00000 e B=00 calcolare i valori decimali corrispondenti. Eseguire la somma e la differenza e verificare
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliCorso di Architettura degli Elaboratori. Porte logiche (I) Architetture degli Elaboratori. Porte logiche (III) Porte logiche (II)
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Porte logiche (I) Invertitore a transistor: quando V in è basso, V out è alto e viceversa
DettagliEsercizi di sintesi - Soluzioni
Esercizi di sintesi - Soluzioni Rappresentazioni possibili per una funzione logica: circuito logico: A B Y forma tabellare (tabella lookup): formula algebrica: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y= (NOT A)B
DettagliReti Combinatorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web: Prof. G. Quarella
Reti Combinatorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Il livello hardware Necessità di un linguaggio preciso
DettagliEsercitazione 02. Circuiti Aritmetici. Gianluca Brilli 09/04/19 ARCHITETTURA DEI CALCOLATORI 1
Esercitazione 02 Circuiti Aritmetici Gianluca Brilli gianluca.brilli@unimore.it 09/04/19 ARCHITETTURA DEI CALCOLATORI 1 Esercizio 01 Creare un nuovo sottocircuito chiamato "adder_1", e implementarvici
DettagliRichiami di Algebra di Commutazione
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa
DettagliCircuiti combinatori
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2017-2018 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Circuiti Addizionatori Sommario Circuiti addizionatori Half-Adder Full-Adder CLA (Carry Look Ahead) 21/06/2010 Corso di Reti Logiche 2009/10 2 Addizionatori
DettagliAlgebra di Boole Algebra di Boole
1 L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7
Compito A Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 3 1/1 0/0 S 6 S 7 S 1 S 2 S 4 S 5 0/0 1/1 Esercizio 2 (15 punti) Progettare un
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
rchitettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff.. orghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliUNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A
UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A anno accademico 2005-2006 prof. Stefano CASELLI prof. William FORNACIARI I compitino del 11 novembre 2005 Bozza soluzioni del
DettagliA.A. 2003/2004 Esercizi di Reti Logiche A
A.A. 2003/2004 Esercizi di Reti Logiche A A cura di F. Ferrandi, C. Silvano Ultimo aggiornamento, 11 novembre 2003 Questi appunti sono stati possibili anche per il lavoro fatto da alcuni studenti del corso
DettagliIl Livello Logico-Digitale. Blocchi funzionali combinatori
Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio
DettagliAddizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754
Addizionatori: metodo Carry-Lookahead Costruzione di circuiti combinatori Standard IEEE754 Addizionatori Il circuito combinatorio che implementa l addizionatore a n bit si basa su 1-bit adder collegati
DettagliEsercizi sulla rappresentazione dell informazione
Esercizi sulla rappresentazione dell informazione Esercizio 1A Trovare la rappresentazione binaria di 56,83 in virgola fissa quattro bit di precisione. Soluzione 1A: La rappresentazione binaria di 56,83
DettagliFondamenti dell Informatica Algebra di Boole. Prof.ssa Enrica Gentile
Fondamenti dell Informatica Algebra di Boole Prof.ssa Enrica Gentile Algebra di Boole Si basa su tre operazioni logiche: AND (*) OR (+) NOT (!) Gli operandi possono avere solo due valori: Vero () Falso
DettagliEsercizio 2: controllare l identità delle seguenti due funzioni di 4 variabili :
Compito A Esercizio 1 Data la seguente tabella di verità ricavare la forma canonica congiuntiva e disgiuntiva. Ricavare poi la EB minima usando le mappe di Karnaugh. a b c y 0 0 0 1 0 0 1 0 0 1 0 1 0 1
DettagliCircuiti combinatori
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliEsercizio 1. Sintesi ottima SP e NAND
Esercizio Sintesi ottima SP e NAND x x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 x 4 = 0 X x 0 x 00 3 x 2 00 0 0 0 x 4 = U = x 4 x 2 + x 4 x 3 x + x 2 x x 0 + x 3 x x 0 + x 4 x 3 x 0 + x 3 x 2 x x 0 U nand = (x 4
DettagliUNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A
UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A anno accademico 2006-2007 prof. Stefano CASELLI prof. William FORNACIARI Prova di recupero del 21 dicembre 2006 ozza soluzioni
DettagliLSS : Reti Logiche: circuiti combinatori
LSS 2018-19: Reti Logiche: circuiti combinatori Piero Vicini AA 2018-2019 Introduzione Argomenti: Codici e aritmetica Operatori dell algebra booleana Minimizzazione e sintesi di funzioni Esempi di implementazione
DettagliAlgebra di commutazione
Algebra di commutazione Algebra Booleana - Introduzione Per descrivere i dispositivi digitali è necessario avere Un modello che permetta di rappresentare insiemi di numeri binari; Le funzioni che li mettano
DettagliLogica combinatoria. La logica digitale
Logica combinatoria La logica digitale La macchina è formata da porte logiche Ogni porta riceve in ingresso dei segnali binari (cioè segnali che possono essere o ) e calcola una semplice funzione (ND,
Dettagli