MEMORIE CACHE. Due architetture a confronto: ARM Cortex A9 ed Intel Core 2 Duo

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "MEMORIE CACHE. Due architetture a confronto: ARM Cortex A9 ed Intel Core 2 Duo"

Transcript

1 MEMORIE CACHE Due architetture a confronto: ARM Cortex A9 ed Intel Core 2 Duo Corso di Laurea Specialistica in Ingegneria elettronica Esame di: Architettura e Programmazione dei Microcontrollori Docente: Prof. Ing Ferdinando Liberti Studente: Olive Giuseppe

2 Indice Sistemi di memoria: caratteristiche generali. Memorie cache: caratteristiche ed aspetti tecnologici. Intel Core 2 Duo. ARM Cortex A9. Bibliografia

3 Sistemi di memoria: caratteristiche generali All'interno dei controllori, o meglio nel caratterizzarne l'architettura, le memorie cache ricoprono una importanza non banale, direi quasi strategica. Nell'evoluzione dei processori hanno, infatti, contribuito costruttivamente ad un sostanziale incremento delle prestazioni. Prima di trattare nel dettaglio le caratteristiche delle memorie cache, vediamo più in generale come si contraddistinguono i sistemi di memoria. I sistemi di memoria sono caratterizzati principalmente da: Prestazioni: comprende il tempo di accesso, il tempo di ciclo e la velocità di trasferimento. Capacità: sia per le memorie esterne sia per quelle interne, essa è tipicamente espressa in byte ( 1 byte = 8 bit ). Può, con riferimento a quelle interne, essere espressa anche in parole. Ogni parola può essere formata da 8,16, o 32 bit. Metodo di accesso: sequenziale: la memoria è organizzata in unità chiamate record e l'accesso ad esse avviene in modo sequenziale. diretto: l'organizzazione è sempre in record, l'accesso avviene direttamente ed è seguito da una ricerca sequenziale per raggiungere la locazione sequenziale. casuale: ogni locazione è indirizzabile ed ha il proprio circuito di indirizzamento. associativo: le locazioni hanno un proprio indirizzo e la propria ricerca ricerca avviene sul base di un confronto di queste con una particolare configurazione di bit. Modello fisico: si intende una tipologia di memoria a semiconduttore, magnetico, ottico, magneto-ottico. Organizzazione: moduli di memoria. Locazione: si intende se la memoria si trova all'interno o all'esterno al calcolatore.

4 Unità di trasferimento: numeri di bit letti o scritti contemporaneamente all'interno della memoria. Alle volte possono coincidere con le parole. Caratteristiche fisiche: volatile o non volatile, riscrivibile o non riscrivibile. Le memorie possono essere classificate in base ad una gerarchia, che si basa sulle dimensioni, sul costo per bit e sulla velocità nell'accedere ai dati. È importante far notare come all'aumentare del costo per bit diminuisca la dimensione ed aumenta la velocità di accesso alle informazioni [1]. Figura 1 Gerarchia della memoria [1]. Quindi una minore dimensione implica: una maggiore velocità una dimensione minore. Consideriamo adesso una immagine di come le memorie cache si collocano rispetto alle altre tipologie, in base alle caratteristiche appena elencate.

5 Memorie cache: caratteristiche ed aspetti tecnologici. La memoria cache è più rapida della memoria centrale e viene sempre posta tra questa ed il processore. È spesso realizzata con celle di memoria di tipo SRAM. Una rappresentazione circuitale della singola cella è riportata nella figura seguente. Figura 2 Cella di RAM statica [1]. Di seguito elenchiamo gli aspetti e le caratteristiche principali di una memoria cache [1]: La dimensione: si vuole che la stessa sia abbastanza grande da essere il meno costosa possibile, garantendo elevate velocità di accesso. Il numero di cache: si intende il numero di livelli di cache. Avere più di un livello, generalmente due, garantisce un minore accesso alla memoria, aumentando di conseguenza la velocità di esecuzione delle istruzioni. Nello specifico ogni livello di cache può essere: separato: un esempio è il caso di cache per i dati e cache per le istruzioni. Il vantaggio è nel bilanciare il carico di informazioni che contengono e nell'essere più performante per pipeline o architetture superscalari; condiviso: vi è una cache comune. In questo caso la tipologia del contenuto dipende dalle necessità del processore. Se sono necessari più dati allora avremo una predominanza di tali contributi, se invece vi è necessità di istruzioni saranno loro ad

6 essere in maggioranza. La dimensione delle linee: deve essere grande abbastanza da contenere un blocco della memoria. Le funzioni di traduzione ( mapping ): ogni blocco di memoria viene copiato in una linea di cache e viene assegnato un tag di identificazione. Si dividono in: indirizzamento diretto: ad ogni linea di cache corrisponde un unico blocco. Semplice da implementare. Lo svantaggio è che se a due blocchi viene assegnata la stessa linea l'eventuale accesso a tali blocchi comporta il continuo scambio degli stessi blocchi. Fenomeno del thrashing; indirizzamento associativo: un qualunque blocco della memoria può essere contenuto in una qualsiasi linea di cache. Lo svantaggio è dovuto al complesso metodo di controllo in parallelo dei vari tag, per capire se un blocco è presente in memoria; indirizzamento set-associativo: è un compromesso tra i precedenti due approcci. Gli algoritmi di sostituzione: il più famoso è LRU least recently used Le politiche di scrittura: rappresentano i metodi di scrittura nelle cache. Si dividono in Write Back: viene modificato il contenuto della sola cache e non del corrispondente blocco in memoria; Write Through: viene modificato sia il contenuto della cache e sia il contenuto della memoria; Gli indirizzi della cache: possono essere virtuali se la cache è posta tra processore e modulo MMU ( memory mamagement unit ) o fisici se la cache si trova tra la MMU e la memoria centrale. Dopo aver affrontato una breve panoramica delle caratteristiche, nonché degli aspetti tecnologici, dei sistemi di memoria con particolare riferimento alle memorie cache, tratteremo nel seguito dell'articolo due particolari configurazioni di processore: Intel Core 2 Duo ed Arm Cortex-A9. Spiegheremo nel dettaglio, come le memorie cache si collocano in entrambe le configurazioni. I'apporto tecnologico e le principali differenze prestazionali.

7 Intel Core 2 Duo Iniziamo la nostra trattazione con il processore Intel Core 2 Duo T5600. Le specifiche, sono di seguito riportate [2]: Essentials Status Launched Processor Number T5600 # of Cores 2 # of Threads 2 Clock Speed 1.83 GHz L2 Cache 2 MB Bus/Core Ratio 11 FSB Speed 667 MHz FSB Parity No Instruction Set 64-bit Embedded Options Available No Supplemental SKU No Lithography 65 nm Max TDP 34 W VID Voltage Range V-1.300V Tray 1ku Budgetary Price $ Package Specifications TJUNCTION 100 C Package Size 35mm x 35mm Processing Die Size 143 mm 2 # of Processing Die Transistors 291 million Sockets Supported PBGA479, PPGA478 Halogen Free Options Available No Tabella 1 Specificare del processore Intel Core 2 Duo[2]. Il T5600 è un processore per dispositivi mobili, quali notebook. È composto da due core

8 superscalari. Il concetto di superscalarità per definizione può essere espresso come: la possibilità di eseguire le istruzioni in modo indipendente in pipeline distinte. Nella precedente definizione è stato citato il termine pipeline, che data la correlazione con il concetto di superscalarità, è importante specificare. Per pipeline si intende: la possibilità di eseguire due o più fasi distinte dell'esecuzione di un'istruzione macchina, nello stesso istante. Dalla tabella 1 possiamo facilmente intuire il numero di livelli di cache utilizzati e le dimensioni, rispettivamente. La configurazione del core per il processore in oggetto, si basa sull'avere: i core sullo stesso chip, il primo livello L1 di cache splittato per dati ed istruzioni per ogni core, il livello L2 di cache unificato, anch'esso per ogni core. La figura 3 mostra questa disposizione spaziale. Figura 3 Architettura generica di un microprocessore [3]. Volendo entrare sempre più nel dettaglio e definire i componenti che formano un'architettura x86, dunque anche quella del Core 2 Duo, l'immagine seguente mostra altri moduli a supporto della cache e dei core.

9 Figura 4 diagramma a blocchi dell'intel Core [1]. Ogni core prevede una propria unità di controllo termico indipendente ed una unità APIC ( Advanced Programmable Interrupt Controller ). L'APIC gestisce gli interrupt tra i core. Egli può commutare un interrupt proveniente dal core 1 ad interrompere il processo in esecuzione sul core 2, mediante interscambio tra gli APIC locali. Il Power Management Logic permette un mirato utilizzo dell'energia in modo da risparmiare, se possibile, sui consumi. In sistemi mobili, questo modulo è particolarmente importante perchè consente dunque una maggiore durata della batteria [1]. Altri fattori importanti che caratterizzano le prestazioni del dispositivo in esame sono: Il set delle istruzioni da 64 bit; Il numero di core: due; Le dimensioni tecnologiche ( lithography ): 65 nm; La velocità del clock ( clock-speed ): 1,83 Ghz; FSB speed: 667 Mhz; Con riferimento all'ultima specifica indicata, il FSB ( front-side-bus ) rappresenta l'interconnessione tra CPU ed i diversi componenti principali di un calcolatore: memoria, AGP/PCI, Sata, audio ed altri dispositivi. Nei multicore Intel le dimensioni delle memorie cache utilizzate, si differenziano anche per la

10 tipologia di microarchitettura core utilizzata. Nel nostro caso la cache, come più volte detto ha una dimensione di 2 MB e fa riferimento ad una configurazione Merom 2M [4]. La figura 5 riporta le varianti. Figura 5 Varianti Merom sui processori mobile Core 2 Duo [4]. Sul mercato esistono comunque altre tipologie di architetture per microprocessori: Conroe, Penryn e Yonanh [5]. La figura 6 riporta l'architettura di un Core 2 Duo in base alla configurazione Merom 2M. Tale configurazione sarà oggetto del nostro studio.

11 Figura 6 Architettura di un Core 2 Duo [5]. Il processore Intel Core 2 Duo sfrutta la tecnologia a 65 nm. Il processore mantiene il supporto per la tecnologia MMX, lo streaming di istruzioni SIMD e la completa compatibilità con l'architettura Intel a 32 bit, spesso indicata con IA-32. Sfrutta una architettura a 64 bit, sistemi operativi e registri sono dimensionati/progettati di conseguenza. L' Intel Core 2 Duo prevede cache di livello L1 dati e istruzioni da 32 KB rispettivamente e cache di levello L2 con tecnologia ATC Advanced Tranfer Cache. L'ATC fu introdotta nella versione Coppermine del Pentium III. Rappresenta la possibilità di inserire la cache di secondo livello sullo stesso chip core. L'ATC sfrutta la frequenza di clock del core. Le funzioni di traduzioni ( mapping ) utilizzati in questa architettura prevedono un 8-way set-associativo per il livello L1 e un 16-way setassociativo per il livello L2, con 256 bit data-bus.

12 Sfruttando il Data Prefetch Logic, il Core 2 Duo riesce a recuperare i dati in L2 prima che la cache L1 faccia richiesta, con conseguente riduzione di attese di cicli di bus [6]. In figura 6 si può notare anche la TLB, che è una particolare cache utilizzata per memorizzare gli indirizzi virtuali tradotti in un indirizzo fisico valido. La CPU può solo operare su dati e istruzioni che vengono mappati nel TLB. Se questa mappatura non è presente, il sistema deve ricrearla e questa operazione è relativamente costosa. Più grande è la pagina più la capacità del TLB è efficace. Se un'applicazione non fa buon uso delle TLB, accedendovi in modo causale, aumentare il formato della pagina può essere vantaggioso per le prestazioni, consentendo una parte più grande di spazio di indirizzi per essere classificate nella TLB. Come in questo alcuni microprocessori implementano due TLB. Uno per le pagine contenenti le istruzioni ( I-TLB ) e uno per le pagine contenenti i dati ( D-TLB ) [3].

13 ARM Cortex A9 I processori Cortex A9 sono processori ARM basati sull'architettura ARMv7. Progettato considerando, pipeline a 8 fasi, il concetto di superscalarità e con prestazioni di elevata efficienza energetica. Si adatta insomma alle necessità di una vasta gamma di consumatori, a reti aziendali e ad applicazioni mobili. Tutte le applicazioni si basano sui seguenti requisiti minimi: Maggiore efficienza di potenza con prestazioni più elevate per un consumo energetico più basso; Aumento delle prestazioni di picco per le applicazioni più esigenti; Possibilità di condividere il software e gli investimenti strumento su più dispositivi; Le caratteristiche di un microprocessore Cortex A9 sono elencate nella tabella 2 [7]: Cortex-A9 Architecture ARMv7-A Cortex Dhrystone Performance 2.50 DMIPS/MHz per core Multicore 1-4 cores Single core version also available ARM Thumb -2 / Thumb ISA Support Jazelle DBX and RCT DSP extenstion Advanced SIMD NEON unit (Optional) Floating Point Unit (Optional) Memory Management Debug and Trace Memory Management Unit CoreSight DK-A9 (available separately) Tabella 2 Specifiche del processore Cortex A9 [7].

14 La microarchitettura Cortex A9 può essere disponibile sia come multicore: Cortex A9 MPCore; che come single core. L'organizzazione delle cache utilizzate prevede una cache L1 associativa a quattro vie da 16, 32 o 64 KB ed una cache L2 fino a 8 MB attraverso il controllore opzionale di cache L2 [7]. Tra le caratteristiche chiave è importante segnalare quella di ottimizzazione del livello 1 di cache e la presenza di un controller del livello L2. Il primo rappresenta prestazioni e potenze ottimizzati per le cache di livello 1, le latenze di accesso sono ridotte al minimo, per massimizzare le prestazioni e minimizzare il consumo energetico. È inoltre presente un modulo di coerenza della cache, per una migliore comunicazione inter-processore. Il secondo permette una bassa latenza e accesso ad elevata larghezza di banda, fino a 2 MB, alla memoria cache in applicazioni con frequenze elevate, riducendo inoltre il consumo di energia associato all'accesso alla memoria non sul chip [8]. Trattiamo un po' più in dettaglio la cache presente nell'architettura del Cortex A9 ed alcuni dei componenti ad essa correlati. Figura 7 Sistema monoprocessore del Cortex A9 [9]. Il sistema di memoria L1 è dotato di: cache per istruzioni e dati separate. Ognuna con linee di lunghezza fissa di 32 byte. Percorsi di dati a 64 bit in tutto il sistema di memoria.

15 Supporto per quattro formati di pagina di memoria parole di memoria esportabili per sistemi di memoria esterna. Supporto per estensioni di sicurezza. Il lato dati del sistema di memoria L1 è dotato di: due buffer linefill da 32 byte e un buffer eviction da 32 byte. Un merging store buffer a 4 ingressi e 64 bit. Bisogna invalidare la cache istruzioni, la cache dati, TLB, e BTAC ( ) prima di utilizzarli. Mentre non si è tenuti a invalidare la principale TLB, anche se è consigliabile per motivi di sicurezza. Questo assicura la compatibilità con le future revisioni del processore [9]. Caratteristiche del livello cache L1 [9]: Ogni cache può essere disattivata in modo indipendente. La Politica di sostituzione della cache è o pseudo round-robin o pseudo casuale. Entrambe le cache sono 4-way set associative. La lunghezza della linea di cache è di otto parole. Nel caso di cache miss, il dato mancante viene rimpiazzato. È possibile configurare la cache di istruzioni e dati in modo indipendente in corso di esecuzione a dimensioni di 16KB, 32KB o 64KB. Per ridurre il consumo di energia, il numero totale di letture della cache è ridotto sfruttando la natura sequenziale di molte operazioni di cache. Se una lettura della cache è sequenziale alla precedente lettura, e la lettura è all'interno della stessa linea di cache, solo il dato insieme di RAM che è stato letto precedentemente è accessibile. Del livello L1 come detto in precedenza si distinguono cache dati ed istruzioni e caratteristiche aggiuntive che le contraddistinguono sono l'essere entrambe fisicamente taggate e indicizzate. Il lato istruzioni della cache L1 è responsabile di fornire un flusso di istruzioni al processore. Per incrementare le prestazioni complessive e ridurre il consumo di energia, contiene le seguenti funzionalità: predizione dinamica del salto. instruction caching.

16 La figura seguente li mostra entrambi. Figura 8 Predizione dei salti ed instraction caching [9]. Il controller della cache istruzioni recupera le istruzioni dalla memoria a seconda del flusso del programma previsto dalla unità di prefetch. La cache istruzioni è 4-way set associativa. Esso comprende le seguenti caratteristiche: dimensioni configurabili da 16KB, 32KB o 64KB VIPT- Virtually Indexed Physically Tagged Accesso nativo a 64-bit in modo da fornire fino a quattro istruzioni per ciclo per l'unità di prefetch. sostegno alle estensioni di sicurezza. nessun blocco di sostegno. Il sistema di memoria L1 dispone di una local memory. Si tratta di una memoria a due stati: aperta ed exclusive, che gestisce il load/store accesso exclusive ed il clear exclusive instructions [9]. Nel passare adesso ad una configurazione a multiprocessore quale è il cortex A9 MPCore, vediamone i conponenti nonché le rispettive caratteristiche.

17 Figura 9 Esempio di una configurazione a multiprocessore Cortex A9 [10]. Importante nell'architettura di un Cortex A9 MPCore è il modulo SCU Snoop Control Unit. Esso collega da uno a quattro processori Cortex-A9 al sistema di memoria attraverso le interfacce AXI. Le funzioni di SCU sono: mantenere la coerenza della cache dei dati tra i processori Cortex-A9 avviare gli accessi AXI alla memoria L2 arbitrare i processori Cortex-A9 nel richiedere gli accessi alla L2 gestire accessi ACP. La SCU Cortex-A9 non supporta la gestione hardware di coerenza della cache istruzioni [10]. Gli AMBA Level-2 Controller Cache sono progettati per migliorare le prestazioni di AMBA AHB e processori AXI, riducendo il traffico generale alla memoria di sistema e quindi il consumo energetico. La comunicazione tra CPU e memoria off-chip è diventata il collo di bottiglia in molti SoC (System on Chip ), per questo il cache controller L2 migliora le prestazioni della CPU, mantenendo

18 l'accesso alla memoria on-chip, ad una latenza tipica del 10-25% rispetto ai dati off-chip. Contribusce in maniera significariva all'efficienza energetica degli accessi on-chip, in genere di un ordine di grandezza inferiore rispetto ai consumi off-chip. Gli AMBA cache controller di livello 2 possono essere integrati nella CPU o consegnati come componenti indipendenti. Tra i controllori di cache di livello L2 possiamo indicare il core L2C-310 [11]. Trattiamo più in dettaglio il controllore di cache CoreLink L2C-310. L'aggiunta di una cache secondaria on-chip, indicata anche come livello 2 o cache L2, è un metodo riconosciuto di migliorare le prestazioni dei sistemi basati su ARM, quando il traffico di memoria significativo è generato dal processore. Per definizione una cache secondaria presuppone la presenza di una cache di livello 1, strettamente collegato o interno al processore. L'accesso alla cache L1 è più veloce della cache L2. L'accesso alla memoria principale L3 è molto più lento rispetto alle precedenti due. La tabella 2 mostra le dimensioni tipiche ed i tempi di accesso per i diversi tipi di memoria. Memory type Typical size Typical access time Processor registers 128B 1 cycle On-chip L1 cache 32KB 1-2 cycles On-chip L2 cache 256KB 8 cycles Main memory, L3, dynamic RAM MB or GB [ a] cycles Back-up memory, hard disk, L4 MB or GB > 500 cycles (a) Dimensione limitata dal tipo di indirizzamento del processore, per esempio un processore a 32 bit senza gestore della memoria può direttamente indirizzare 4 GB di memoria. Tabella 3 Tipiche memorie con le rispettive dimensioni e tempi di accesso [12]. Il controller della cache dispone: TrustZone, architettura per una maggiore sicurezza del sistema operativo. Slave e master AMBA AXI, interfacce progettate per sistemi ad alte prestazioni. Il controllore della cache è unificato, fisicamente indirizzato, fisicamente taggato fino a 16 vie. È possibile bloccare l'algoritmo di rimpiazzamento ad un modo base, abilitando l'associatività ad essere ridotta da 16 vie ad una via ( direct mapped ).

19 Il controllore della cache non ha l'harware snooping per mantenere la coerenza tra le cache, così è possibile preservare la coerenza a livello software [12]. La figura 10 mostra un controllore di cache ad alto livello. Figura 10 Diagramma ad alto livello di un controllore di cache [12]. Il controllore della cache funziona in modo efficiente con i processori ARM che implementano interfacce AXI. Interfaccia direttamente dati e istruzioni. Il pipeling interno del controllore della cache è ottimizzato per consentire al processore di funzionare alla frequenza di clock [12]. Il controllore supporta: uno o due porte di lettura/scrittura slave a 64 bit per l'interfacciamento con interfacce dati e istruzioni. Uno o due porte di lettura/scruttura master per l'interfacciamento con un sistema di memoria esterno. La figura 11 mostra un esempio di controllore della cache con due porte slave e due porte master interfacciate con un processore ARM.

20 Figura 11 Esempio di controllore cache intefacciato ad un processore ARM [12].

21 Valutazioni finali Dopo aver esposto a grandi linee la configurazione di ognuna delle due architetture di microprocessori proposte: il Core 2 Duo della Intel ed il Cortex A9 della ARM, il passo successivo è quello di valutarne le prestazioni. Questo è utile anche per capire l'apporto che una cache di secondo livello condivisa, può introdurre in una data architettura. Conoscere le prestazioni temporali di un sistema, l'apporto che un software può garantire al sistema e come i componenti condivisi migliorano o peggiorano tali prestazioni, sono fattori che è importante sapere. Questo al fine di ottimizzare al meglio il sistema stesso. In letteratura un analisi temporale sull'avere una cache condivisa e considerando una interconnessione a bus condiviso, il tutto come in figura 12, è stata affrontata [13]. Si è proceduti considerando un insieme di Benchmarks o programmi di test, così come riportato in tabella 4 e facendoli girare sulle architetture in esame. Tabella 4 Descrizione dei Benchmarks usati [13]. Per ogni programma si è valutato il WCET - wrost case time estimated. L'immagine seguente sintetizza il tutto.

22 Figura 12 Sovrastima dell'analisi WCET [13]. In questa figura viene mostrato il rapporto di sovrastima, calcolato dividendo il WCET stimato con il WCET osservato. Quest'ultimo è calcolato simulando l'esecuzione di un campione di pochi ingressi e prendendone il tempo massimo di esecuzione. Without bus si riferisce al mancato apporto del bus condiviso, nell'analisi effettuata. Mentre maximum bus delay rappresenta il caso opposto. Our approach rappresenta l'analisi eseguita dagli autori che hanno svolto tale indagine mostrandone appunto l'accuratezza [13]. Come noto in letteratura un confronto specifico tra le due architetture ARM ed Intel in termini di apporto al linguaggio ad alto livello ed in termini di velocità comparata di esecuzione di un programma fatto girare su ambo le architetture, non è fattibile. Questo perchè come spesso accade una architettura ARM, che si basa su concetti progettuali ti tipo RISC ( Reduced Instraction Set Computer ) e, una architettura Intel che si basa su concetti di tipo CISC ( complex Instractions Set Computer ), hanno differenti tempi di vita, differenti tecnologie, compilatori che supportano i sistemi in modo differente, differenti programmi di test che delineano differenti risultati, oltre all'eventualità che vi possano essere sistemi ibridi, con accorgimenti sia RISC che CISC.

23 Per tutto questo è difficile definire un software che possa confrontare le due architetture, con la volontà magari, come in questo caso, di risaltare le caratteristiche hardware dell'una piuttosto che dell'altra.

24 Bibliografia: [1] William Stallings, Architettura e organizzazione dei calcolatori, PEARSON Prentice Hall. [2] Sito del fornitore: [3] Ruud van der Pas, Memory Hierarchy in Cache-Based Systems, Sun Microsystems, Inc. [4] [5] [6] Datasheet, Intel Core 2 Duo Mobile Processor for Intel Centrino Duo Mobile Processor Technology. [7] Sito del fornitore: [8] White Paper, The ARM Cortex-A9 Processors, ARM. [9] Cortex -A9 revision: r2p2, Technical Reference Manual, ARM. [10] Cortex -A9 MPCore revision: r2p0, Technical Reference Manual, ARM. [11] Sito del fornitore: [12] CoreLink Level 2 Cache Controller L2C-310 revision: r3p2, Technical Reference Manual, ARM. [13] Sudipta Chattopadhyay, Abhik Roychoudhury, Tulika Mitra, Modeling Shared Cache and Bus in Multi-cores for Timing Analysis, National University of Singapore.

Parte IV Architettura della CPU Central Processing Unit

Parte IV Architettura della CPU Central Processing Unit Parte IV Architettura della CPU Central Processing Unit IV.1 Struttura della CPU All interno di un processore si identificano in genere due parti principali: l unità di controllo e il data path (percorso

Dettagli

Architetture Avanzate dei Calcolatori. Valeria Cardellini. Divario delle prestazioni processore- memoria

Architetture Avanzate dei Calcolatori. Valeria Cardellini. Divario delle prestazioni processore- memoria La gerarchig erarchia di memorie e (1) Architetture Avanzate dei Calcolatori Valeria Cardellini Divario delle prestazioni processore- memoria 100.000 Soluzione: memorie cache più piccole e veloci tra processore

Dettagli

La memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini

La memoria virtuale. La gerarchia di memorie. Indirizzo fisico. Memoria virtuale. Architetture Avanzate dei Calcolatori. Valeria Cardellini La memoria Architetture Avanzate dei Calcolatori Valeria Cardellini Nelle lezioni precedenti { Memoria La gerarchia di memorie Registri Istruzioni, operandi L Cache Blocchi L2 Cache Blocchi Memoria Pagine

Dettagli

La memoria. I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria

La memoria. I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria La memoria I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria La memoria interna Registri interni alla CPU Visibili

Dettagli

Gerarchie di memoria Divide et impera. Gerarchie di memoria La congettura 90/10. Gerarchie di memoria Schema concettuale

Gerarchie di memoria Divide et impera. Gerarchie di memoria La congettura 90/10. Gerarchie di memoria Schema concettuale Memorie Caratteristiche principali Tecnologie di memoria Locazione: processore, interna (principale), esterna (secondaria) Capacità: dimensione parola, numero di parole Unità di trasferimento: parola,

Dettagli

MEMORIA GERARCHIE DI MEMORIA

MEMORIA GERARCHIE DI MEMORIA MEMORIA GERARCHIE DI MEMORIA La memoria è divisa in più livelli che sono dal più vicino al più distante al CPU, per tempi di accesso: memoria cache, SRAM, capienza (MB), più veloce (decimi di ns), costosa

Dettagli

Migliorare le prestazioni di processori e memorie

Migliorare le prestazioni di processori e memorie Migliorare le prestazioni di processori e memorie Corso: Architetture degli Elaboratori Docenti: F. Barbanera, G. Bella UNIVERSITA DI CATANIA Dip. di Matematica e Informatica Tipologie dei Miglioramenti

Dettagli

Strutture di Memoria 1

Strutture di Memoria 1 Architettura degli Elaboratori e Laboratorio 17 Maggio 2013 Classificazione delle memorie Funzionalitá: Sola lettura ROM, Read Only Memory, generalmente usata per contenere le routine di configurazione

Dettagli

Gerarchia di memorie

Gerarchia di memorie Gerarchia di memorie Regole base dell'efficienza: - Rendere di massima velocità il caso comune - Piccolo significa (in generale) veloce Nei programmi vi è una significativa presenza di località spaziale

Dettagli

Architettura dei calcolatori

Architettura dei calcolatori Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 3 Modulo Informatica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori II parte

Dettagli

Aumentare il parallelismo a livello di istruzione (2)

Aumentare il parallelismo a livello di istruzione (2) Processori multiple-issue issue Aumentare il parallelismo a livello di istruzione (2) Architetture Avanzate dei Calcolatori Valeria Cardellini Nei processori multiple-issue vengono lanciate più istruzioni

Dettagli

Il sistema di elaborazione

Il sistema di elaborazione Il sistema di elaborazione Stefano Brocchi stefano.brocchi@unifi.it Stefano Brocchi Il sistema di elaborazione 1 / 37 Informatica Il termine informatica deriva dalle parole informazione e automatica Stefano

Dettagli

memoria virtuale protezione

memoria virtuale protezione Memoria Virtuale Le memorie cache forniscono un accesso veloce ai blocchi di memoria usati più di recente La memoria virtuale fornisce un accesso veloce ai dati sulle memorie di massa usati più di recente.

Dettagli

Fondamenti di informatica: un po di storia

Fondamenti di informatica: un po di storia Fondamenti di informatica: un po di storia L idea di utilizzare dispositivi meccanici per effettuare in modo automatico calcoli risale al 600 (Pascal, Leibniz) Nell ottocento vengono realizzati i primi

Dettagli

Desiderata: memoria capiente e veloce. Connessioni tra livelli di memoria. Memoria cache, struttura. Tecniche impiegate. Ad ogni accesso alla memoria

Desiderata: memoria capiente e veloce. Connessioni tra livelli di memoria. Memoria cache, struttura. Tecniche impiegate. Ad ogni accesso alla memoria Connessioni tra livelli di memoria Tape Registers Cache Main memory Magnetic disk Optical disk (Architettura degli Elaboratori) Gerarchie di memorie / 58 Metodo: Desiderata: memoria capiente e veloce i

Dettagli

Tipi classici di memoria. Obiettivo. Principi di localita. Gerarchia di memoria. Fornire illimitata memoria veloce. Static RAM. Problemi: Dynamic RAM

Tipi classici di memoria. Obiettivo. Principi di localita. Gerarchia di memoria. Fornire illimitata memoria veloce. Static RAM. Problemi: Dynamic RAM Obiettivo Tipi classici di memoria Fornire illimitata memoria veloce Problemi: costo tecnologia Soluzioni: utilizzare diversi tipi di memoria... Static RAM access times are 2-25ns at cost of $100 to $250

Dettagli

Il Sistema Operativo. C. Marrocco. Università degli Studi di Cassino

Il Sistema Operativo. C. Marrocco. Università degli Studi di Cassino Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.

Dettagli

Organizzazione della memoria

Organizzazione della memoria Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore

Dettagli

Parte IV Architettura della CPU

Parte IV Architettura della CPU Parte IV Architettura della CPU IV.1 Pinout Logico del µp Significato dei vari Pin Indirizzamento Dati Controllo Controllo del ciclo di bus Gestione delle interruzioni Arbitraggio del bus Gestione del

Dettagli

Le Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano

Le Memorie interne: RAM, ROM, cache. Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano Le Memorie interne: RAM, ROM, cache Appunti per la cl. IV sez. D a cura del prof. Ing. Mario Catalano 1 Le memorie Cosa vorremmo : una memoria veloce abbastanza grande da contenere tutti i dati e i programmi

Dettagli

Le Memorie. Il concetto di bit. Indirizzi di memoria. La memoria principale (RAM)

Le Memorie. Il concetto di bit. Indirizzi di memoria. La memoria principale (RAM) Le Memorie Giuseppe Pozzi Impianti di Elaborazione Facoltà di Ingegneria dell'informazione Politecnico di Milano giuseppe.pozzi@polimi.it - versione del 3 settembre 23 - La memoria principale (RAM) Bibliografia:

Dettagli

Architetture CISC e RISC

Architetture CISC e RISC FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

DIMENSIONI E PRESTAZIONI

DIMENSIONI E PRESTAZIONI DIMENSIONI E PRESTAZIONI Prof. Enrico Terrone A. S: 2008/09 Le unità di misura Le due unità di misura fondamentali dell hardware sono: i Byte per le dimensioni della memoria gli Hertz (Hz) per le prestazioni

Dettagli

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine. Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere

Dettagli

Architettura di un sistema di calcolo

Architettura di un sistema di calcolo Richiami sulla struttura dei sistemi di calcolo Gestione delle Interruzioni Gestione della comunicazione fra processore e dispositivi periferici Gerarchia di memoria Protezione. 2.1 Architettura di un

Dettagli

Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa. Sistemi Operativi e Reti A.A. 2014/2015 prof.

Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa. Sistemi Operativi e Reti A.A. 2014/2015 prof. Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa Sistemi Operativi e Reti A.A. 2014/2015 prof. Gianluca Amato Architettura degli elaboratori Architettura Hardware Architettura

Dettagli

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti Clocking Architetture dei Calcolatori (Lettere A-I) Tecnologie per la Memoria e Gerarchie di Memoria Prof. Francesco Lo Presti Il segnale di Clock definisce quando i segnali possono essere letti e quando

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA

Dettagli

Calcolatori Elettronici L-A

Calcolatori Elettronici L-A 1 Calcolatori Elettronici L-A Obiettivo del modulo è lo studio dei seguenti aspetti dell hardware dei calcolatori: l architettura i principi di funzionamento le tecniche di progettazione l impatto dell'architettura

Dettagli

DEFINIZIONE 1/2 memoria ad accesso casuale RAM

DEFINIZIONE 1/2 memoria ad accesso casuale RAM CORSO BASE DI TECNICO RIPARATORE HARDWARE RAM Docente: Dott. Ing. Antonio Pagano DEFINIZIONE 1/2 In informatica la memoria ad accesso casuale, acronimo RAM (del corrispondente termine inglese Random-Access

Dettagli

Calcolatori Elettronici A a.a. 2008/2009

Calcolatori Elettronici A a.a. 2008/2009 Calcolatori Elettronici A a.a. 2008/2009 Gerarchia di memorie: memorie cache Massimiliano Giacomin 1 Tipologie e caratteristiche delle memorie (soprattutto dal punto di vista circuitale e fisico) Altezza:

Dettagli

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO PROGRAMMA Descrizione funzionale di un calcolatore elementare, COS'E' UN ELETTRONICO HARDWARE SOFTWARE HARDWARE

Dettagli

Architettura dei calcolatori II parte Memorie

Architettura dei calcolatori II parte Memorie Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica ed Elementi di Statistica 3 c.f.u. Anno Accademico 2010/2011 Docente: ing. Salvatore Sorce Architettura dei calcolatori

Dettagli

Architettura hardware

Architettura hardware Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

è è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso punto di vista

è è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso punto di vista Introduzione n Che cos è un calcolatore? n Come funziona un calcolatore? è è possibile rispondere a queste domande in molti modi, ciascuno relativo a un diverso punto di vista è in questo corso, il punto

Dettagli

L Architettura di un Calcolatore

L Architettura di un Calcolatore ASTE Information Technology Excellence oad (I.T.E..) L Architettura di un Calcolatore aurizio Palesi Salvatore Serrano aster ITE Informatica di Base aurizio Palesi, Salvatore Serrano 1 Sommario Architettura

Dettagli

Parte VIII. Architetture Parallele

Parte VIII. Architetture Parallele Parte VIII Architetture Parallele VIII.1 Motivazioni Limite di prestazioni delle architetture sequenziali: velocità di propagazione dei segnali, la luce percorre 30 cm in un nsec! Migliore rapporto costo/prestazioni

Dettagli

Le memorie. Università degli Studi di Salerno

Le memorie. Università degli Studi di Salerno Le memorie Università degli Studi di Salerno Corso di Laurea in Scienze della Comunicazione Informatica generale (matr. Dispari) Docente: Angela Peduto A.A. 25/26 Le memorie Cosa vorremmo : una memoria

Dettagli

Informatica di Base - 6 c.f.u.

Informatica di Base - 6 c.f.u. Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Architettura dei calcolatori I parte Introduzione,

Dettagli

Dispensa di Informatica I.4

Dispensa di Informatica I.4 LA MEMORIA In ambito informatico la memoria è la parte del computer destinata a conservare informazioni per un certo periodo di tempo. La memorizzazione di informazioni in memoria, e il successivo recupero

Dettagli

IL PROBLEMA DELLA MEMORIA

IL PROBLEMA DELLA MEMORIA Principi di architetture dei calcolatori: la memoria cache Mariagiovanna Sami IL PROBLEMA DELLA MEMORIA Da sempre, il programmatore desidera una memoria veloce e grande (illimitata ) Il problema: le memorie

Dettagli

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione:

Modulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione: Modulo 1 Le memorie Le Memorie 4 ETA Capitolo 1 Struttura di un elaboratore Un elaboratore elettronico è un sistema capace di elaborare dei dati in ingresso seguendo opportune istruzioni e li elabora fornendo

Dettagli

Le gerarchie di memoria: memoria cache

Le gerarchie di memoria: memoria cache Le gerarchie di memoria: memoria cache Fino ad ora, si sono considerate le tecniche che consentono di migliorare le prestazioni di un calcolatore modificando le caratteristiche e il modo di funzionamento

Dettagli

Calcolatore: Elaborare: Input: Output: John von Neumann: Device: Embedded: Sistemi programmabili:

Calcolatore: Elaborare: Input: Output: John von Neumann: Device: Embedded: Sistemi programmabili: Autore: Maria Chiara Cavaliere Informatica di base Lezione 1 del 21/3/2016 Il corso di Informatica di base si baserà sulla spiegazione di tre moduli: -Architettura Hardware; -Sistema operativo; Parte teorica

Dettagli

Cache e gerarchia di memoria

Cache e gerarchia di memoria Cache e gerarchia di memoria Cache e gerarchia di memoria Gerarchia di Memoria: motivazioni tecnologiche per caching. Località: perché il caching funziona Processor Input Control Memory Datapath Output

Dettagli

La qualità di una memoria dipende da vari parametri: Modo di accesso: tecnica utilizzata per accedere al dato (casuale, sequenziale)

La qualità di una memoria dipende da vari parametri: Modo di accesso: tecnica utilizzata per accedere al dato (casuale, sequenziale) Tipologie di memoria: Elettroniche Magnetiche Ottiche La qualità di una memoria dipende da vari parametri: Modo di accesso: tecnica utilizzata per accedere al dato (casuale, sequenziale) Tempo di accesso:

Dettagli

Corso di Laurea in Ingegneria Informatica e Biomedica. Fondamenti di Informatica II A.A. (2002-2003)

Corso di Laurea in Ingegneria Informatica e Biomedica. Fondamenti di Informatica II A.A. (2002-2003) Università degli Studi Magna Græcia di Catanzaro Corso di Laurea in Ingegneria Informatica e Biomedica Fondamenti di Informatica II A.A. (2002-2003) Docente: Prof. Mario Cannataro cannataro@unicz.it www.isi.cs.cnr.it/isi/cannataro

Dettagli

Le infrastrutture Hardware: architettura

Le infrastrutture Hardware: architettura Le infrastrutture Hardware: architettura Corso di Informatica CdL: Chimica Claudia d'amato claudia.damato@di.uniba.it Il calcolatore: modello concettuale 1. Elaborazione 2. Memorizzazione Interconnessione

Dettagli

La macchina programmata Instruction Set Architecture (1)

La macchina programmata Instruction Set Architecture (1) Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un

Dettagli

La Memoria d Uso. La Memoria d Uso

La Memoria d Uso. La Memoria d Uso Fondamenti dell Informatica A.A. 2000-2001 La Memoria d Uso Prof. Vincenzo Auletta 1 Fondamenti dell Informatica A.A. 2000-2001 Memorie di Massa Processore CU e ALU Memorie di massa esterne La Memoria

Dettagli

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16

Le Memorie. Prof. Maurizio Naldi A.A. 2015/16 Le Memorie Prof. Maurizio Naldi A.A. 2015/16 Memorie Memoria Principale (centrale) Si accede direttamente dalla CPU non permanente Memoria Secondaria (di massa) Si accede tramite il sottosistema di input/output

Dettagli

02 - Organizzazione dei sistemi di calcolo

02 - Organizzazione dei sistemi di calcolo Organizzazione dei sistemi di calcolo - Processori - Memoria principale - Memoria secondaria - Input/Output Pagina 2 Processori Pagina 3 La CPU è composta da: - Unità di controllo - Unità logico-aritmetica

Dettagli

Cosa c è dentro un computer?

Cosa c è dentro un computer? Lez. 13 Cosa c è dentro un computer? Apriamo la scatola magica 13/11/09 Dentro il computer La scheda madre È la base di tutta la componentistica Si fissa sul case del pc, un po come la pasta per la pizza

Dettagli

Informatica 1. 6 Sistemi operativi e software. ing. Luigi Puzone

Informatica 1. 6 Sistemi operativi e software. ing. Luigi Puzone Informatica 1 6 Sistemi operativi e software ing. Luigi Puzone Windows caratteristiche principali: Windows è un Sistema Operativo Con Interfaccia Grafica Multiutente Multitasking Multithreading Multiprocessing

Dettagli

Esame di INFORMATICA

Esame di INFORMATICA Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello

Dettagli

Gerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1

Gerachie di Memorie. Matteo Dominoni a.a. 2002/2003. Gerarchie di Memoria A.A. 2002/2003 1 Gerachie di Memorie Matteo Dominoni a.a. 2002/2003 Gerarchie di Memoria A.A. 2002/2003 1 Dove Studiare? Capitolo 7 Patterson-Hennessy Gerarchie di Memoria A.A. 2002/2003 2 Obbiettivo Creare l illusione

Dettagli

I/O Dispositivi di input/output

I/O Dispositivi di input/output I/O Dispositivi di input/output Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Dispositivi di I/O Processor Interrupts Cache

Dettagli

C. P. U. MEMORIA CENTRALE

C. P. U. MEMORIA CENTRALE C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato

Dettagli

Architetture CISC e RISC. Misura della potenza di calcolo. Cos'è la potenza di calcolo. Prestazioni della CPU. Fondamenti di Informatica

Architetture CISC e RISC. Misura della potenza di calcolo. Cos'è la potenza di calcolo. Prestazioni della CPU. Fondamenti di Informatica FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

Memoria secondaria. Architettura dell elaboratore. Memoria secondaria. Memoria secondaria. Memoria secondaria

Memoria secondaria. Architettura dell elaboratore. Memoria secondaria. Memoria secondaria. Memoria secondaria Architettura dell elaboratore Capacità di memorizzazione dei dispositivi di memoria: Memoria centrale attualmente si arriva ad alcuni GB centinaia di GB o TB Memoria principale e registri: volatilità,

Dettagli

AXO. Operativi. Architettura dei Calcolatori e Sistemi. memoria virtuale

AXO. Operativi. Architettura dei Calcolatori e Sistemi. memoria virtuale AXO Architettura dei Calcolatori e Sistemi Operativi memoria virtuale concetto di memoria virtuale Separare il concetto di: spazio di indirizzamento di un programma eseguibile e dimensione effettiva della

Dettagli

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10

Ora Consegna: N. Matricola: Corso Laurea/Diploma: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Data: Ora Consegna: N. Matricola: Corso Laurea/Diploma: Nome : Anno di Corso: Cognome: ESD I? II? Esercizi compilati ESD I: 1? 2?3?4? 5? 6?7?8? 9 10 Esercizi compilati ESD II: 1? 2?3?4? 5? 6?7?8? 9? 10

Dettagli

Lezione 14. Sistemi operativi. Marco Cesati System Programming Research Group Università degli Studi di Roma Tor Vergata

Lezione 14. Sistemi operativi. Marco Cesati System Programming Research Group Università degli Studi di Roma Tor Vergata Lezione 14 Sistemi operativi 9 giugno 2015 System Programming Research Group Università degli Studi di Roma Tor Vergata SO 15 14.1 Di cosa parliamo in questa lezione? Ottimizzazione degli accessi alla

Dettagli

Il Microcontrollore. Microcontrollore PIC

Il Microcontrollore. Microcontrollore PIC Il Microcontrollore Per realizzare un automatismo l elettronica ci mette a disposizione diverse possibilità. La prima, la più tradizionale, si basa su componenti transistor, mosfet, integrati con porte

Dettagli

Capitolo 11 La memoria cache

Capitolo 11 La memoria cache Capitolo 11 La memoria cache Gerarchie di Memoria Dati sperimentali mostrano che i riferimenti alla memoria godono della proprietà di località spaziale e temporale. Località spaziale: tendenza a generare

Dettagli

L Unità Centrale di Elaborazione

L Unità Centrale di Elaborazione L Unità Centrale di Elaborazione ed il Microprocessore Prof. Vincenzo Auletta 1 L Unità Centrale di Elaborazione L Unità Centrale di Elaborazione (Central Processing Unit) è il cuore di computer e notebook

Dettagli

1.4a: Hardware (Processore)

1.4a: Hardware (Processore) 1.4a: Hardware (Processore) 2 23 nov 2011 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.8, 3.9 IV ediz.: cap. 2.6, 2.7 Questi lucidi 23 nov 2011

Dettagli

SISTEMI OPERATIVI. Gestione della memoria Domande di verifica. Luca Orrù Centro Multimediale Montiferru 18/06/2007

SISTEMI OPERATIVI. Gestione della memoria Domande di verifica. Luca Orrù Centro Multimediale Montiferru 18/06/2007 2007 SISTEMI OPERATIVI Gestione della memoria Domande di verifica Luca Orrù Centro Multimediale Montiferru 18/06/2007 Gestione della memoria 1. Si descriva il concetto di memoria virtuale (esame del 19-06-2006)

Dettagli

Indice generale. 1 Il calcolatore: astrazioni. 2 Le istruzioni: il linguaggio. e tecnologia 1. dei calcolatori 57

Indice generale. 1 Il calcolatore: astrazioni. 2 Le istruzioni: il linguaggio. e tecnologia 1. dei calcolatori 57 I Indice generale Prefazione viii 1 Il calcolatore: astrazioni e tecnologia 1 1.1 Introduzione 1 Tipi di calcolatore e loro caratteristiche 2 Cosa si può imparare da questo libro 5 1.2 Cosa c è dietro

Dettagli

Input/Output: bus, interfacce, periferiche

Input/Output: bus, interfacce, periferiche Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L

Dettagli

Architetture on-chip Sistemi di interconnessione di tipo Shared Bus AMBA AHB AMBA AHB Multilayer

Architetture on-chip Sistemi di interconnessione di tipo Shared Bus AMBA AHB AMBA AHB Multilayer DIEE, University of Cagliari Cagliari, October 2006 University of Cagliari DIEE - Dept. of Electrical and Electronic Engineering EOLAB Microelectronic Lab. Architetture on-chip Sistemi di interconnessione

Dettagli

Calcolatori Elettronici B a.a. 2004/2005

Calcolatori Elettronici B a.a. 2004/2005 Calcolatori Elettronici B a.a. 2004/2005 GERARCHIA DI MEMORIE MEMORIA VIRTUALE Massimiliano Giacomin 1 Accedere alla memoria CPU MAR MDR Bus di indirizzo k Bus di dati n Linee di controllo m Memoria Principale

Dettagli

Gestione della memoria centrale

Gestione della memoria centrale FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Gestione della memoria centrale 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni Sistemi Operativi a.a. 2010/2011 Francesco Fontanella Il Sistema Operativo Sistema Operativo 2 Il Sistema Operativo Il Sistema Operativo è uno strato

Dettagli

Tecniche di parallelismo, processori RISC

Tecniche di parallelismo, processori RISC Testo di riferimento: [Congiu] 9.1-9.3 (pg. 253 264) Tecniche di parallelismo, processori RISC 09.a Pipelining Altre tecniche di parallelismo Processori superscalari Caratteristiche dei processori RISC

Dettagli

Componenti di base di un computer

Componenti di base di un computer Componenti di base di un computer Architettura Von Neumann, 1952 Unità di INPUT UNITA CENTRALE DI ELABORAZIONE (CPU) MEMORIA CENTRALE Unità di OUTPUT MEMORIE DI MASSA PERIFERICHE DI INPUT/OUTPUT (I/O)

Dettagli

Le prestazioni di un sistema informatico

Le prestazioni di un sistema informatico Le prestazioni di un sistema informatico - Dal punto di vista dell'utente finale, un calcolatore è più veloce di un altro se esegue lo stesso compito in un tempo inferiore. - Il direttore di un centro

Dettagli

Sistemi a Microprocessore

Sistemi a Microprocessore Corso di Laurea Ingegneria dell Informazione Sistemi a Microprocessore A.A. 2007-2008 Prof. Ing. Ivan Bruno Sistemi a Microprocessore La Memoria 1 La Memoria La memoria in un calcolatore serve per immagazzinare

Dettagli

ARCHITETTURA DI UN PERSONAL COMPUTER

ARCHITETTURA DI UN PERSONAL COMPUTER ARCHITETTURA DI UN PERSONAL COMPUTER Processore Tastiera Mouse CD-ROM Bus Memoria FD HD Stampante La struttura logica Fisicamente l unità centrale è costituita da:... la gabbia per le schede (rack)...

Dettagli

Lezione n.19 Processori RISC e CISC

Lezione n.19 Processori RISC e CISC Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni

Dettagli

Informatica. Ing. Pierpaolo Vittorini pierpaolo.vittorini@cc.univaq.it. Università degli Studi dell Aquila Facoltà di Medicina e Chirurgia

Informatica. Ing. Pierpaolo Vittorini pierpaolo.vittorini@cc.univaq.it. Università degli Studi dell Aquila Facoltà di Medicina e Chirurgia pierpaolo.vittorini@cc.univaq.it Università degli Studi dell Aquila Facoltà di Medicina e Chirurgia 2 ottobre 2007 L architettura del calcolatore Concetti iniziali L architettura del calcolatore Con il

Dettagli

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da

Dettagli

Il processore Pentium (G. Manduchi - M. Moro - 2001)

Il processore Pentium (G. Manduchi - M. Moro - 2001) Il processore Pentium (G. Manduchi - M. Moro - 2001) Il processore Pentium (introdotto nel 1993) rappresenta l evoluzione della linea di processori Intel formata dalla serie 8086/88, 80286, Intel386 DX

Dettagli

Architettura dei calcolatori I parte Introduzione, CPU

Architettura dei calcolatori I parte Introduzione, CPU Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 1 Informatica ed Elementi di Statistica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori

Dettagli

La memoria centrale (RAM)

La memoria centrale (RAM) La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.

Dettagli

Architettura dei sistemi x86 Interfacce I/O

Architettura dei sistemi x86 Interfacce I/O I.I.S. Benvenuto Cellini Corso di formazione tecnica Architettura dei sistemi x86 Interfacce I/O Prof. Alessandro Pinto v.2009 Bus ISA (Industry Standard Architecture ) (1981 metà anni 90) Bus di interconnessione

Dettagli

L architettura del calcolatore (Terza parte)

L architettura del calcolatore (Terza parte) L architettura del calcolatore (Terza parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin I dispositivi periferici periferia parte centrale sottosistema

Dettagli

La macchina di Von Neumann. Archite(ura di un calcolatore. L unità di elaborazione (CPU) Sequenza di le(ura. Il bus di sistema

La macchina di Von Neumann. Archite(ura di un calcolatore. L unità di elaborazione (CPU) Sequenza di le(ura. Il bus di sistema La macchina di Von Neumann rchite(ura di un calcolatore us di sistema Collegamento Unità di Elaborazione (CPU) Memoria Centrale (MM) Esecuzione istruzioni Memoria di lavoro Interfaccia Periferica P 1 Interfaccia

Dettagli

Low Power Scheduling per Sistemi Real Time

Low Power Scheduling per Sistemi Real Time Low Power Scheduling per Sistemi Real Time Corso di Sistemi Real Time A.A. 2007-08 Ing. Giordano Kaczynski Sistemi Real Time 1 Introduzione Il consumo di energia nei sistemi portatili negli ultimi anni

Dettagli

Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM

Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM Nuovi sviluppi x86 CALCOLATORI ELETTRONICI LM 1 CMP Chip Multi Processor In questo contesto I/O indica qualunque comunicazione con il mondo esterno (I/O vero e proprio, memoria, cache esterne etc.). Shared

Dettagli

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio 2015. Corso di laurea in Matematica

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio 2015. Corso di laurea in Matematica Programmazione Dipartimento di Matematica Ing. Cristiano Gregnanin Corso di laurea in Matematica 25 febbraio 2015 1 / 42 INFORMATICA Varie definizioni: Scienza degli elaboratori elettronici (Computer Science)

Dettagli

Informatica - A.A. 2010/11

Informatica - A.A. 2010/11 Ripasso lezione precedente Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Matematica, Statistica e Informatica Modulo: Informatica Esercizio: Convertire

Dettagli

Memorizzazione dei dati: Dischi e File

Memorizzazione dei dati: Dischi e File Memorizzazione dei dati: Dischi e File Query\update Query plan Execution Engine richieste di indici, record e file Index/file/record Manager comandi su pagine Query Compiler Buffer Manager Lettura/scrittura

Dettagli

Informatica per l Ingegneria Industriale. Introduzione ai calcolatori

Informatica per l Ingegneria Industriale. Introduzione ai calcolatori Informatica per l Ingegneria Industriale Introduzione ai calcolatori Gualtiero Volpe gualtiero.volpe@unige.it 1. Struttura del calcolatore 1 Che cosa è un computer? A prescindere dalle dimensioni e dal

Dettagli

Architettura dei calcolatori

Architettura dei calcolatori Architettura dei calcolatori Dott. Ing. Leonardo Rigutini Dipartimento Ingegneria dell Informazione Università di Siena Via Roma 56 53100 SIENA Uff. 0577233606 rigutini@dii.unisi.it http://www.dii.unisi.it/~rigutini/

Dettagli

Introduzione. Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache...

Introduzione. Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache... Appunti di Calcolatori Elettronici Concetti generali sulla memoria cache Introduzione... 1 Il principio di localizzazione... 2 Organizzazioni delle memorie cache... 4 Gestione delle scritture in una cache...

Dettagli

Microprocessori, Microcontrollori e DSP (Digital Signal Processors)

Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Il microprocessore è un dispositivo integrato digitale che può essere programmato con una serie di istruzioni per effettuare una specifica

Dettagli

P R O G E T T O L A R S A A P P U N T I S U L P. L. C.

P R O G E T T O L A R S A A P P U N T I S U L P. L. C. P R O G E T T O L A R S A A P P U N T I S U L P. L. C. L automazione di un qualunque procedimento industriale si ottiene mediante un insieme d apparecchiature, opportunamente collegate tra loro, in modo

Dettagli

File System Distribuiti

File System Distribuiti File System Distribuiti Introduzione Nominazione e Trasparenza Accesso ai File Remoti Servizio Con/Senza Informazione di Stato Replica dei File Un esempio di sistema 20.1 Introduzione File System Distribuito

Dettagli