ALMA MATER STUDIORUM UNIVERSITÀ DI BOLOGNA ESPLORAZIONE DI ALTERNATIVE ARCHITETTURALI PER PIATTAFORME MULTICORE ASINCRONE

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "ALMA MATER STUDIORUM UNIVERSITÀ DI BOLOGNA ESPLORAZIONE DI ALTERNATIVE ARCHITETTURALI PER PIATTAFORME MULTICORE ASINCRONE"

Transcript

1 ALMA MATER STUDIORUM UNIVERSITÀ DI BOLOGNA FACOLTÀ DI INGEGNERIA Corso di Laurea Specialistica in Ingegneria Elettronica Insegnamento: Architetture digitali per l elaborazione del segnale L-S ESPLORAZIONE DI ALTERNATIVE ARCHITETTURALI PER PIATTAFORME MULTICORE ASINCRONE Tesi di Laurea di: Relatore : Tomas Zavalloni Chiar. mo Prof. Ing. Roberto Guerrieri Correlatori: Dott. Ing. Fabio Campi Dott. Ing. Claudio Mucci Sessione I Anno Accademico

2

3 Ringraziamenti Anche se sembra banale e scontato, il primo immenso GRAZIE, va ai miei genitori, i quali, oltre ad essere stati un supporto dal punto di vista materiale, mi hanno sempre dimostrato una fiducia imbarazzante, dimostrando di credere in me prima di ogni cosa. Ovviamente non è stato sempre facile cercare di rendere giustizia a tanto sostegno, ma ovviamente, come si dice in questi casi, ho fatto del mio meglio. Sicuramente, questo ringraziamento, è rivolto anche alla mia sorellina, che ha sempre ascoltato i miei vaneggiamenti ingegneristici e cercato comunque, (anche se ascoltava le mie parole come fosse linguaggio alieno) di trovare le parole per sostenermi nei momenti di difficoltà. Un altro grazie, lo devo a Francesca, che con santa e stoica pazienza ha sopportato per ben più di un anno, le mie paranoie da studente sotto stress, e soprattutto mi ha aiutato a trovare la forza per compiere l ultimo passo verso la laurea. A seguire, ma non per importanza, un grosso ringraziamento è dovuto al professor Roberto Guerrieri, il quale mi ha permesso di accedere al laboratorio Arces, e soprattutto mi ha dato la possibilità di confrontarmi con temi assolutamente affascinati. Ovviamente, questo rigraziamento, è rivolto anche a Fabio, il quale, mi ha seguito e soprattutto guidato, durante tutto il percorso che mi ha portato alla conclusione del progetto. Un riconoscimento ovviamente anche a tutti i ragazzi del laboratorio ARCES, con cui si sono condivise gioie e dolori del lavoro da ingegnere. Arrivare alla conclusione di una laurea è un percorso piuttosto lungo, e travagliato, pertanto, sono molte le persone con cui ho avuto a che fare e che in un modo o nell altro hanno significato qualcosa. Certamente non è possbile tentare di citare ognuno di loro anche perchè ne dimenticherei

4 4 gran parte... comunque sia... GRAZIE A TUTTI.

5 Indice Introduzione 1 1 Sistemi on chip multi-processore Network on Chip Dynamic Voltage and Frequency Scaling Modello di programmazione MPI - Message Passing Interface Ottimizzazione dell architettura Sistemi multiprocessore picoarray PicoArray core Intefacce IPI/ADI interfacce SRAM/SDRAM Applicazioni RAW l architettura di RAW Unità operativa Router statici Router dinamici HS-Scale H-Scale S-Scale Task migration

6 ii INDICE 3 Proposta di una architettura MPSOC Tile-oriented Cella fondamentale Microprocessore STxP70 Central Processing Unit (CPU) Memory Controller MMC Interfaccia estensioni L estesione X Interrupt controller ITC General Controller GEC Router Porte di comunicazione Canali logici e canali fisici Protocollo di comunicazione dei canali fisici Configurazione del router Memorie FIFO asincrone Funzionamento della FIFO Gestione dei puntatori Comunicazione con il Router Divisore di clock Monitoraggio delle celle confinanti (ingressi neighbour) Layout della cella Organizzazione dello spazio di indirizzamento Sintesi della cella Definizione delle constrains Risultati della sintesi Il sistema multiprocessore Indirizzo globale e locale La distribuzione del clock La Network On Chip Impatto della frequenza della rete sulla comunicazione Prestazioni della NoC Formato del pacchetto

7 INDICE iii 3.14 Comunicazione con l esterno Blocco di caricamento del codice Infrastruttura software Organizzazione del software Procedura di Boot Micro Kernel Lo stack di comunicazione Livello 0 - Physical Layer Livello 1 - Data link Layer Livello 2 - Network Layer Livello 3 - Transport Layer Livello 4 - Application Layer Mappatura di una applicazione sulla architettura proposta Implementazione di una applicazione di video security Descrizione dell algoritmo Implementazione dell algoritmo sfruttando un parallelismo di dato Suddivisione del frame Informazioni globali Allocazione dei task vautazioni prestazionali Implementazione dell algoritmo sfruttando un parallelismo di dato e di istruzione Prestazioni Scaling della frequenza Conclusioni 127 Bibliografia 129

8 iv INDICE

9 Elenco delle figure 1.1 Sistema di comunicazione basato su Bus Esempio di sistema di comunicazione basato su NoC Diverse topologie di una NoC Schema picoarray Organizzazione del core Selettori Architettura RAW Struttura I/O Pipeline di RAW Comunicazione tra due celle HS-Scale come elemento di un sistema eterogeneo (figure from [1]) Network Processing Unit (figure from [1]) Stack di comunicazione Sistema Operativo HS-Scale (figure from [1]) Sistema Operativo HS-Scale (figure from [1]) Schema a blocchi della cella contesti di esecuzione Spazio di indirizzamento Utilizzo delle estensioni Gestione delle priorità di esecuzione Interrupt Controller MICn

10 vi ELENCO DELLE FIGURE 3.8 NMIC Esempio di protocollo di comunicazione dei canali fisici Generazione dei segnali FIFO full e FIFO empty Schema a blocchi della FIFO asincrona Collegamento canali fisici del router e FIFO Schema clock divider Selezione del clock di sistema Frontiera del tile Replica delle celle Mappatura dei dispositivi nello spazio di indirizzamento del processore Occupazione area della cella in tecnologia standard cell 90 nm Matrice di celle Eliminazione del clock come segnale globale Consumo di potenza più distribuito nel tempo Instradamento di tipo wormhole Andamento latenza Valutazione della congestione della rete Latenza messaggi verso tile Formato del pacchetto Blocco di caricamento del codice Organizzazione del software Mappatura dei dispositivi nello spazio di indirizzamento del processore Direzione propagazione dei pacchetti ti boot Nomenclatura dei Tile Stack di comunicazione Programmazione del router Algoritmo routing Gestione di un pacchetto Sincronizzazione

11 ELENCO DELLE FIGURE vii 5.1 Schema a blocchi dell algoritmo Sfondo di riferimento Frame corrente catturato dalla telecamera Risultato operazione differenza e valore assoluto Risultato della operazione di binarisation Erosione e dilatazione di un pixel Risultato operazioni di erosione e dilatazione Rilevazione del bordo Risultato finale Suddivision delle righe Sincronizzazione righe di overlapping Gestione di informazioni globali Allocazione dei task all interno della griglia Gestione della frequenza di clock

12 viii ELENCO DELLE FIGURE

13 Elenco delle tabelle 2.1 Tipologie AE Caratteristiche di picoarray Definizione delle costrains Occupazione d area in tecnologia standard cell 90 nm Cicli attività fifo Speed-up delle singole funzioni Cicli spesi in ogni stadio

14 x ELENCO DELLE TABELLE

15 Introduzione Nell ambito del Digital Signal Processing, molte delle applicazioni, in particolar modo in campo multimediale, offrono un alto livello di parallelismo. La complessità computazionale richiesta da questo tipo di applicazioni, è però molto elevata, e soprattutto in forte crescita. A tal proposito, basti pensare all aumento della qualità audio video richiesta dai moderni cellulari, alle sempre più performanti compressioni utilizzate in ambito multimediale o anche all aumento della complessità in applicazioni per crittografia dati, usate per rendere le comunicazioni sempre più sicure. Tale complessità fa si che, un singolo processore risulti spesso, dal punto di vista prestazionale, insufficiente. D altra parte, la realizzazione dello stesso algoritmo mediante un circuito dedicato ASIC (Application Specific Integrated Circuit), risulta spesso molto costosa, e soprattutto poco flessibile (necessità di una riprogettazione del sistema qualora cambi l algoritmo implementato). Per cercare di sfruttare nel modo migliore possibile il parallelismo intrinseco nella maggioranza delle applicazioni, e- sistono diverse tipologie di architetture, le quali possono essere ragruppate in due macrocategorie. Della prima categoria, fanno parte architetture quali i processori superscalari, procesori di tipo WLIW, DSP e processori configurabili. Questi comportano una notevole complessità in fase di progettazione: al crescere del numero di datapath integrati nel core di elaborazione crescono di molto le problematiche di sincronizzazione. Per nascondere poi all utente i dettagli architetturali, e permettere una programmazione trasparente, è necessario lo sviluppo di compilatori sempre più complessi i quali permettano di sfruttare in maniera ottimale tutte le risorse computazionali dell hardware. Lo sviluppo di queste soluzioni

16 2 Introduzione richiedono quindi un grosso sforzo progettuale che spesso incide in maniera considerevole sul time-to-market, specie nel caso di dispositivi configurabili o application-specific che, in quanto tali, devono essere progettati o comunque adattati ad ogni diverso contesto applicativo. Della seconda tipologia, fanno parte invece quelle architetture hardware programmabili fra cui: FPGA (Field Programmable Gate Array), CGRA (Coarse-Grain Reconfigurable Array) e processori reconfigurabili. Queste soluzioni molto più regolari dal punto di vista hardware, hanno lo scopo di cercare di parallelizzare al massimo l elaborazione a livello di dato, come il caso delle FPGA, in cui l hardware viene configurato per la specifica applicazione. Queste soluzioni, che permettono una maggior focalizzazione sull elaborazione dei dati (piuttosto che sul controllo come nella tipologia architetturale precedentemente descritta), risultano però di difficile programmazione. In questo caso, infatti, per riconfigurare dinamicamente l hardware è necessario che l utente si confronti con metodologie di sviluppo specifiche, come ad esempio linguaggi concorrenti orientati all hardware come VHDL. Quello che ci si propone di fare in questo elaborato è esplorare una soluzione architetturale la quale si ponga ad un livello intermedio tra le tipologie descritte, permettendo al contempo di sfruttare i punti forti di entrambe. La soluzione proposta, è l MPSoC (Multi Processor System on Chip). Questa soluzione risulta infatti, dal punto di vista dello sviluppatore di applicazioni, più naturale rispetto a dispositivi quali FPGA, pur mantenendo livelli comparabili di parallelismo nella computazione. Soprattutto, è possibile riusare in questo contesto, l esperienza sviluppata dalla comunità scientifica, nel campo della computazione parallela o di rete, acquisita in ambiti quali: LAN, WAN o processori multicore. Questo tipo di sistemi permettono di ottenere buone prestazioni, e presentano una interfaccia di programmazione semplice, in cui si sfruttando appositi set di istruzioni, quale MPI, attraverso cui è possibile sviluppare una applicazione distribuita. Le questioni che devono essere tenute in considerazione nello sviluppo di questo tipo di architetture, sono sostanzialmente tre: 1. Occupazione d area

17 Introduzione 3 2. Consumo di potenza 3. Costi di progettazione Dal punto di vista dell occupazione d area, un sistema MPSoC, risulta ovviemente svantaggioso. In questa tipologia di architettura, infatti, vi è una forte ridondanza di risorse hardware. D altra parte, grazie al costante miglioramento della tecnologia litografica, descritta dalla legge di Moore, le risorse integrabili in un chip risultano essere sempre maggiori, e soprattutto si manifestano difficoltà nello sfruttare questa disponibilità, che arriva ad essere dell ordine di un milione di transistor per millimetro quadro. Per questo motivo si è scelto di sacrificare questo aspetto tecnologico al fine di cercare di ottimizzarne altri più stringenti. Il consumo di potenza è invece un aspetto molto problematico che affligge i moderni sistemi digitali. Le motivazioni che rendono questa caratteristica un aspetto chiave nello sviluppo di un chip, sono sostanzialmente: la difficoltà nello smaltire il calore prodotto, e la necesità di usare questi sistemi in apparecchiature di tipo portatile, e quindi, alimentate a batteria. Le cause di maggior consumo energetico nei sistemi digitali sono due: l albero di distribuzione del clock (70 80%) e la commutazione di lunghe linee globali (5 10%). Per cercare di mitigare questi fattori, si è scelto di sviluppare un sistema regolare e ripetuto, con comunicazione asincrona tra i diversi core. Questa caratteristica permette di semplificare notevolmente l albero di distribuzione del clock, e in particolar modo, evita la presenza di segnali globali. Sempre per lo stesso motivo è poi possibile applicare uno sfruttamento energetico più mirato, abbassando dinamicamente la frequenza di funzionamento dei core che richiedono una minor potenza computazionale. La soluzione proposta appare poi favorevole in termini di costi di progetto, in quanto, una volta progettato l elemento computazionale elementare, è possibile ottenere un sistema più complesso replicando in maniera ordinata l elemento stesso. In particolare non vi sono vincoli sulla dimensione del sistema così ottenuto. Questo lavoro presenta la struttura seguente:

18 4 Introduzione Nel corso del primo capitolo verranno descritte le problematiche principali nello sviluppo di un MPSoC regolare ed omogeneo e definiti i parametri di progetto più significativi. Nel secondo capitolo vengono invece presentate alcune soluzioni presenti in letteratura, tra cui PicoChip, Raw e HS-Scale. Nel terzo capitolo viene presentata tutta l architettura sviluppata in questo lavoro, partendo dalla descrizione della cella elementare, fino alla definizione del sistema complessivo e delle relative caratteristiche in termini prestazionali e di ingombro. Nel corso del quarto capitolo viene presentata la piattaforma software sviluppata al fine di realizzare un ambiente di sviluppo per applicazioni distribuite, ispirato al modello MPI. Nel quinto ed ultimo capitolo viene descritta l implemntazione sull MPSoC proposto di un algoritmo di motion detection.

19 Capitolo 1 Sistemi on chip multi-processore La moderna tecnologia litografica mette a disposizione una quantità sempre maggiore di risorse integrabili all interno di un chip. Questa tendenza ha permesso lo sviluppo di SoC (Systems on Chip) sempre più complessi e ricchi di funzionalità. A questo processo di crescita non è però corrisposto un adeguato processo di sviluppo delle potenzialità progettuali degli sviluppatori di architetture digitali, il che ha provocato un gap tra l ammontare delle risorse fisicamente disponibili e quelle effettivamente sfruttabili. Per colmare questo divario, la tendenza che si sta sviluppando negli ultimi anni, è quella di sostituire sempre più parti del sistema, progettate specificatamente per un particolare applicazione, (ASIC Application Specific Integrated Circuit) con architetture programmabili [13]. Questa scelta comporta molteplici vantaggi sia in termini di tempistiche di sviluppo che in termini di flessibilità del sistema ottenuto. Le tempistiche di progetto vengono notevolmente accelerate, in quanto, grazie questa nuova filosofia, è possibile includere nel progetto sistemi sotto forma di IP Core reuse. In questo modo è possibile sfruttare un numero molto elevato di MOS semplicemente instanziando un blocco del quale si conosce interfaccia e funzionamento, senza però doversi preoccupare dei dettagli implementativi. Un ulteriore beneficio derivato dall utilizzo di SoC basato su microprocessori, è l intrinseca flessibilità derivata dalle architettura programmabili via software. Questa flessibilità si traduce poi nella possibilità modificare il comportamento di parti particolarmente critiche del SoC,

20 6 Sistemi on chip multi-processore semplicemente con una riprogrammazione sotware. Sempre derivata da questa flessibilità, c è la possibilità di applicare un trade off tra prestazioni e consumi energetici. L adozione di diversi core di elaborazione all interno dei SoC ha portato alla nascita dei così detti MPSoC (Multi Processor SoC). D altra parte, l utilizzo intensivo di sistemi sotto forma di IP, fa si di ottenere un sistema particolarmente eterogeneo, dove ogni singola parte del sistema ha diverse condizioni operative ottimali. L adozione di un unico clock distribuito genera diverse problematiche tra cui: L impossibilità di ogni modulo, di operare in condizioni ottimali, che porta ad ottenere un progetto non in grado di sfruttare al massimo i sotto sistemi che lo compongono. La distribuzione del clock risulta essere la maggior causa di consumo energetico del SoC. Il controllo del clock skew all interno dell intero chip diventa molto complesso. Per ovviare a queste problematiche la soluzione sarebbe implementare un sistema totalmente asincrono dove appunto ogni blocco è in grado di operare alla propria frequenza ideale e non vi è più la necessità di un unico segnale di clock distribuito. La problematica maggiore nella realizzazione di sistemi di questo tipo, deriva dalla mancanza di sistemi di progettazione efficienti come quelli a disposizione per la progettazione di sistemi totalmente sincroni. Una soluzione possibile, consiste nel realizzare sistemi localmente sincroni, ma globalmente asincroni; i così detti GALS (Globally Asynchronous Locally Synchronous). Questi tipi di progetti, prevedono la realizzazione di sottosistemi sincroni progettati e simulati con i consueti tool di progettazione, mentre la parte asincrona del progetto riguarda solo le interfacce di comunicazione tra i diversi dispositivi. Questo tipo di soluzione comporta notevoli vantaggi anche in termini di progettazione della distribuzione del segnale di clock, infatti, ogni sotto

21 1.1 Network on Chip 7 sistema sincrono ha il proprio clock e, l albero di distribuzione, viene suddiviso in contesti più piccoli, con notevoli vantaggi anche in termini di consumo energetico. Diventa infatti possibile, gestire indipendentemente diverse parti del sistema, in termini di frequenza operativa e anche di voltaggio di alimentazione, tale metodologia viene definita DVFS (Dynamic Voltage Frequency Scaling). Un ulteriore problema che affligge i SoC, soprattutto in presenza di molti moduli IP, è la mancanza di scalabilità del sistema, legata alla complessità delle interconnessioni all interno del chip, che porta ad avere piste sempre più lunghe e penalizzanti dal punto di vista capacitivo. Per ovviare a questa problematica, i moderni MPSoC, prevedo l adozione di reti di comunicazione integrate all interno del chip (NoC Network on Chip). Queste soluzioni offrono una maggiore scalabilità del sistema rispetto i classici sistemi basati su un bus. Dal punto di vista architetturale vi sono due diverse tipologie di sistemi MPSoC, omogenei e eterogenei. In un MPSoC omogeneo, tutti i core di elaborazione sono perfettamente identici, e i vari processi di una applicazione, possono essere eseguiti indistintamente da ognuno di essi. Un sistema eterogeneo, invece, prevede l integrazione di diverse tipologie di processori o blocchi di calcolo, ognuno deputate ad un particolare compito. Un classico esempio di sistemi di tipo eterogeneo è rappresentato dalle ultime generazioni di cellulari, questi tipi di apparecchi, infatti, possono includere al loro interno da quattro a otto processori [2], tra cui: un processore RISC per la gestione dell interfaccia utente, un DSP per la gestione della voce, più una serie di altri processori per la gestione di audio, video e fotocamera digitale. 1.1 Network on Chip I sistemi a bus sono ampiamente utilizzati per la comunicazione tra i vari blocchi funzionali all interno dei chip. Per sistemi di comunicazione semplici, potrebbe essere previsto un semplice bus comune a tutte le parti del sistema, mentre per sistemi più complessi, è necessario un sistema a bus gerarchico. Questo tipo di soluzione è ispirata a quella utilizzata a livello di scheda e, in un primo momento, è risultata vantaggiosa grazie

22 8 Sistemi on chip multi-processore all esperienza maturata dai progettisti in tale contesto. I vantaggi derivati da sistemi basati su bus sono poi: la compatibilità con le interfacce proposte dai processori e la bassissima latenza che offrono una volta terminata la procedura di risoluzione di eventuali conflitti [14]. Questo tipo di soluzione risulta però inadeguata al crescere del numero di dispositivi di calcolo che hanno la possibilità di accedervi [9] [20]. Questa problematica, Figura 1.1: Sistema di comunicazione basato su Bus deriva dal fatto che la banda messa a disposizione dal bus viene condivisa, a divisione di tempo, da tutti dispositivi che vi sono collegati. Tale banda risulta poi limitata anche in virtù della frequenza massima a cui un bus è in grado di operare, limitazione data soprattutto dalla lunghezza delle interconnessioni. Per i nuovi sistemi MPSoC si rende quindi necessario un diverso approccio. La soluzione a questo problema sono le NoC (Network on Chip). Nelle NoC, ogni processore, è collegato esclusivamente ai processori immediatamente adiacenti, attraverso un canale di comuni-

23 1.1 Network on Chip 9 cazione punto a punto. La comunicazione tra i diversi nodi della rete, avviene mediante scambio di pacchetti. Per raggiungere il destinatario, quindi, ogni pacchetto può passare attraverso differenti nodi e il tragitto percorso da due messaggi consecutivi e aventi lo stesso destinatario, non è detto seguano lo stesso percorso [16]. Ispirata dalle reti di computer, il Figura 1.2: Esempio di sistema di comunicazione basato su NoC protocollo di comunicazione, si basa su un adattamento del stack di comunicazione OSI a 7 livelli [1] [20]. Le tematiche che devono essere prese in considerazione, per il progetto di una NoC, sono la tipologia della rete (connessione dei canali di comunicazione), il protocollo di comunicazione (il modo in cui avviene la comunicazione tra i diversi canali), formato dei

24 10 Sistemi on chip multi-processore pacchetti (definizione dei pacchetti attraverso la quale avviene la comunicazione) e frequenza massima di funzionamento. La caratteristica peculiare di questo sistema, è che la banda messa a disposizione dalla NoC cresce linearmente con il numero di sistemi di cui è composta [2] mantenendo al contempo il sistema molto più scalabile [3] rispetto un sistema a bus. L elemento centrale di queste architetture sono i dispositivi che implementano la comunicazione, i router. Questi dispositivi accompagnano ogni elemento (processore o qualsiasi sistema, anche più complesso) raggiunto dalla NoC ed implementano le funzionalità di rete necessarie per la comunicazione di tutti i canali. Dal punto di vista della topologia, vi sono differenti alternative: regolare e irregolare. Il primo caso, mostrato in figura 1.2, comporta notevoli vantaggi dal punto di vista progettuale e permette un facile controllo su tutti parametri elettrici dalla linea di comunicazione, non che, sui disturbi che la affliggono (es: crosstalk). D altra parte, una simile implementazione, potrebbe causare un utilizzo sbilanciato della rete, con parti di essa congestionate e parti sotto utilizzate. Ovviamente solo una corretta politica di instradamento dei messaggi, può cercare di far fronte a questa problematica. La progettazione di NoC irregolare, presenta notevoli vantaggi in termini di ottimizzazione della congestione del traffico, ma presuppone un iter di progettazione più difficoltoso: si perdono i vantaggi che si hanno in fase di definizione del layout che consegue a una struttura regolare e si presenta la necessità di valutare a priori i nodi di rete maggiormente critici. La NoC può poi essere organizzata secondo diverse topologie. In figura 1.3 vengono presentati alcuni esempi. Ognuno degli approcci proposti, comporta un diverso trade-off tra diverse metriche che caratterizzano una NoC, tra cui: complessitá delle interconnessioni, prestazioni delle interconnessioni, complessità dei router, distanza media tra i vari elementi della rete, e ovviamente, scalabilità del sistema. La scelta di una particolare topologia, dipende ovviamente dall aspetto tecnologico più rilevante nel progetto del particolare SoC.

25 1.2 Dynamic Voltage and Frequency Scaling 11 Figura 1.3: Diverse topologie di una NoC 1.2 Dynamic Voltage and Frequency Scaling Molte delle applicazioni per cui un MPSoC potrebbe essere utilizzato, potrebbero essere di tipo portatile. Da qui, la necessità di ridurre al minimo il consumo energetico dei dispositivi, al fine, di allungare la durate delle batterie attraverso le quali questi sistemi sono alimentati. Durante il normale utilizzo, molti dei processori presenti nel sistema non vengono utilizzati al massimo delle potenzialità computazionali, ma, per la maggior parte del tempo, sono inattivi, o eseguono calcoli non critici, per i quali non è necessaria la massima velocità. Risulta evidente come un tale scenario comporti un notevole spreco energetico qualora questi processori, rimangano attivi, o operanti alla massima frequenza. Una tecnica progettuale in grado di porre rimedio a questa problematica è chiamata DVFS (Dynamic Voltage and Frequency Scaling). Mediante questa tecnica, è possibile modificare a run time, sia la frequenza di lavoro di un particolare processore si la sua tensione di alimentazione, qualora il processore non necessiti del massimo

26 12 Sistemi on chip multi-processore delle prestazioni (es: compito di controllo) [15]. Un esempio il Pentium M. L adozione poi di sistemi di tipo GALS [20], permette di attuare questo tipo di scaling a ognuno dei processori, con la minima interferenza nei confronti degli altri. In questo modo, non solo è possibile spegnere parti inutilizzate del circuito, ma è possibile anche regolare la capacità computazionale di ogni dispositivo in base al carico di lavoro richiesto. Questo tipo di soluzione comporta quindi un notevole risparmio energetico. 1.3 Modello di programmazione La sfida maggiore che riguardante i sistemi MPSoC, è derivata dalla difficoltà di programmazione. Lo sviluppo di software per sistemi con un singolo core di elaborazione, avviene ormai da molti anni, e tradurre un algoritmo attraverso un linguaggio di tipo sequenziale risulta immediato [4]. La prima forma di parallelismo introdotta, è stata quella a livello di istruzione (ILP Instruction Level Parallelism) la quale aveva come base hardware, processori di tipo superscalare, dotati cioè di più canali di elaborazione o datapath. In questo caso, erano i compilatori a cercare di estrarre massimo del parallelismo che era possibile ottenere dal particolare algoritmo. A questo tipo di approccio se ne è contrapposto, o in certi casi aggiunto, un secondo, il quale si pone ad un livello superiore e porta a definire un parallelismo a livello di processo o thread (TLP Thread Level Parallelism). Questo tipo di approccio assicura maggiori prestazioni e flessibilità rispetto il ILP [1]. Risulta evidente come i sistemi MPSoC si prestino naturalmente al supporto di questo tipo di programmazione [8]. Dal punto di vista dell organizzazione della memoria, vi sono anche in questo caso due differenti approcci. Il primo prevede un unica memoria condivisa da tutti i processori, dove ognuno di essi ne ha una visione globale (SMP Symmetric Multi Processing), il secondo, invece, prevede che ognuno di essi abbia una memoria locale dedicata (AMP Asimmetric Multi Processing). Lo scenario che si presenta quindi è quello in cui una moltitudine di processi vengono eseguiti simultaneamente, con la possibilità di scam-

Architetture CISC e RISC

Architetture CISC e RISC FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

Modello OSI e architettura TCP/IP

Modello OSI e architettura TCP/IP Modello OSI e architettura TCP/IP Differenza tra modello e architettura - Modello: è puramente teorico, definisce relazioni e caratteristiche dei livelli ma non i protocolli effettivi - Architettura: è

Dettagli

Architettura dei Calcolatori

Architettura dei Calcolatori Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie

Dettagli

Lezione n.19 Processori RISC e CISC

Lezione n.19 Processori RISC e CISC Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni

Dettagli

CIRCUITI INTEGRATI ESEMPI: INTEL

CIRCUITI INTEGRATI ESEMPI: INTEL CIRCUITI INTEGRATI Costruzione di circuiti (logici e non) su un substrato di silicio. Non solo la parte attiva, ma anche le connessioni tra le porte. Incredibile miglioramento nelle prestazioni, nell affidabilità

Dettagli

VIRTUALIZE IT. www.digibyte.it - digibyte@digibyte.it

VIRTUALIZE IT. www.digibyte.it - digibyte@digibyte.it il server? virtualizzalo!! Se ti stai domandando: ma cosa stanno dicendo? ancora non sai che la virtualizzazione è una tecnologia software, oggi ormai consolidata, che sta progressivamente modificando

Dettagli

Il Concetto di Processo

Il Concetto di Processo Processi e Thread Il Concetto di Processo Il processo è un programma in esecuzione. È l unità di esecuzione all interno del S.O. Solitamente, l esecuzione di un processo è sequenziale (le istruzioni vengono

Dettagli

Caratteristiche raccomandate del Network in un progetto di Home Automation

Caratteristiche raccomandate del Network in un progetto di Home Automation Caratteristiche raccomandate del Network in un progetto di Home Automation Uno degli aspetti progettuali più importanti di un sistema Control4 è la rete. Una rete mal progettata, in molti casi, si tradurrà

Dettagli

Trasmissione Seriale e Parallela. Interfacce di Comunicazione. Esempio di Decodifica del Segnale. Ricezione e Decodifica. Prof.

Trasmissione Seriale e Parallela. Interfacce di Comunicazione. Esempio di Decodifica del Segnale. Ricezione e Decodifica. Prof. Interfacce di Comunicazione Università degli studi di Salerno Laurea in Informatica I semestre 03/04 Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ 2 Trasmissione

Dettagli

Progettazione di sistemi Embedded

Progettazione di sistemi Embedded Progettazione di sistemi Embedded Corso introduttivo di progettazione di sistemi embedded A.S. 2013/2014 proff. Nicola Masarone e Stefano Salvatori Eccetto dove diversamente specificato, i contenuti di

Dettagli

Firewall. Generalità. Un firewall può essere sia un apparato hardware sia un programma software.

Firewall. Generalità. Un firewall può essere sia un apparato hardware sia un programma software. Generalità Definizione Un firewall è un sistema che protegge i computer connessi in rete da attacchi intenzionali mirati a compromettere il funzionamento del sistema, alterare i dati ivi memorizzati, accedere

Dettagli

CALCOLATORI ELETTRONICI 29 giugno 2010

CALCOLATORI ELETTRONICI 29 giugno 2010 CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Introduzione alle applicazioni di rete

Introduzione alle applicazioni di rete Introduzione alle applicazioni di rete Definizioni base Modelli client-server e peer-to-peer Socket API Scelta del tipo di servizio Indirizzamento dei processi Identificazione di un servizio Concorrenza

Dettagli

I componenti di un Sistema di elaborazione. CPU (central process unit)

I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.

Dettagli

Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia

Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia Università degli Studi di Modena e Reggio Emilia Facoltà di Ingegneria Sede di Reggio Emilia Corso di Laurea Specialistica in Ingegneria Meccatronica a.a. 2008/2009 Corso di CALCOLATORI ELETTRONICI Capitolo

Dettagli

Mod. 4: L architettura TCP/ IP Classe 5 I ITIS G. Ferraris a.s. 2011 / 2012 Marcianise (CE) Prof. M. Simone

Mod. 4: L architettura TCP/ IP Classe 5 I ITIS G. Ferraris a.s. 2011 / 2012 Marcianise (CE) Prof. M. Simone Paragrafo 1 Prerequisiti Definizione di applicazione server Essa è un servizio che è in esecuzione su un server 1 al fine di essere disponibile per tutti gli host che lo richiedono. Esempi sono: il servizio

Dettagli

Cos è un protocollo? Ciao. Ciao 2:00. tempo. Un protocollo umano e un protocollo di reti di computer:

Cos è un protocollo? Ciao. Ciao 2:00. <file> tempo. Un protocollo umano e un protocollo di reti di computer: Cos è un protocollo? Un protocollo umano e un protocollo di reti di computer: Ciao Ciao Hai l ora? 2:00 tempo TCP connection request TCP connection reply. Get http://www.di.unito.it/index.htm Domanda:

Dettagli

Articolo. Dieci buoni motivi per acquistare una telecamere di rete Ovvero, quello che il vostro fornitore di telecamere analogiche non vi dirà mai

Articolo. Dieci buoni motivi per acquistare una telecamere di rete Ovvero, quello che il vostro fornitore di telecamere analogiche non vi dirà mai Articolo Dieci buoni motivi per acquistare una telecamere di rete Ovvero, quello che il vostro fornitore di telecamere analogiche non vi dirà mai INDICE Introduzione 3 Dieci cose che il vostro fornitore

Dettagli

Sistemi di supporto alle decisioni Ing. Valerio Lacagnina

Sistemi di supporto alle decisioni Ing. Valerio Lacagnina Cosa è il DSS L elevato sviluppo dei personal computer, delle reti di calcolatori, dei sistemi database di grandi dimensioni, e la forte espansione di modelli basati sui calcolatori rappresentano gli sviluppi

Dettagli

Bus di sistema. Bus di sistema

Bus di sistema. Bus di sistema Bus di sistema Permette la comunicazione (scambio di dati) tra i diversi dispositivi che costituiscono il calcolatore E costituito da un insieme di fili metallici che danno luogo ad un collegamento aperto

Dettagli

Le funzioni di una rete (parte 1)

Le funzioni di una rete (parte 1) Marco Listanti Le funzioni di una rete (parte 1) Copertura cellulare e funzioni i di base di una rete mobile Strategia cellulare Lo sviluppo delle comunicazioni mobili è stato per lungo tempo frenato da

Dettagli

CARATTERISTICHE DELLE CRYPTO BOX

CARATTERISTICHE DELLE CRYPTO BOX Secure Stream PANORAMICA Il sistema Secure Stream è costituito da due appliance (Crypto BOX) in grado di stabilire tra loro un collegamento sicuro. Le Crypto BOX sono dei veri e propri router in grado

Dettagli

Elementi di Informatica e Programmazione

Elementi di Informatica e Programmazione Elementi di Informatica e Programmazione Le Reti di Calcolatori (parte 2) Corsi di Laurea in: Ingegneria Civile Ingegneria per l Ambiente e il Territorio Università degli Studi di Brescia Docente: Daniela

Dettagli

Inizializzazione degli Host. BOOTP e DHCP

Inizializzazione degli Host. BOOTP e DHCP BOOTP e DHCP a.a. 2002/03 Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/~auletta/ Università degli studi di Salerno Laurea e Diploma in Informatica 1 Inizializzazione degli Host Un

Dettagli

Le telecamere Installate verranno connesse ad Unità di elaborazione multiplexer per la gestione e la verifica di gruppi omogenei di 4-8-16-32-48-64

Le telecamere Installate verranno connesse ad Unità di elaborazione multiplexer per la gestione e la verifica di gruppi omogenei di 4-8-16-32-48-64 Le telecamere Installate verranno connesse ad Unità di elaborazione multiplexer per la gestione e la verifica di gruppi omogenei di 4-8-16-32-48-64 telecamere. I sistemi di acquisizione ed archiviazione

Dettagli

Guida Dell di base all'acquisto dei server

Guida Dell di base all'acquisto dei server Guida Dell di base all'acquisto dei server Per le piccole aziende che dispongono di più computer è opportuno investire in un server che aiuti a garantire la sicurezza e l'organizzazione dei dati, consentendo

Dettagli

Per questa ragione il nostro sforzo si è concentrato sugli aspetti elencati qui di seguito:

Per questa ragione il nostro sforzo si è concentrato sugli aspetti elencati qui di seguito: Autore : Giulio Martino IT Security, Network and Voice Manager Technical Writer e Supporter di ISAServer.it www.isaserver.it www.ocsserver.it www.voipexperts.it - blogs.dotnethell.it/isacab giulio.martino@isaserver.it

Dettagli

Informatica per la comunicazione" - lezione 9 -

Informatica per la comunicazione - lezione 9 - Informatica per la comunicazione" - lezione 9 - Protocolli di livello intermedio:" TCP/IP" IP: Internet Protocol" E il protocollo che viene seguito per trasmettere un pacchetto da un host a un altro, in

Dettagli

Inter Process Communication. Laboratorio Software 2008-2009 C. Brandolese

Inter Process Communication. Laboratorio Software 2008-2009 C. Brandolese Inter Process Communication Laboratorio Software 2008-2009 C. Brandolese Introduzione Più processi o thread Concorrono alla relaizzazione di una funzione applicativa Devono poter realizzare Sincronizzazione

Dettagli

MPLS è una tecnologia ad alte prestazioni per l instradamento di pacchetti IP attraverso una rete condivisa

MPLS è una tecnologia ad alte prestazioni per l instradamento di pacchetti IP attraverso una rete condivisa Cosa è MPLS MPLS è una tecnologia ad alte prestazioni per l instradamento di pacchetti IP attraverso una rete condivisa L idea di base consiste nell associare a ciascun pacchetto un breve identificativo

Dettagli

CALCOLATORI ELETTRONICI 31 marzo 2015

CALCOLATORI ELETTRONICI 31 marzo 2015 CALCOLATORI ELETTRONICI 31 marzo 2015 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1. Tradurre in linguaggio assembly MIPS il seguente frammento di

Dettagli

Informatica Applicata

Informatica Applicata Ing. Irina Trubitsyna Concetti Introduttivi Programma del corso Obiettivi: Il corso di illustra i principi fondamentali della programmazione con riferimento al linguaggio C. In particolare privilegia gli

Dettagli

Introduzione alla Programmazione ad Oggetti in C++

Introduzione alla Programmazione ad Oggetti in C++ Introduzione alla Programmazione ad Oggetti in C++ Lezione 1 Cosa è la Programmazione Orientata agli Oggetti Metodologia per costruire prodotti software di grosse dimensioni che siano affidabili e facilmente

Dettagli

Integrazione. Ecad. Mcad. Ecad - MENTOR GRAPHICS

Integrazione. Ecad. Mcad. Ecad - MENTOR GRAPHICS Integrazione Ecad Mcad Ecad - MENTOR GRAPHICS MENTOR GRAPHICS - PADS La crescente complessità del mercato della progettazione elettronica impone l esigenza di realizzare prodotti di dimensioni sempre più

Dettagli

Business Process Management

Business Process Management Corso di Certificazione in Business Process Management Progetto Didattico 2015 con la supervisione scientifica del Dipartimento di Informatica Università degli Studi di Torino Responsabile scientifico

Dettagli

DynDevice ECM. La Suite di applicazioni web per velocizzare, standardizzare e ottimizzare il flusso delle informazioni aziendali

DynDevice ECM. La Suite di applicazioni web per velocizzare, standardizzare e ottimizzare il flusso delle informazioni aziendali DynDevice ECM La Suite di applicazioni web per velocizzare, standardizzare e ottimizzare il flusso delle informazioni aziendali Presentazione DynDevice ECM Cos è DynDevice ICMS Le soluzioni di DynDevice

Dettagli

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1

LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1 LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza

Dettagli

ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione.

ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione. ALLEGATO al verbale della riunione del 3 Settembre 2010, del Dipartimento di Elettrotecnica e Automazione. COMPETENZE MINIME- INDIRIZZO : ELETTROTECNICA ED AUTOMAZIONE 1) CORSO ORDINARIO Disciplina: ELETTROTECNICA

Dettagli

Introduzione alle pipeline e all'architettura RISC

Introduzione alle pipeline e all'architettura RISC Introduzione alle pipeline e all'architettura RISC Introduzione Pipeline Processori RISC Salti Appendice A: Storia Bibliografia Versione con i frame Versione in pdf Architettura del processore Una possibile

Dettagli

END-TO-END SERVICE QUALITY. LA CULTURA DELLA QUALITÀ DAL CONTROLLO DELLE RISORSE ALLA SODDISFAZIONE DEL CLIENTE

END-TO-END SERVICE QUALITY. LA CULTURA DELLA QUALITÀ DAL CONTROLLO DELLE RISORSE ALLA SODDISFAZIONE DEL CLIENTE END-TO-END SERVICE QUALITY. LA CULTURA DELLA QUALITÀ DAL CONTROLLO DELLE RISORSE ALLA SODDISFAZIONE In un mercato delle Telecomunicazioni sempre più orientato alla riduzione delle tariffe e dei costi di

Dettagli

Architettura di un sistema informatico 1 CONCETTI GENERALI

Architettura di un sistema informatico 1 CONCETTI GENERALI Architettura di un sistema informatico Realizzata dal Dott. Dino Feragalli 1 CONCETTI GENERALI 1.1 Obiettivi Il seguente progetto vuole descrivere l amministrazione dell ITC (Information Tecnology end

Dettagli

Descrizioni VHDL Behavioral

Descrizioni VHDL Behavioral 1 Descrizioni VHDL Behavioral In questo capitolo vedremo come la struttura di un sistema digitale è descritto in VHDL utilizzando descrizioni di tipo comportamentale. Outline: process wait statements,

Dettagli

Università di Venezia Corso di Laurea in Informatica. Marco Fusaro KPMG S.p.A.

Università di Venezia Corso di Laurea in Informatica. Marco Fusaro KPMG S.p.A. Università di Venezia Corso di Laurea in Informatica Laboratorio di Informatica Applicata Introduzione all IT Governance Lezione 5 Marco Fusaro KPMG S.p.A. 1 CobiT: strumento per la comprensione di una

Dettagli

SAI QUANTO TEMPO IMPIEGHI A RINTRACCIARE UN DOCUMENTO, UN NUMERO DI TELEFONO O UNA E-MAIL?

SAI QUANTO TEMPO IMPIEGHI A RINTRACCIARE UN DOCUMENTO, UN NUMERO DI TELEFONO O UNA E-MAIL? archiviazione ottica, conservazione e il protocollo dei SAI QUANTO TEMPO IMPIEGHI A RINTRACCIARE UN DOCUMENTO, UN NUMERO DI TELEFONO O UNA E-MAIL? Il software Facile! BUSINESS Organizza l informazione

Dettagli

Analisi dei requisiti e casi d uso

Analisi dei requisiti e casi d uso Analisi dei requisiti e casi d uso Indice 1 Introduzione 2 1.1 Terminologia........................... 2 2 Modello della Web Application 5 3 Struttura della web Application 6 4 Casi di utilizzo della Web

Dettagli

Flops. Ad esempio nel caso del prodotto classico tra matrici, vengono eseguite 2*N 3 operazioni, quindi ad esempio:

Flops. Ad esempio nel caso del prodotto classico tra matrici, vengono eseguite 2*N 3 operazioni, quindi ad esempio: Flops FLOPS e' un'abbreviazione di Floating Point Operations Per Second e indica il numero di operazioni in virgola mobile eseguite in un secondo dalla CPU. (Top500 e il BlueGene) Ad esempio nel caso del

Dettagli

GUIDA ALLE SOLUZIONI

GUIDA ALLE SOLUZIONI La caratteristica delle trasmissioni digitali è " tutto o niente ": o il segnale è sufficiente, e quindi si riceve l'immagine, oppure è insufficiente, e allora l'immagine non c'è affatto. Non c'è quel

Dettagli

Procedura corretta per mappare con ECM Titanium

Procedura corretta per mappare con ECM Titanium Procedura corretta per mappare con ECM Titanium Introduzione: In questo documento troverete tutte le informazioni utili per mappare correttamente con il software ECM Titanium, partendo dalla lettura del

Dettagli

più del mercato applicazioni dei processi modificato. Reply www.reply.eu

più del mercato applicazioni dei processi modificato. Reply www.reply.eu SOA IN AMBITO TELCO Al fine di ottimizzare i costi e di migliorare la gestione dell'it, le aziende guardano, sempre più con maggiore interesse, alle problematiche di gestionee ed ottimizzazione dei processi

Dettagli

Elementi di rete che permettono lo scambio dei messaggi di segnalazione

Elementi di rete che permettono lo scambio dei messaggi di segnalazione SEGNALAZIONE Segnalazione e sistemi di segnalazione Segnalazione Messaggi tra elementi di una rete a commutazione di circuito (apparecchi di utente e centrali o fra le varie centrali) che permettono la

Dettagli

CALCOLATORI ELETTRONICI 15 aprile 2014

CALCOLATORI ELETTRONICI 15 aprile 2014 CALCOLATORI ELETTRONICI 15 aprile 2014 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado

Dettagli

Introduzione alle VLAN Autore: Roberto Bandiera 21 gennaio 2015

Introduzione alle VLAN Autore: Roberto Bandiera 21 gennaio 2015 Introduzione alle VLAN Autore: Roberto Bandiera 21 gennaio 2015 Definizione Mentre una LAN è una rete locale costituita da un certo numero di pc connessi ad uno switch, una VLAN è una LAN VIRTUALE (Virtual

Dettagli

Esperienze e soluzioni realizzate nell ambito del Progetto S.I.MO.NE

Esperienze e soluzioni realizzate nell ambito del Progetto S.I.MO.NE Programma Enti Locali Innovazione di Sistema Esperienze e soluzioni realizzate nell ambito del Progetto S.I.MO.NE 1 Premessa Il presente documento ha lo scopo di facilitare la disseminazione e il riuso

Dettagli

> MULTI TASKING > MULTI PROCESS > MULTI CORE

> MULTI TASKING > MULTI PROCESS > MULTI CORE > MULTI TASKING > MULTI PROCESS > MULTI CORE WorkNC V21 multicore 64 bits : Benefici di WorkNC Aumento generale della produttività, grazie alle nuove tecnologie multi-core, 64 bit e Windows 7 Calcolo di

Dettagli

Neomobile incentra l infrastruttura IT su Microsoft ALM, arrivando a 40 nuovi rilasci a settimana

Neomobile incentra l infrastruttura IT su Microsoft ALM, arrivando a 40 nuovi rilasci a settimana Storie di successo Microsoft per le Imprese Scenario: Software e Development Settore: Servizi In collaborazione con Neomobile incentra l infrastruttura IT su Microsoft ALM, arrivando a 40 nuovi rilasci

Dettagli

Introduzione al GIS (Geographic Information System)

Introduzione al GIS (Geographic Information System) Introduzione al GIS (Geographic Information System) Sommario 1. COS E IL GIS?... 3 2. CARATTERISTICHE DI UN GIS... 3 3. COMPONENTI DI UN GIS... 4 4. CONTENUTI DI UN GIS... 5 5. FASI OPERATIVE CARATTERIZZANTI

Dettagli

1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame.

1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame. 1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame. (a) Da quanti bit è costituito l indirizzo logico? (b) Da quanti bit

Dettagli

L evoluzione del software per l azienda moderna. Gestirsi / Capirsi / Migliorarsi

L evoluzione del software per l azienda moderna. Gestirsi / Capirsi / Migliorarsi IL GESTIONALE DEL FUTURO L evoluzione del software per l azienda moderna Gestirsi / Capirsi / Migliorarsi IL MERCATO ITALIANO L Italia è rappresentata da un numero elevato di piccole e medie aziende che

Dettagli

Informatica. Scopo della lezione

Informatica. Scopo della lezione 1 Informatica per laurea diarea non informatica LEZIONE 1 - Cos è l informatica 2 Scopo della lezione Introdurre le nozioni base della materia Definire le differenze tra hardware e software Individuare

Dettagli

Web Conferencing and Collaboration tool

Web Conferencing and Collaboration tool Web Conferencing and Collaboration tool La piattaforma Meetecho Piattaforma di Web Conferencing e Collaborazione on line in tempo reale Caratteristiche generali Soluzione client-server progettata per essere

Dettagli

12.5 UDP (User Datagram Protocol)

12.5 UDP (User Datagram Protocol) CAPITOLO 12. SUITE DI PROTOCOLLI TCP/IP 88 12.5 UDP (User Datagram Protocol) L UDP (User Datagram Protocol) é uno dei due protocolli del livello di trasporto. Come l IP, é un protocollo inaffidabile, che

Dettagli

Controllare un nastro trasportatore fischertechnik con Arduino

Controllare un nastro trasportatore fischertechnik con Arduino TITOLO ESPERIENZA: Controllare un nastro trasportatore fischertechnik con Arduino PRODOTTI UTILIZZATI: OBIETTIVO: AUTORE: RINGRAZIAMENTI: Interfacciare e controllare un modello di nastro trasportatore

Dettagli

Routing (instradamento) in Internet. Internet globalmente consiste di Sistemi Autonomi (AS) interconnessi:

Routing (instradamento) in Internet. Internet globalmente consiste di Sistemi Autonomi (AS) interconnessi: Routing (instradamento) in Internet Internet globalmente consiste di Sistemi Autonomi (AS) interconnessi: Stub AS: istituzione piccola Multihomed AS: grande istituzione (nessun ( transito Transit AS: provider

Dettagli

Energy Data Management System (EDMS): la soluzione software per una gestione efficiente dell energia secondo lo standard ISO 50001

Energy Data Management System (EDMS): la soluzione software per una gestione efficiente dell energia secondo lo standard ISO 50001 Energy Data Management System (EDMS): la soluzione software per una gestione efficiente dell energia secondo lo standard ISO 50001 Oggi più che mai, le aziende italiane sentono la necessità di raccogliere,

Dettagli

Sistemi Operativi 1. Mattia Monga. a.a. 2008/09. Dip. di Informatica e Comunicazione Università degli Studi di Milano, Italia mattia.monga@unimi.

Sistemi Operativi 1. Mattia Monga. a.a. 2008/09. Dip. di Informatica e Comunicazione Università degli Studi di Milano, Italia mattia.monga@unimi. 1 Mattia Dip. di Informatica e Comunicazione Università degli Studi di Milano, Italia mattia.monga@unimi.it a.a. 2008/09 1 c 2009 M.. Creative Commons Attribuzione-Condividi allo stesso modo 2.5 Italia

Dettagli

Fig. 1 - L apparato radio CNR2000

Fig. 1 - L apparato radio CNR2000 EO ESCLUSIVA L articolo descrive la strategia seguita nella progettazione e realizzazione della funzionalità di Frequency Hopping per un apparato radio preesistente: la radio tattica CNR2000, di produzione

Dettagli

Università degli Studi di Parma. Facoltà di Scienze MM. FF. NN. Corso di Laurea in Informatica

Università degli Studi di Parma. Facoltà di Scienze MM. FF. NN. Corso di Laurea in Informatica Università degli Studi di Parma Facoltà di Scienze MM. FF. NN. Corso di Laurea in Informatica A.A. 2007-08 CORSO DI INGEGNERIA DEL SOFTWARE Prof. Giulio Destri http://www.areasp.com (C) 2007 AreaSP for

Dettagli

Sizing di un infrastruttura server con VMware

Sizing di un infrastruttura server con VMware Sizing di un infrastruttura server con VMware v1.1 Matteo Cappelli Vediamo una serie di best practices per progettare e dimensionare un infrastruttura di server virtuali con VMware vsphere 5.0. Innanzitutto

Dettagli

Cenni su Preamplificatori, mixer e segnali

Cenni su Preamplificatori, mixer e segnali Cenni su Preamplificatori, mixer e segnali Preamplificazione: spalanca le porte al suono! Tra mixer, scheda audio, amplificazione, registrazione, il segnale audio compie un viaggio complicato, fatto a

Dettagli

Le funzionalità di un DBMS

Le funzionalità di un DBMS Le funzionalità di un DBMS Sistemi Informativi L-A Home Page del corso: http://www-db.deis.unibo.it/courses/sil-a/ Versione elettronica: DBMS.pdf Sistemi Informativi L-A DBMS: principali funzionalità Le

Dettagli

Gestione delle Architetture e dei Servizi IT con ADOit. Un Prodotto della Suite BOC Management Office

Gestione delle Architetture e dei Servizi IT con ADOit. Un Prodotto della Suite BOC Management Office Gestione delle Architetture e dei Servizi IT con ADOit Un Prodotto della Suite BOC Management Office Controllo Globale e Permanente delle Architetture IT Aziendali e dei Processi IT: IT-Governance Definire

Dettagli

Guida alle offerte di finanziamento per le medie imprese

Guida alle offerte di finanziamento per le medie imprese IBM Global Financing Guida alle offerte di finanziamento per le medie imprese Realizzata da IBM Global Financing ibm.com/financing/it Guida alle offerte di finanziamento per le medie imprese La gestione

Dettagli

Prova di Esame - Rete Internet (ing. Giovanni Neglia) Prova completa Mercoledì 2 Marzo 2005, ore 14.30

Prova di Esame - Rete Internet (ing. Giovanni Neglia) Prova completa Mercoledì 2 Marzo 2005, ore 14.30 Prova di Esame - Rete Internet (ing. Giovanni Neglia) Prova completa Mercoledì 2 Marzo 2005, ore 14.30 NB: alcune domande hanno risposta multipla: si richiede di identificare TUTTE le risposte corrette.

Dettagli

Progetto VirtualCED Clustered

Progetto VirtualCED Clustered Progetto VirtualCED Clustered Un passo indietro Il progetto VirtualCED, descritto in un precedente articolo 1, è ormai stato implementato con successo. Riassumendo brevemente, si tratta di un progetto

Dettagli

Web conferencing e collaborazione in tempo reale su Internet: la piattaforma Meetecho

Web conferencing e collaborazione in tempo reale su Internet: la piattaforma Meetecho Web conferencing e collaborazione in tempo reale su Internet: la piattaforma Meetecho Tobia Castaldi Alessandro Amirante Lorenzo Miniero Simon Pietro Romano Giorgio Ventre 02/10/2009 GARR 2009 "Network

Dettagli

Middleware Laboratory. Dai sistemi concorrenti ai sistemi distribuiti

Middleware Laboratory. Dai sistemi concorrenti ai sistemi distribuiti Dai sistemi concorrenti ai sistemi distribuiti Problemi nei sistemi concorrenti e distribuiti I sistemi concorrenti e distribuiti hanno in comune l ovvio problema di coordinare le varie attività dei differenti

Dettagli

Anche tu utilizzi lastre (X-Ray Film) in Chemiluminescenza?

Anche tu utilizzi lastre (X-Ray Film) in Chemiluminescenza? Anche tu utilizzi lastre (X-Ray Film) in Chemiluminescenza? Con ALLIANCE Uvitec di Eppendorf Italia risparmi tempo e materiale di consumo, ottieni immagini quantificabili e ci guadagni anche in salute.

Dettagli

Controllori a Logica Programmabile. Cos è un PLC? Cenni storici. Cenni storici. Cenni storici. Definizione dallo Standard IEC 61131

Controllori a Logica Programmabile. Cos è un PLC? Cenni storici. Cenni storici. Cenni storici. Definizione dallo Standard IEC 61131 Controllori a Logica mabile Nella presente lezione vedremo le caratteristiche principali del controllore a logica programmabile (in inglese, mable Logic Controller, o PLC). In particolare, ci soffermeremo

Dettagli

La suite Dental Trey che semplifica il tuo mondo.

La suite Dental Trey che semplifica il tuo mondo. La suite Dental Trey che semplifica il tuo mondo. impostazioni di sistema postazione clinica studio privato sterilizzazione magazzino segreteria amministrazione sala di attesa caratteristiche UNO tiene

Dettagli

2. Infrastruttura e sicurezza (Equivalente al Pillar 2-3 e 4 della Ade)

2. Infrastruttura e sicurezza (Equivalente al Pillar 2-3 e 4 della Ade) AGENDA DIGITALE ITALIANA 1. Struttura dell Agenda Italia, confronto con quella Europea La cabina di regia parte con il piede sbagliato poiché ridisegna l Agenda Europea modificandone l organizzazione e

Dettagli

Il Business Process Management: nuova via verso la competitività aziendale

Il Business Process Management: nuova via verso la competitività aziendale Il Business Process Management: nuova via verso la competitività Renata Bortolin Che cosa significa Business Process Management? In che cosa si distingue dal Business Process Reingeneering? Cosa ha a che

Dettagli

Intalio. Leader nei Sistemi Open Source per il Business Process Management. Andrea Calcagno Amministratore Delegato

Intalio. Leader nei Sistemi Open Source per il Business Process Management. Andrea Calcagno Amministratore Delegato Intalio Convegno Open Source per la Pubblica Amministrazione Leader nei Sistemi Open Source per il Business Process Management Navacchio 4 Dicembre 2008 Andrea Calcagno Amministratore Delegato 20081129-1

Dettagli

IT-BOOK. Domini Hosting Web marketing E-mail e PEC

IT-BOOK. Domini Hosting Web marketing E-mail e PEC 5 giugno 09 IT-BOOK Configurazioni e cartatteristiche tecniche possono essere soggette a variazioni senza preavviso. Tutti i marchi citati sono registrati dai rispettivi proprietari. Non gettare per terra:

Dettagli

Determinare la grandezza della sottorete

Determinare la grandezza della sottorete Determinare la grandezza della sottorete Ogni rete IP possiede due indirizzi non assegnabili direttamente agli host l indirizzo della rete a cui appartiene e l'indirizzo di broadcast. Quando si creano

Dettagli

6. Le ricerche di marketing

6. Le ricerche di marketing Università degli Studi di Urbino Carlo Bo Facoltà di Lingue e Letterature Straniere Corso di Laurea in Lingue e Cultura per l Impresa 6. Le ricerche di marketing Prof. Fabio Forlani Urbino, 29/III/2011

Dettagli

Microelettronica Corso introduttivo di progettazione di sistemi embedded

Microelettronica Corso introduttivo di progettazione di sistemi embedded Microelettronica Corso introduttivo di progettazione di sistemi embedded Introduzione prof. Stefano Salvatori A.A. 2014/2015 Eccetto dove diversamente specificato, i contenuti di questo documento sono

Dettagli

Estensione di un servizo di messaggistica per telefonia mobile (per una società di agenti TuCSoN)

Estensione di un servizo di messaggistica per telefonia mobile (per una società di agenti TuCSoN) Estensione di un servizo di messaggistica per telefonia mobile (per una società di agenti TuCSoN) System Overview di Mattia Bargellini 1 CAPITOLO 1 1.1 Introduzione Il seguente progetto intende estendere

Dettagli

Il World Wide Web: nozioni introduttive

Il World Wide Web: nozioni introduttive Il World Wide Web: nozioni introduttive Dott. Nicole NOVIELLI novielli@di.uniba.it http://www.di.uniba.it/intint/people/nicole.html Cos è Internet! Acronimo di "interconnected networks" ("reti interconnesse")!

Dettagli

SMARTCARD Studente: Elvis Ciotti Prof: Luciano Margara 1

SMARTCARD Studente: Elvis Ciotti Prof: Luciano Margara 1 SMARTCARD Studente: Elvis Ciotti Prof: Luciano Margara 1 Introduzione SmartCard: Carta intelligente Evoluzione della carta magnetica Simile a piccolo computer : contiene memoria (a contatti elettrici)

Dettagli

- Antivirus, Firewall e buone norme di comportamento

- Antivirus, Firewall e buone norme di comportamento Reti Di cosa parleremo? - Definizione di Rete e Concetti di Base - Tipologie di reti - Tecnologie Wireless - Internet e WWW - Connessioni casalinghe a Internet - Posta elettronica, FTP e Internet Browser

Dettagli

Universita' di Ferrara Dipartimento di Matematica e Informatica. Algoritmi e Strutture Dati. Rappresentazione concreta di insiemi e Hash table

Universita' di Ferrara Dipartimento di Matematica e Informatica. Algoritmi e Strutture Dati. Rappresentazione concreta di insiemi e Hash table Universita' di Ferrara Dipartimento di Matematica e Informatica Algoritmi e Strutture Dati Rappresentazione concreta di insiemi e Hash table Copyright 2006-2015 by Claudio Salati. Lez. 9a 1 Rappresentazione

Dettagli

ARP (Address Resolution Protocol)

ARP (Address Resolution Protocol) ARP (Address Resolution Protocol) Il routing Indirizzo IP della stazione mittente conosce: - il proprio indirizzo (IP e MAC) - la netmask (cioè la subnet) - l indirizzo IP del default gateway, il router

Dettagli

Oscilloscopi serie WaveAce

Oscilloscopi serie WaveAce Oscilloscopi serie WaveAce 60 MHz 300 MHz Il collaudo facile, intelligente ed efficiente GLI STRUMENTI E LE FUNZIONI PER TUTTE LE TUE ESIGENZE DI COLLAUDO CARATTERISTICHE PRINCIPALI Banda analogica da

Dettagli

Le Armoniche INTRODUZIONE RIFASAMENTO DEI TRASFORMATORI - MT / BT

Le Armoniche INTRODUZIONE RIFASAMENTO DEI TRASFORMATORI - MT / BT Le Armoniche INTRODUZIONE Data una grandezza sinusoidale (fondamentale) si definisce armonica una grandezza sinusoidale di frequenza multipla. L ordine dell armonica è il rapporto tra la sua frequenza

Dettagli

DigitPA egovernment e Cloud computing

DigitPA egovernment e Cloud computing DigitPA egovernment e Cloud computing Esigenze ed esperienze dal punto di vista della domanda RELATORE: Francesco GERBINO 5 ottobre 2010 Agenda Presentazione della Società Le infrastrutture elaborative

Dettagli

Programmazione di un dispositivo 1to4INTGEN

Programmazione di un dispositivo 1to4INTGEN Programmazione di un dispositivo 1to4INTGEN Realizzazione di un sistema timesharing Materiale didattico a cura di: Prof. A. Mazzeo Ing. L. Romano Ing. L. Coppolino Ing. A. Cilardo Dipartimento di Informatica

Dettagli

LA TEMATICA. Questa situazione si traduce facilmente:

LA TEMATICA. Questa situazione si traduce facilmente: IDENTITY AND ACCESS MANAGEMENT: LA DEFINIZIONE DI UN MODELLO PROCEDURALE ED ORGANIZZATIVO CHE, SUPPORTATO DALLE INFRASTRUTTURE, SIA IN GRADO DI CREARE, GESTIRE ED UTILIZZARE LE IDENTITÀ DIGITALI SECONDO

Dettagli

Corso di Amministrazione di Sistema Parte I ITIL 3

Corso di Amministrazione di Sistema Parte I ITIL 3 Corso di Amministrazione di Sistema Parte I ITIL 3 Francesco Clabot Responsabile erogazione servizi tecnici 1 francesco.clabot@netcom-srl.it Fondamenti di ITIL per la Gestione dei Servizi Informatici Il

Dettagli