Minimizzazione di Reti Logiche Combinatorie Multi-livello

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Minimizzazione di Reti Logiche Combinatorie Multi-livello"

Transcript

1 Minimizzazione di Reti Logiche Combinatorie Multi-livello Maurizio Palesi Maurizio Palesi 1

2 Introduzione Obiettivo della sintesi logica: ottimizzazione delle cifre di merito area e prestazioni Prestazioni: valutate di norma come il ritardo di propagazione lungo il percorso critico Reti combinatorie a due livelli: si riducono contemporaneamente areae ritardo Reti combinatorie a più livelli: area e ritardo non procedono nella stessa direzione Maurizio Palesi 2

3 Introduzione I circuiti logici combinatori sono molto spesso realizzati come reti multi-livello di porte logiche Aumento dei gradi di libertà per l ottimizzazione Sfruttamento del trade-off area/ritardo Soddisfare i vincoli tecnologici Difficoltà di modeling e ottimizzazione Metodi esatti: praticamente non attuabili Euristiche (2 passi) Ottimizzazione trascurando i vincoli (semplici modelli per area e prestazioni) I vincoli sono presi in considerazione (library binding) Fattorizzazione Maurizio Palesi 3

4 Fattorizzazione Costo: 31 porte a 2 ingressi Ritardo: 5 f = xyzv + xyzv + xyzv + xyzv + xyzv + xyzv + xyzv + xyzv Corrispondente ad un circuito costituito da 8 porte AND a 4 ingressi e 1 porta OR a 8 ingressi Raramente disponibili in una libreria Caratterizzati da ritardi elevati Maurizio Palesi 4

5 Fattorizzazione f = xyzv + xyzv + xyzv + xyzv + xyzv + xyzv + xyzv + xyzv Applicando la proprità distributiva del prodotto rispetto alla somma f = xy(zv + zv) + xy(zv + zv) + xy(zv + zv) + xy(zv + zv) Riapplicando nuovamente la stessa proprietà f = (xy + xy)(zv + zv) + (xy + xy)(zv + zv) Ricordando che (ab + ab) =(ab + ab) i = (xy + xy) j = (zv + zv) f = ij + ij Maurizio Palesi 5

6 Fattorizzazione Costo della rete ancora di 9 porte logiche Ma tutte le porte sono a 2 ingressi Numero di letterali da 32 a 12 Costo: 9 porte a 2 ingressi Ritardo: 4 Maurizio Palesi 6

7 Fattorizzazione La tecnica di fattorizzazione, se applicata manualmente, implica una certa misura di intuito (o di fortuna) da parte del progettista Deve sapere scegliere nel modo migliore i termini rispetto a cui fattorizzare e l ordine Spesso occore effettuare una fase di espansione (Teorema di Shannon) prima di fattorizzare Utilizzo di strumenti di progettazione automatica Maurizio Palesi 7

8 Esempio (1/3) Si supponga di disporre di porte con un massimo di 3 ingressi (ritardo uniforme τ) f = l + c *g*h + a*b *k + g*k + a *b *c *d *e + a*d *e *f + e *g *i + e *j La porta AND a cinque ingressi è realizzata come cascata di due AND a tre ingressi; l OR a otto ingressi realizzato con tre OR in parallelo seguiti da un OR finale Costo: 23 letterali Ritardo: 5 Maurizio Palesi 8

9 Esempio (2/3) Si proceda ora a fattorizzare k fra il 3 e il 4 termine f = l + c *g*h + k (a*b + g) + a *b *c *d *e + a*d *e *f + e *g *i + e *j ; Costo: 22 letterali Ritardo: 5 Si applichi ancora la fattorizzazione questa volta rispetto a e, per i termini dal 4 all ultimo f = l + c *g*h + k (a*b + g) + e *(a *b *c *d + a*d *f +g *i +j ); Costo: 19 letterali Ritardo: 6 Maurizio Palesi 9

10 Esempio (3/3) Infine, si applichi iterativamente la fattorizzazione entro la seconda parentesi, questa volta rispetto a d f = l + c *g*h + k *(a*b + g) + e *(d *(a *b *c + a*f )+g *i +j ) Costo: 18 letterali Ritardo: 7 Ritardo Area Maurizio Palesi 10

11 Obiettivi della Sintesi Nella realizzazione di reti combinatorie a più livelli, più che ricercare un ottimo (che non è sempre definibile in maniera univoca), si cerca una soluzione accettabile in termini di area e ritardo Sarebbe più corretto parlare di sintesi invece che di ottimizzazione. La sintesi può prevedere Minimizzazione dell'area (con vincolo sul ritardo) Minimizzazione del ritardo (con vincolo sull'area) Maurizio Palesi 11

12 Criteri Guida (1/2) Si pone il problema di scegliere rispetto a quale/quali variabili fattorizzare a ogni passo Quali variabili raccogliere a fattor comune? Fra quali termini? Si ricorre a semplici criteri-guida Maurizio Palesi 12

13 Criteri Guida (2/2) Partendo da una forma iniziale (tipicamente, una forma a due livelli) si costruisce una tabella in cui A ogni riga corrisponde uno dei termini prodotto (implicanti) presenti nella espressione Per ogni variabile si introducono due colonne una corrispondente alla forma naturale, una alla forma complementata; In ogni casella si scrive 1 se il letterale compare nell implicante, 0 altrimenti Nell ultima riga della tabella, colonna per colonna, si inserisce la somma aritmetica dei termini della colonna Un semplice indicatore di quanto sia presente il letterale nei diversi implicanti Maurizio Palesi 13

14 Esempio 1 (1/5) Si consideri f = a*c*d + a *b*c + a *b*d + b *c*d Si faccia riferimento a porte a 3 ingressi con ritardo uniforme Costo: 12 letterali Ritardo: 3 Maurizio Palesi 14

15 Esempio 1 (2/5) I letterali di maggior peso sono a, b, c, d Si nota inoltre che c e d compaiono nelle stesse righe Il termine cd è quindi un buon candidato per la fattorizzazione Si estraggono due tabelle Una costituita dalle righe in cui compaiono sia c sia d (estraendo cd dai rispettivi implicanti) e dalle colonne relative alle variabili residue L altra residua costituita da tutte le righe restanti La tabella completa (cioè la funzione) è la somma logica delle due Maurizio Palesi 15

16 Esempio 1 (3/5) Maurizio Palesi 16

17 Esempio 1 (4/5) Dalla tabella di sinistra non risultano ulteriori possibilità di fattorizzazione La tabella corrisponde alla somma dei due termini prodotto che marcano le righe (quindi ad a+b ) La tabella di destra porta a un ulteriore fattorizzazione rispetto al prodotto a b Anche in questo caso si estrae una tabella residua Maurizio Palesi 17

18 Esempio 1 (5/5) Dalla sequenza di passi ora visti si ottiene la forma fattorizzata f = d*c*(a+b ) + a *b*(c +d ) Costo: 8 letterali Ritardo: 3 Maurizio Palesi 18

19 Esempio 2 Maurizio Palesi 19

20 Esempio 3 Maurizio Palesi 20

21 Modelli di Reti Logiche Il comportamento di un circuito combinatorio a n ingressi ed m uscite può essere espresso da un vettore di funzioni Booleane: f i :B n {0,1,*}, i=1,2,...,m Tale funzione, che può essere non completamente specificata, rappresenta una corrispondenza esplicita tra lo spazio degli ingressi primari e lo spazio delle uscite primarie La struttura di un circuito combinatorio multi-livello, in termini di interconnessione di porte logiche, può essere descritta da una rete logica Una rete logica è una struttura che collega dei moduli (porte di I/O e porte logiche) attraverso reti di interconnessione Maurizio Palesi 21

22 Modelli di Reti Logiche (cont.) Una rete logica può essere rappresentata da un DAG (Directed Acyclic Graph) nel quale i vertici corrispondono ai moduli e i lati rappresentano reti a due terminali, nelle quali le reti originali a terminale multiplo sono state ridotte Una rete logica i cui moduli interni corrispondano a porte logiche appartenenti ad una libreria viene chiamata rete logica mappata (bounded or mapped logic network) Il comportamento di un circuito può essere rappresentato attraverso strutture equivalenti. Al contrario, un unico comportamento può essere derivato dalla struttura di un circuito Maurizio Palesi 22

23 Esempio di Rete Logica Comportamento logico di I/O x = ab y = c + ab a b c Rete logica mappata p q x y v a Grafo della rete logica v b v p v x v c v q v y Maurizio Palesi 23

24 Modelli di Reti Logiche Una rete logica non gerarchica rappresentata dal grafo G n (V,E) è costituita da: Un insieme di vertici V partizionato in 3 sotto-insiemi V I vertici relativi a ingressi primari e n i = V I numero degli ingressi primari V O vertici relativi a uscite primarie e n o = V o numero delle uscite primarie V G vertici interni e n g = V G numero dei vertici interni Ogni vertice è etichettato da una variabile Un insieme di funzioni booleane combinatorie scalari associate ai vertici interni Gli invertitori sono impliciti nel modello e non sono rappresentati. In pratica, ogni vertice può fornire segnali di entrambe le polarità (rete logica a doppia polarità) Maurizio Palesi 24

25 Modelli di Reti Logiche Esempio Si consideri la rete logica con variabili di ingresso primarie {a,b,c,d,e}, variabili di uscita primarie {w,x,y,z} descritta dalle seguenti equazioni p = ce + d e q = a + b r = p + a' s = r + b' t = ac + ad + bc + bd + e u = q'c + qc' + qc v = a'd + bd + c'd + ae' w = v x = s y = t z = u Maurizio Palesi 25

26 Modelli di Reti Logiche Esempio - Rappresentazione Costo associato alla rete logica = ( ) letterali = 33 letterali Maurizio Palesi 26

27 Stima dell Area L area occupata da una rete logica multi-livello è proporzionale al numero di porte logiche e alle interconnessioni (wiring) L area delle porte logiche è definibile una volta che si conosca la libreria tecnologica Valutabile parametricamente in base al numero di ingressi In base al numero di porte logiche equivalenti (NAND2) che implementano la corrispondente funzionalità logica e al numero di letterali L area dovuta ai collegamenti è molto più difficile da stimare Proporzionale al numero di letterali Maurizio Palesi 27

28 Stima del Ritardo Ritardo proporzionale al numero di livelli logici e alle interconnessioni Nel caso di bounded network (reti mappate su una libreria tecnologica), il ritardo di ogni singola porta logica è specificato Altrimenti il ritardo è stimato in base al ritardo associato ad ogni vertice (es. ritardo unitario per ogni vertice) Modelli di ritardo più sofisticati tengono conto del fan-out e delle interconnessioni associati ai vertici Ottimizzazione in timing = Ridurre il ritardo associato al percorso più lungo detto percorso critico Maurizio Palesi 28

29 Ottimizzazione Multi-livello: Metodi Metodi esatti Elevata complessità computazionale Non applicabili ai casi reali Metodi approssimati Metodi euristici basati sull applicazione iterativa di trasformazioni che preservano il comportamento di I/O L esecuzione di trasformazioni in qualunque sequenza salvaguarda l equivalenza della rete logica Metodi che differiscono per Tipo delle trasformazioni Selezione e ordine delle trasformazioni Maurizio Palesi 29

30 Ottimizzazione Multi-livello Problema della sintesi multi-livello Trovare un appropriata sequenza di trasformazioni da applicare alla rete logica Una rete logica viene dichiarata ottima in area e ritardo rispetto ad un insieme di trasformazioni quando l aplicazione di queste non può più migliorare la funzione di costo Maurizio Palesi 30

31 Ottimizzazione Multi-livello Le traformazioni Si valutano utilizzando delle cifre di merito In modo da scartare le trasformazioni non convenienti Si applicano in modo iterativo Il procedimento termina quando nessuna ulteriore applicazione di queste la migliora Per ogni trasformazione è definito un algoritmo Dove la trasformazione può essere applicata? Termina quando nessuna trasformazione dello stesso tipo può essere applicabile Gli algoritmi legati a trasformazioni diverse vengono applicati in sequenza Sequenze di applicazione diversa portano a risultati diversi Script di sintesi Maurizio Palesi 31

32 Trasformazioni Algebriche Sweep Eliminazione Decomposizione Estrazione Semplificazione Sostituzione Maurizio Palesi 32

33 Sweep Elimina dalla rete I nodi con un solo ingresso I nodi le cui funzioni danno valore costante Viene richiamata a valle di altre trasformazioni Maurizio Palesi 33

34 Eliminazione L eliminazione di un vertice interno è la sua rimozione dalla rete. La variabile corrispondente al vertice è rimpiazzata dalla corrispondente espressione in tutte le sue occorrenze nella rete logica Eliminazione Maurizio Palesi 34

35 Eliminazione (cont.) Maurizio Palesi 35

36 Decomposizione La decomposizione di un vertice interno è la sostituzione del vertice con due (o più) vertici che formano una sottorete equivalente al vertice originale Decomposizione v = (a + b + c )d + ae j = a + b + c v = jd + ae Maurizio Palesi 36

37 Decomposizione (cont.) Maurizio Palesi 37

38 Estrazione Una sotto-espressione comune a due funzioni associate a due vertici può essere estratta creando un nuovo vertice associato alla sottoespressione p = (c + d)e k = c + d p = ke t = ka + kb + e t = (c + d)(a + b) + e Maurizio Palesi 38

39 Estrazione (cont.) Maurizio Palesi 39

40 Semplificazione Una funzione è ridotta in complessità sfruttando le proprietà della sua rappresentazione. Se la funzione è rappresentata nella forma a due livelli allora le tecniche di ottimizzazione a due livelli possono essere utilizzate. Se l insieme di supporto non cambia allora la trasformazione si dice locale u = q + c Trasformazione locale Maurizio Palesi 40

41 Sostituzione Una funzione è ridotta in complessità utilizzando un ingresso addizionale che non appartiene all insieme di supporto. La trasformazione richiede la creazione di una dipendenza ma può anche portare ad eliminarne altre t = k(a + b) + e Maurizio Palesi 41

42 Sostituzione (cont.) Maurizio Palesi 42

43 Risultato delle Trasformazioni Costo associato alla rete logica trasformata = ( ) letterali = 24 letterali Maurizio Palesi 43

44 Risultato delle Trasformazioni k = c + d q = a + b s = ke + a' + b' t = kq + e u = q c + qc + qc v = jd + ae' w = v x = s y = t z = u Rispetto alla rete logica di riferimento il numero totale dei letterali è stato ridotto da 33 a 24 Maurizio Palesi 44

45 Trasformazioni Booleane Idea di base Associare ad ogni nodo della rete Non solo la funzione booleana locale ma anche un insieme di condizioni di indifferenza locali Si considerano le relazioni tra il singolo nodo e l intera rete Condizioni di indifferenza esterne Di controllabilità di ingresso Di osservabilità di uscita Maurizio Palesi 45

46 Condizioni di Indifferenza Esterne Di controllabilità di ingresso Controllability don t care (CDC in ) Configurazioni di ingresso che non vengono mai prodotte dall ambiente E quindi non vengono mai presentate agli ingressi primari CDC in = x 1 x 2 x 3 x 4 +x 1 x 2 +x 1 x 3 +x 1 x 4 +x 2 x 3 +x 2 x 4 +x 3 x 4 Maurizio Palesi 46

47 Condizioni di Indifferenza Esterne Di osservabilità in uscita Observability don t care (ODC out ) Configurazioni di ingresso corrispondenti a situazioni in cui l uscita non verrà osservata ODC out = [x 1 x 1 x 4 x 4 ] T Maurizio Palesi 47

48 Condizioni di Indifferenza Esterne Insieme complessivo delle condizioni d indifferenza esterne External don t care (DC ext ) DC ext = CDC in ODC out CDC in = x 1 x 2 x 3 x 4 +x 1 x 2 +x 1 x 3 +x 1 x 4 +x 2 x 3 +x 2 x 4 +x 3 x 4 ODC out = [x 1 x 1 x 4 x 4 ] T DC ext =CDC in ODC out =[ x 1 x 2 x 3 x 4 x 1 x 2 x 3 x 4 x 4 x 2 x 3 x 1 x 4 x 2 x 3 x 1 ] Maurizio Palesi 48

49 Insiemi Locali di Condizioni di Indifferenza Mappa di Karnaugh per y Maurizio Palesi 49

50 Insiemi Locali di Condizioni di Indifferenza Non puo mai essere x a+b E possibile definire le seguenti condizioni di indifferenza di controllabilità CDC=x a b = x a xb xa b Maurizio Palesi 50

51 Insieme di Soddisfacibilità L uscita di una funzione non può mai essere diversa dalla valutazione della funzione stessa Per l intera rete G(V,E) si può calcolare l insieme di soddisfacibilità SDC= v x V x f x x è l uscita del generico nodo v x f x è la funzione che genera x Maurizio Palesi 51

Minimizzazione di Reti Logiche Combinatorie Multi-livello

Minimizzazione di Reti Logiche Combinatorie Multi-livello Minimizzazione di Reti Logiche Combinatorie Multi-livello Maurizio Palesi Maurizio Palesi 1 Introduzione I circuiti logici combinatori sono molto spesso realizzati come reti multi-livello di porte logiche

Dettagli

Minimizzazione di Reti Logiche Combinatorie Multi-livello

Minimizzazione di Reti Logiche Combinatorie Multi-livello Minimizzazione di Reti Logiche Combinatorie Multi-livello Maurizio Palesi Maurizio Palesi 1 Introduzione Obiettivo della sintesi logica: ottimizzazione delle cifre di merito area e prestazioni Prestazioni:

Dettagli

Sintesi di reti logiche multilivello. Sommario. Motivazioni. Sommario. M. Favalli

Sintesi di reti logiche multilivello. Sommario. Motivazioni. Sommario. M. Favalli Sommario Sintesi di reti logiche multilivello M. Favalli Engineering Department in Ferrara 1 2 3 Aspetti tecnologici Sommario Analisi e sintesi dei circuiti digitali 1 / Motivazioni Analisi e sintesi dei

Dettagli

Sintesi di reti combinatorie. Sommario. Motivazioni. Sommario. Funzioni Espressioni. M. Favalli

Sintesi di reti combinatorie. Sommario. Motivazioni. Sommario. Funzioni Espressioni. M. Favalli Sommario Sintesi di reti combinatorie Funzioni Espressioni 1 Teorema di espansione di Shannon (Boole) M. Favalli Engineering Department in Ferrara 2 Forme canoniche 3 Metriche per il costo di una rete

Dettagli

Architettura degli Elaboratori Implementazione di funzioni booleane

Architettura degli Elaboratori Implementazione di funzioni booleane Architettura degli Elaboratori Implementazione di funzioni booleane Giacomo Fiumara giacomo.fiumara@unime.it Anno Accademico 2012-2013 1 / 34 Introduzione /1 Ogni funzione booleana può essere implementata

Dettagli

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi

Dettagli

L algebra di Boole. Cenni Corso di Reti Logiche B. Mariagiovanna Sami

L algebra di Boole. Cenni Corso di Reti Logiche B. Mariagiovanna Sami L algebra di Boole Cenni Corso di Reti Logiche B Mariagiovanna Sami Algebra Booleana: sistema algebrico Operazione: Operazione α sull'insieme S={s1,s2,...} = funzione che da SxS (prodotto cartesiano S

Dettagli

Utilizzo I mintermini si usano quando si considererà la funzione di uscita Q come Somma di Prodotti (S. P.) ossia OR di AND.

Utilizzo I mintermini si usano quando si considererà la funzione di uscita Q come Somma di Prodotti (S. P.) ossia OR di AND. IPSI G. Plana Via Parenzo 46, Torino efinizione di Mintermine onsiderata una qualunque riga della tabella di verità in cui la funzione booleana di uscita Q vale, si definisce mintermine il prodotto logico

Dettagli

Variabili logiche e circuiti combinatori

Variabili logiche e circuiti combinatori Variabili logiche e circuiti combinatori Si definisce variabile logica binaria una variabile che può assumere solo due valori a cui si fa corrispondere, convenzionalmente, lo stato logico 0 e lo stato

Dettagli

Algebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( )

Algebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( ) Algebra di Boole Circuiti logici: componenti hardware preposti all'elaborazione delle informazioni binarie. PORTE LOGICHE (logical gate): circuiti di base. Allo scopo di descrivere i comportamenti dei

Dettagli

I.I.S. Primo Levi Badia Polesine A.S. 2012-2013

I.I.S. Primo Levi Badia Polesine A.S. 2012-2013 LGEBR DI BOOLE I.I.S. Primo Levi Badia Polesine.S. 2012-2013 Nel secolo scorso il matematico e filosofo irlandese Gorge Boole (1815-1864), allo scopo di procurarsi un simbolismo che gli consentisse di

Dettagli

MAPPE DI KARNAUGH. Nei capitoli precedenti si è visto che è possibile associare un circuito elettronico o elettrico ad una funzione logica.

MAPPE DI KARNAUGH. Nei capitoli precedenti si è visto che è possibile associare un circuito elettronico o elettrico ad una funzione logica. MAPPE DI KARNAUGH 1. Generalità Nei capitoli precedenti si è visto che è possibile associare un circuito elettronico o elettrico ad una funzione logica. E ovvio che più semplice è la funzione e più semplice

Dettagli

Esercizi di Ricerca Operativa I

Esercizi di Ricerca Operativa I Esercizi di Ricerca Operativa I Dario Bauso, Raffaele Pesenti May 10, 2006 Domande Programmazione lineare intera 1. Gli algoritmi per la programmazione lineare continua possono essere usati per la soluzione

Dettagli

Sommario. Strumento CAD per la sintesi ottima di reti a 2 livelli. Motivazioni. PLA (Programmable Logic Array)

Sommario. Strumento CAD per la sintesi ottima di reti a 2 livelli. Motivazioni. PLA (Programmable Logic Array) Sommario Strumento CAD per la sintesi ottima di reti a 2 livelli Approfondimento del corso di reti logiche M. Favalli Engineering Department in Ferrara M. Favalli (ENDIF) ESPRESSO Reti logiche / 39 Motivazioni

Dettagli

Le Mappe di Karnaugh.

Le Mappe di Karnaugh. Le Mappe di Karnaugh. Introduzione Le mappe di Karnaugh rappresentano un metodo grafico-sistematico per la semplificazione di qualsiasi funzione booleana. Questo metodo si basa su poche regole e se applicate

Dettagli

Esercitazioni di Reti Logiche. Lezione 2 Algebra Booleana e Porte Logiche. Zeynep KIZILTAN zkiziltan@deis.unibo.it

Esercitazioni di Reti Logiche. Lezione 2 Algebra Booleana e Porte Logiche. Zeynep KIZILTAN zkiziltan@deis.unibo.it Esercitazioni di Reti Logiche Lezione 2 Algebra Booleana e Porte Logiche Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Algebra booleana Funzioni booleane e loro semplificazioni Forme canoniche Porte

Dettagli

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi: Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per

Dettagli

MAPPE DI KARNAUGH e sintesi ottima

MAPPE DI KARNAUGH e sintesi ottima MAPPE DI KARNAUGH e sintesi ottima (prima stesura da rivedere) Sappiamo che una funzione logica può essere espressa in diverse forme, tra loro equivalenti e noi siamo già in grado di passare da una all

Dettagli

Algebra booleana e circuiti logici. a cura di: Salvatore Orlando

Algebra booleana e circuiti logici. a cura di: Salvatore Orlando lgebra booleana e circuiti logici a cura di: Salvatore Orlando rch. Elab. - S. Orlando lgebra & Circuiti Elettronici I calcolatori operano con segnali elettrici con valori di potenziale discreti sono considerati

Dettagli

Parte 2. Determinante e matrice inversa

Parte 2. Determinante e matrice inversa Parte. Determinante e matrice inversa A. Savo Appunti del Corso di Geometria 013-14 Indice delle sezioni 1 Determinante di una matrice, 1 Teorema di Cramer (caso particolare), 3 3 Determinante di una matrice

Dettagli

Operatori logici e porte logiche

Operatori logici e porte logiche Operatori logici e porte logiche Operatori unari.......................................... 730 Connettivo AND........................................ 730 Connettivo OR..........................................

Dettagli

Ricerca Operativa 2. Introduzione al metodo del Simplesso

Ricerca Operativa 2. Introduzione al metodo del Simplesso Ricerca Operativa 2. Introduzione al metodo del Simplesso Luigi De Giovanni Giacomo Zambelli 1 Problemi di programmazione lineare Un problema di ottimizzazione vincolata è definito dalla massimizzazione

Dettagli

Sommario. 1 Realizzazione del STG. Introduzione. 1 traduzione delle specifiche informali in specifiche formali (STG o

Sommario. 1 Realizzazione del STG. Introduzione. 1 traduzione delle specifiche informali in specifiche formali (STG o Sommario Sintesi di macchine a stati finiti 1 Realizzazione del ST M. avalli 2 utoma minimo di SM completamente specificate 6th June 2007 3 Ottimizzazione di SM non completamente specificate Sommario ()

Dettagli

MATEMATICA DEL DISCRETO elementi di teoria dei grafi. anno acc. 2009/2010

MATEMATICA DEL DISCRETO elementi di teoria dei grafi. anno acc. 2009/2010 elementi di teoria dei grafi anno acc. 2009/2010 Grafi semplici Un grafo semplice G è una coppia ordinata (V(G), L(G)), ove V(G) è un insieme finito e non vuoto di elementi detti vertici o nodi di G, mentre

Dettagli

Reti Logiche A Appello del 24 febbraio 2010

Reti Logiche A Appello del 24 febbraio 2010 Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A Appello del 24 febbraio 2010 Matricola prof.ssa Cristiana Bolchini Cognome Nome

Dettagli

Corso di Geometria e Algebra Lineare - Sezione di Metodi Numerici

Corso di Geometria e Algebra Lineare - Sezione di Metodi Numerici Corso di Geometria e Algebra Lineare - Sezione di Metodi Numerici C. Vergara 3. Metodo della fattorizzazione LU per la risoluzione di un sistema lineare Errori di arrotondamento. Prima di affrontare la

Dettagli

Corso di Analisi Numerica - AN1. Parte 2: metodi diretti per sistemi lineari. Roberto Ferretti

Corso di Analisi Numerica - AN1. Parte 2: metodi diretti per sistemi lineari. Roberto Ferretti Corso di Analisi Numerica - AN1 Parte 2: metodi diretti per sistemi lineari Roberto Ferretti Richiami sulle norme e sui sistemi lineari Il Metodo di Eliminazione di Gauss Il Metodo di Eliminazione con

Dettagli

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone

Dettagli

Sintesi Combinatoria Uso di componenti diversi dagli operatori elementari. Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08

Sintesi Combinatoria Uso di componenti diversi dagli operatori elementari. Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 Sintesi Combinatoria Uso di componenti diversi dagli operatori elementari Mariagiovanna Sami Corso di reti Logiche 8 Anno 27-8 8 Quali componenti, se non AND e OR (e NOT )? Si è detto inizialmente che

Dettagli

Architettura dei Calcolatori Algebra delle reti Logiche

Architettura dei Calcolatori Algebra delle reti Logiche Architettura dei Calcolatori Algebra delle reti Logiche Ing. dell Automazione A.A. 20/2 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali e informazione Algebra di commutazione Porta logica

Dettagli

9 Metodi diretti per la risoluzione di sistemi lineari: fattorizzazione P A = LU

9 Metodi diretti per la risoluzione di sistemi lineari: fattorizzazione P A = LU 9 Metodi diretti per la risoluzione di sistemi lineari: fattorizzazione P A LU 9.1 Il metodo di Gauss Come si è visto nella sezione 3.3, per la risoluzione di un sistema lineare si può considerare al posto

Dettagli

Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE

Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Andrea Bobbio Anno Accademico 2000-2001 Algebra Booleana 2 Calcolatore come rete logica Il calcolatore può essere visto come una rete logica

Dettagli

Reti sequenziali sincrone

Reti sequenziali sincrone Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T

Dettagli

+ / operatori di confronto (espressioni logiche/predicati) / + 5 3 9 = > < Pseudo codice. Pseudo codice

+ / operatori di confronto (espressioni logiche/predicati) / + 5 3 9 = > < Pseudo codice. Pseudo codice Pseudo codice Pseudo codice Paolo Bison Fondamenti di Informatica A.A. 2006/07 Università di Padova linguaggio testuale mix di linguaggio naturale ed elementi linguistici con sintassi ben definita e semantica

Dettagli

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie

Dettagli

x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario

x y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali

Dettagli

Funzioni in due variabili Raccolta di FAQ by Andrea Prevete

Funzioni in due variabili Raccolta di FAQ by Andrea Prevete Funzioni in due variabili Raccolta di FAQ by Andrea Prevete 1) Cosa intendiamo, esattamente, quando parliamo di funzione reale di due variabili reali? Quando esiste una relazione fra tre variabili reali

Dettagli

Corso di Calcolo Numerico

Corso di Calcolo Numerico Corso di Calcolo Numerico Dott.ssa M.C. De Bonis Università degli Studi della Basilicata, Potenza Facoltà di Ingegneria Corso di Laurea in Ingegneria Meccanica Sistemi di Numerazione Sistema decimale La

Dettagli

Sintesi dei circuiti logici:

Sintesi dei circuiti logici: SCUOLA DI SPECIALIZZAZIONE INTERATENEO PER LA FORMAZIONE DEGLI INSEGNANTI DI SCUOLA SECONDARIA INDIRIZZO TECNOLOGICO Tesina finale di abilitazione in Elettronica ( A034 ) Sintesi dei circuiti logici: minimizzazione

Dettagli

Istituto Tecnico Industriale Statale E. Majorana

Istituto Tecnico Industriale Statale E. Majorana Istituto Tecnico Industriale Statale E. Majorana Cassino *** Corso Abilitante A034 Elettronica A.S.: 2000/2001 U.D. : Mappe di Karnaugh e minimizzazione delle reti logiche. Proposta di un piano di lavoro

Dettagli

CORSO DI LAUREA IN INGEGNERIA.

CORSO DI LAUREA IN INGEGNERIA. CORSO DI LAUREA IN INGEGNERIA. FOGLIO DI ESERCIZI 4 GEOMETRIA E ALGEBRA LINEARE 2010/11 Esercizio 4.1 (2.2). Determinare l equazione parametrica e Cartesiana della retta dello spazio (a) Passante per i

Dettagli

ELEMENTI PROGETTAZIONE LOGICA

ELEMENTI PROGETTAZIONE LOGICA UNIVERSITA DEGLI STUDI DI MILANO BICOCCA CORSO DI LAUREA IN INFORMATICA ELEMENTI PROGETTAZIONE DI LOGICA Dispense per il Corso di PROGETTAZIONE LOGICA Prof. Giuliano F. BOELLA 2 i PREMESSA Queste dispense

Dettagli

A L'operatore NOT si scrive con una linea sopra la lettera indicante la variabile logica A ; 0 1 1 0. NOT di A =

A L'operatore NOT si scrive con una linea sopra la lettera indicante la variabile logica A ; 0 1 1 0. NOT di A = ALGEBRA DI BOOLE L'algebra di Boole è un insieme di regole matematiche; per rappresentare queste regole si utilizzano variabili logiche, funzioni logiche, operatori logici. variabili logiche: si indicano

Dettagli

Dimensione di uno Spazio vettoriale

Dimensione di uno Spazio vettoriale Capitolo 4 Dimensione di uno Spazio vettoriale 4.1 Introduzione Dedichiamo questo capitolo ad un concetto fondamentale in algebra lineare: la dimensione di uno spazio vettoriale. Daremo una definizione

Dettagli

Calcolatori: Algebra Booleana e Reti Logiche

Calcolatori: Algebra Booleana e Reti Logiche Calcolatori: Algebra Booleana e Reti Logiche 1 Algebra Booleana e Variabili Logiche I fondamenti dell Algebra Booleana (o Algebra di Boole) furono delineati dal matematico George Boole, in un lavoro pubblicato

Dettagli

Percorsi di matematica per il ripasso e il recupero

Percorsi di matematica per il ripasso e il recupero Giacomo Pagina Giovanna Patri Percorsi di matematica per il ripasso e il recupero 2 per la Scuola secondaria di secondo grado UNITÀ CAMPIONE Edizioni del Quadrifoglio à t i n U 1 Sistemi di primo grado

Dettagli

Progettazione Digitale: Modellazione dei ritardi e mapping tecnologico

Progettazione Digitale: Modellazione dei ritardi e mapping tecnologico Progettazione Digitale: Modellazione dei ritardi e mapping tecnologico Prof. Antonino Mazzeo A cura di: Ph.D., Ing. Alessandra De Benedictis, alessandra.debenedictis@unina.it Testi di riferimento: Franco

Dettagli

Alcuni Preliminari. Prodotto Cartesiano

Alcuni Preliminari. Prodotto Cartesiano Alcuni Preliminari Prodotto Cartesiano Dati due insiemi A e B, si definisce il loro prodotto cartesiano A x B come l insieme di tutte le coppie ordinate (a,b) con a! A e b! B. Es: dati A= {a,b,c} e B={,2,3}

Dettagli

Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche

Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche Docente: Michele Nappi mnappi@unisa.it www.dmi.unisa.it/people/nappi 089-963334 ALGEBRA DI COMMUTAZIONE Lo scopo di questa algebra

Dettagli

Prodotto elemento per elemento, NON righe per colonne Unione: M R S

Prodotto elemento per elemento, NON righe per colonne Unione: M R S Relazioni binarie Una relazione binaria può essere rappresentata con un grafo o con una matrice di incidenza. Date due relazioni R, S A 1 A 2, la matrice di incidenza a seguito di varie operazioni si può

Dettagli

Laurea Specialistica in Informatica

Laurea Specialistica in Informatica Corso di Laurea in FISICA Laurea Specialistica in Informatica Fisica dell informazione 1 Elementi di Architettura degli elaboratori Prof. Luca Gammaitoni Informazioni sul corso: www.fisica.unipg unipg.it/gammaitoni/fisinfoit/gammaitoni/fisinfo

Dettagli

Lezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it

Lezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it Lezione 2 Circuiti logici Mauro Piccolo piccolo@di.unito.it Bit e configurazioni di bit Bit: una cifra binaria (binary digit) 0 oppure 1 Sequenze di bit per rappresentare l'informazione Numeri Caratteri

Dettagli

e-dva - eni-depth Velocity Analysis

e-dva - eni-depth Velocity Analysis Lo scopo dell Analisi di Velocità di Migrazione (MVA) è quello di ottenere un modello della velocità nel sottosuolo che abbia dei tempi di riflessione compatibili con quelli osservati nei dati. Ciò significa

Dettagli

Lezione 7 Sommatori e Moltiplicatori

Lezione 7 Sommatori e Moltiplicatori Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Informazione AGENTI AUTONOMI E SISTEMI MULTIAGENTE Appello COGNOME E NOME

Politecnico di Milano Facoltà di Ingegneria dell Informazione AGENTI AUTONOMI E SISTEMI MULTIAGENTE Appello COGNOME E NOME Politecnico di Milano Facoltà di Ingegneria dell Informazione AGENTI AUTONOMI E SISTEMI MULTIAGENTE Appello COGNOME E NOME 5 luglio 2006 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro

Dettagli

Problemi di Programmazione Lineare Intera

Problemi di Programmazione Lineare Intera Capitolo 4 Problemi di Programmazione Lineare Intera La Programmazione Lineare Intera (PLI) tratta il problema della massimizzazione (minimizzazione) di una funzione di più variabili, soggetta a vincoli

Dettagli

Reti combinatorie: Codificatori

Reti combinatorie: Codificatori Reti combinatorie: Codificatori P. Marincola (Rev..2) Come si ricorderà, i decodificatori hanno essenzialmente il compito di convertire un codice binario a n bit in un codice -su-m, dovem =2 n. In molte

Dettagli

Soluzioni del giornalino n. 16

Soluzioni del giornalino n. 16 Soluzioni del giornalino n. 16 Gruppo Tutor Soluzione del Problema 1 Soluzioni corrette ci sono pervenute da : Gianmarco Chinello, Andrea Conti, Simone Costa, Marco Di Liberto, Simone Di Marino, Valerio

Dettagli

I sistemi di numerazione

I sistemi di numerazione I sistemi di numerazione 01-INFORMAZIONE E SUA RAPPRESENTAZIONE Sia dato un insieme finito di caratteri distinti, che chiameremo alfabeto. Utilizzando anche ripetutamente caratteri di un alfabeto, si possono

Dettagli

Problemi computazionali

Problemi computazionali Problemi computazionali Intrattabilità e classi computazionali Decidibilità e Trattabilità Problemi decidibili possono richiedere tempi di risoluzione elevati: Torri di Hanoi Decidibilità e Trattabilità

Dettagli

Metodi iterativi per sistemi lineari

Metodi iterativi per sistemi lineari Metodi iterativi per sistemi lineari Dario A. Bini, Università di Pisa 30 ottobre 2013 Sommario Questo modulo didattico contiene risultati relativi ai metodi iterativi per risolvere sistemi di equazioni

Dettagli

Sono casi particolari di MCF : SPT (cammini minimi) non vi sono vincoli di capacità superiore (solo x ij > 0) (i, j) A : c ij, costo di percorrenza

Sono casi particolari di MCF : SPT (cammini minimi) non vi sono vincoli di capacità superiore (solo x ij > 0) (i, j) A : c ij, costo di percorrenza Il problema di flusso di costo minimo (MCF) Dati : grafo orientato G = ( N, A ) i N, deficit del nodo i : b i (i, j) A u ij, capacità superiore (max quantità di flusso che può transitare) c ij, costo di

Dettagli

Prof. Ing. Michele Marra - Appunti delle Lezioni di Ricerca Operativa Sequenze CAPITOLO II

Prof. Ing. Michele Marra - Appunti delle Lezioni di Ricerca Operativa Sequenze CAPITOLO II CAPITOLO II 2. - PROBLEMI DI SEQUENZA I problemi di sequenza si presentano ogni qualvolta vi sono delle attività che richiedono delle risorse limitate ed indivisibili e bisogna definire l'ordine secondo

Dettagli

Algebra Booleana ed Espressioni Booleane

Algebra Booleana ed Espressioni Booleane Algebra Booleana ed Espressioni Booleane Che cosa è un Algebra? Dato un insieme E di elementi (qualsiasi, non necessariamente numerico) ed una o più operazioni definite sugli elementi appartenenti a tale

Dettagli

Algoritmi e strutture dati. Codici di Huffman

Algoritmi e strutture dati. Codici di Huffman Algoritmi e strutture dati Codici di Huffman Memorizzazione dei dati Quando un file viene memorizzato, esso va memorizzato in qualche formato binario Modo più semplice: memorizzare il codice ASCII per

Dettagli

Esempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione

Esempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione Esempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione Fondamenti di Informatica Michele Ceccarelli Università del Sannio ceccarelli@unisannio.it Angelo Ciaramella DMI-Università degli

Dettagli

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e

Dettagli

La programmazione con vincoli in breve. La programmazione con vincoli in breve

La programmazione con vincoli in breve. La programmazione con vincoli in breve Obbiettivi Introdurre la nozione di equivalenza di CSP. Dare una introduzione intuitiva dei metodi generali per la programmazione con vincoli. Introdurre il framework di base per la programmazione con

Dettagli

0. Piano cartesiano 1

0. Piano cartesiano 1 0. Piano cartesiano Per piano cartesiano si intende un piano dotato di due assi (che per ragioni pratiche possiamo scegliere ortogonali). Il punto in comune ai due assi è detto origine, e funziona da origine

Dettagli

Intelligenza Artificiale

Intelligenza Artificiale Intelligenza Artificiale Esercizi e Domande di Esame Tecniche di Ricerca e Pianificazione Esercizi Griglia Si consideri un ambiente costituito da una griglia n n in cui si muove un agente che può spostarsi

Dettagli

I PROBLEMI ALGEBRICI

I PROBLEMI ALGEBRICI I PROBLEMI ALGEBRICI La risoluzione di problemi è una delle attività fondamentali della matematica. Una grande quantità di problemi è risolubile mediante un modello algebrico costituito da equazioni e

Dettagli

Minimo Albero Ricoprente

Minimo Albero Ricoprente Minimo lbero Ricoprente Pag. 1/20 Minimo lbero Ricoprente Il problema della definizione di un Minimo lbero Ricoprente trova applicazione pratica in diverse aree di studio, quali ad esempio la progettazione

Dettagli

- Trovare soluzione ottima primale ( con il simplesso o algoritmo analogo)

- Trovare soluzione ottima primale ( con il simplesso o algoritmo analogo) Se si ha un problema lineare e' possibile risolverlo in piu' modi (equivalenti ) - Trovare soluzione ottima primale ( con il simplesso o algoritmo analogo) - Trovare soluzione ottima duale (con il simplesso

Dettagli

ESEMPIO P.L. : PIANIFICAZIONE DI INVESTIMENTI

ESEMPIO P.L. : PIANIFICAZIONE DI INVESTIMENTI ESEMPIO P.L. : PIANIFICAZIONE DI INVESTIMENTI PROBLEMA: un azienda deve scegliere fra due possibili investimenti al fine di massimizzare il profitto netto nel rispetto delle condizioni interne e di mercato

Dettagli

Reti sequenziali e strutturazione firmware

Reti sequenziali e strutturazione firmware Architettura degli Elaboratori, a.a. 25-6 Reti sequenziali e strutturazione firmware Alla parte di corso sulle reti sequenziali è apportata una sensibile semplificazione rispetto a quanto contenuto nel

Dettagli

Corso PAS Anno 2014. ESEMPIO. Per n = 3, Z 3 contiene 3 elementi:

Corso PAS Anno 2014. ESEMPIO. Per n = 3, Z 3 contiene 3 elementi: Corso PAS Anno 2014 Matematica e didattica 3 Correzione esercizi 1. Definizione. Sia n un fissato intero maggiore di 1. Dati due interi a, b si dice che a è congruo a b modulo n, e si scrive a b (mod n),

Dettagli

MATRICI E DETERMINANTI

MATRICI E DETERMINANTI MATRICI E DETERMINANTI 1. MATRICI Si ha la seguente Definizione 1: Un insieme di numeri, reali o complessi, ordinati secondo righe e colonne è detto matrice di ordine m x n, ove m è il numero delle righe

Dettagli

Logica combinatoria. La logica digitale

Logica combinatoria. La logica digitale Logica combinatoria La logica digitale La macchina è formata da porte logiche Ogni porta riceve in ingresso dei segnali binari (cioè segnali che possono essere 0 o 1) e calcola una semplice funzione (ND,

Dettagli

TEORIA DEI NUMERI SUCCESSIONI

TEORIA DEI NUMERI SUCCESSIONI Liceo Scientifico G. Salvemini Corso di preparazione per la gara provinciale delle OLIMPIADI DELLA MATEMATICA INTRO TEORIA DEI NUMERI SUCCESSIONI NUMERI INTERI QUESITO Un quesito (facile) sulle cifre:

Dettagli

1. Considerazioni generali

1. Considerazioni generali 1. Considerazioni generali Modelli di shop scheduling In molti ambienti produttivi l esecuzione di un job richiede l esecuzione non simultanea di un certo numero di operazioni su macchine dedicate. Ogni

Dettagli

SISTEMI DI NUMERAZIONE E CODICI

SISTEMI DI NUMERAZIONE E CODICI SISTEMI DI NUMERAZIONE E CODICI Il Sistema di Numerazione Decimale Il sistema decimale o sistema di numerazione a base dieci usa dieci cifre, dette cifre decimali, da O a 9. Il sistema decimale è un sistema

Dettagli

ESTRAZIONE DI DATI 3D DA IMMAGINI DIGITALI. (Visione 3D)

ESTRAZIONE DI DATI 3D DA IMMAGINI DIGITALI. (Visione 3D) ESTRAZIONE DI DATI 3D DA IMMAGINI DIGITALI () Una immagine (digitale) permette di percepire solo una rappresentazione 2D del mondo La visione 3D si pone lo scopo di percepire il mondo per come è in 3 dimensioni

Dettagli

Le equazioni. Diapositive riassemblate e rielaborate da prof. Antonio Manca da materiali offerti dalla rete.

Le equazioni. Diapositive riassemblate e rielaborate da prof. Antonio Manca da materiali offerti dalla rete. Le equazioni Diapositive riassemblate e rielaborate da prof. Antonio Manca da materiali offerti dalla rete. Definizione e caratteristiche Chiamiamo equazione l uguaglianza tra due espressioni algebriche,

Dettagli

1 Applicazioni Lineari tra Spazi Vettoriali

1 Applicazioni Lineari tra Spazi Vettoriali 1 Applicazioni Lineari tra Spazi Vettoriali Definizione 1 (Applicazioni lineari) Si chiama applicazione lineare una applicazione tra uno spazio vettoriale ed uno spazio vettoriale sul campo tale che "!$%!

Dettagli

Note del Corso di Modelli Biologici Discreti: Un paio di algoritmi DNA per risolvere SAT

Note del Corso di Modelli Biologici Discreti: Un paio di algoritmi DNA per risolvere SAT Note del Corso di Modelli Biologici Discreti: Un paio di algoritmi DNA per risolvere SAT Giuditta Franco Corso di Laurea in Bioinformatica - AA 2012/2013 Uno dei più grossi risultati nell informatica degli

Dettagli

Programmazione dinamica

Programmazione dinamica Capitolo 6 Programmazione dinamica 6.4 Il problema della distanza di edit tra due stringhe x e y chiede di calcolare il minimo numero di operazioni su singoli caratteri (inserimento, cancellazione e sostituzione)

Dettagli

APPUNTI SUI METODI PERT-C.P.M.

APPUNTI SUI METODI PERT-C.P.M. APPUNTI SUI METODI PERT-C.P.M. (corso di ricerca operativa) A cura di: Antonio Scalera 1 PERT/C.P.M. I metodi Pert e C.P.M. studiano lo sviluppo di un progetto attraverso la programmazione delle attività

Dettagli

ESERCIZI DI ALGEBRA LINEARE E GEOMETRIA

ESERCIZI DI ALGEBRA LINEARE E GEOMETRIA ESERCIZI DI ALGEBRA LINEARE E GEOMETRIA Francesco Bottacin Padova, 24 febbraio 2012 Capitolo 1 Algebra Lineare 1.1 Spazi e sottospazi vettoriali Esercizio 1.1. Sia U il sottospazio di R 4 generato dai

Dettagli

CODIFICA BINARIA. ... sono rappresentati ricorrendo a simboli che sintezzano il concetto di numerosità.

CODIFICA BINARIA. ... sono rappresentati ricorrendo a simboli che sintezzano il concetto di numerosità. I METODI DI NUMERAZIONE I numeri naturali... sono rappresentati ricorrendo a simboli che sintezzano il concetto di numerosità. Il numero dei simboli usati per valutare la numerosità costituisce la base

Dettagli

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 2. http://digilander.libero.it/rosario.cerbone

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 2. http://digilander.libero.it/rosario.cerbone LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 2 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 2007-2008 Logica Combinatoria una rete combinatoria

Dettagli

Aritmetica: operazioni ed espressioni

Aritmetica: operazioni ed espressioni / A SCUOLA DI MATEMATICA Lezioni di matematica a cura di Eugenio Amitrano Argomento n. : operazioni ed espressioni Ricostruzione di un abaco dell epoca romana - Museo RGZ di Magonza (Germania) Libero da

Dettagli

5.4 Solo titoli rischiosi

5.4 Solo titoli rischiosi 56 Capitolo 5. Teoria matematica del portafoglio finanziario II: analisi media-varianza 5.4 Solo titoli rischiosi Suppongo che sul mercato siano presenti n titoli rischiosi i cui rendimenti aleatori sono

Dettagli

(71,1), (35,1), (17,1), (8,1), (4,0), (2,0), (1,0), (0,1) 0, 7155 2 = 1, 431 0, 431 2 = 0, 862 0, 896 2 = 1, 792 0, 724 2 = 1, 448 0, 448 2 = 0, 896

(71,1), (35,1), (17,1), (8,1), (4,0), (2,0), (1,0), (0,1) 0, 7155 2 = 1, 431 0, 431 2 = 0, 862 0, 896 2 = 1, 792 0, 724 2 = 1, 448 0, 448 2 = 0, 896 2 Esercizio 2.2 La rappresentazione esadecimale prevede 16 configurazioni corrispondenti a 4 bit. Il contenuto di una parola di 16 bit può essere rappresentato direttamente con 4 digit esadecimali, sostituendo

Dettagli

Ricerca Operativa e Logistica

Ricerca Operativa e Logistica Ricerca Operativa e Logistica Dott. F.Carrabs e Dott.ssa M.Gentili A.A. 2011/2012 Lezione 10: Variabili e vincoli logici Variabili logiche Spesso nei problemi reali che dobbiamo affrontare ci sono dei

Dettagli

3 CENNI DI TEORIA DELLA COMPLESSITA COMPUTAZIONALE. E. Amaldi Fondamenti di R.O. Politecnico di Milano 1

3 CENNI DI TEORIA DELLA COMPLESSITA COMPUTAZIONALE. E. Amaldi Fondamenti di R.O. Politecnico di Milano 1 3 CENNI DI TEORIA DELLA COMPLESSITA COMPUTAZIONALE E. Amaldi Fondamenti di R.O. Politecnico di Milano 1 Scopo: Stimare l onere computazionale per risolvere problemi di ottimizzazione e di altra natura

Dettagli

Codifica binaria e algebra di Boole

Codifica binaria e algebra di Boole Codifica binaria e algebra di Boole Corso di Programmazione A.A. 2008/09 G. Cibinetto Contenuti della lezione Codifica binaria dell informazione Numeri naturali, interi, frazionari, in virgola mobile Base

Dettagli

Teoria degli insiemi

Teoria degli insiemi Teoria degli insiemi pag 1 Easy Matematica di dolfo Scimone Teoria degli insiemi Il concetto di insieme si assume come primitivo, cioè non riconducibile a concetti precedentemente definiti. Sinonimi di

Dettagli

Lezioni di Algebra Lineare III. Applicazioni lineari e matrici Struttura algebrica delle soluzioni dei sistemi lineari

Lezioni di Algebra Lineare III. Applicazioni lineari e matrici Struttura algebrica delle soluzioni dei sistemi lineari Versione ottobre novembre 2008 Lezioni di Algebra Lineare III. Applicazioni lineari e matrici Struttura algebrica delle soluzioni dei sistemi lineari Contenuto 1. Applicazioni lineari 2. L insieme delle

Dettagli

Barriere assorbenti nelle catene di Markov e una loro applicazione al web

Barriere assorbenti nelle catene di Markov e una loro applicazione al web Università Roma Tre Facoltà di Scienze M.F.N Corso di Laurea in Matematica a.a. 2001/2002 Barriere assorbenti nelle catene di Markov e una loro applicazione al web Giulio Simeone 1 Sommario Descrizione

Dettagli

Esercitazione 2 di verifica

Esercitazione 2 di verifica Architettura degli Elaboratori, 27-8 Esercitazione 2 di verifica Soluzione: mercoledì 24 ottobre Una unità di elaborazione U è così definita: Domanda 1 i) possiede al suo interno due componenti logici

Dettagli