Componenti combinatori speciali. Componenti speciali. Sommario. Sommario. M. Favalli

Transcript

1 Sommario Componenti combinatori peciali M. Favalli ngineering Department in Ferrara 2 Analii e intei ei circuiti igitali / Componenti peciali Sommario Analii e intei ei circuiti igitali 2 / Si é ecritto un approccio top-own al progetto i reti combinatorie Alcune funzioni ono i utilizzo talmente comune a eere tate inerite in librerie i progetto utilizzabili in maniera bottom-up Veremo alcuni fra i piú rilevanti i queti componenti 2 Analii e intei ei circuiti igitali 3 / Analii e intei ei circuiti igitali 4 /

2 e 2 ingrei Componente con n ingrei {x n, x n 2,..., x } e 2 n ucite { 2 n, 2 n 2,..., } Si ha k = e k = n i= x i2 i e altrimenti Quini viene prootto in ucita un coice el tipo -out-of-n n = x quazioni = x = x n = 2 x, x 3 2 quazioni = x x = x x 2 = x x 3 = x x x 2 3 x x Analii e intei ei circuiti igitali 5 / Struttura a livello gate Applicazioni Analii e intei ei circuiti igitali 6 / Il coto i un ecoer non é tracurabile: l = n2 n Si veranno in eguito alcuni accorgimenti per riurlo 2 3 I ecoer ono utilizzati per prourre ulla bae el valore i x un egnale i abilitazione per uno i 2 n oggetti iveri (a eempio celle i memoria) In queti cai x aume il ignificato i un inirizzo x x x x a 2 a a Analii e intei ei circuiti igitali 7 / Analii e intei ei circuiti igitali 8 /

3 Sintei i forme canoniche SP meiante ecoer Sintei i forme canoniche SP meiante ecoer: eempi Un ecoer mette a ipoizione tutti i poibili termini prootto corriponenti alle configurazioni i {x, x,..., x n } Lo i puó quini utilizzare per realizzare la forma canonica SP qualiai funzione f i i n variabili Queto puó eere fatto emplicemente connetteno a una porta logica OR le ucite el ecoer corriponenti a mintermini i f i empio: f = ab + a b e f = (ab) 2 3 x x a b f f Analii e intei ei circuiti igitali 9 / Analii e intei ei circuiti igitali / Sintei i forme canoniche SP meiante ecoer: ROM con egnale i abilitazione La memoria a ola lettura puó eere vita come moello computazionale i una rete combinatoria ata f : {, } n {, } m, i poono intepretare gli ingrei come inirizzi i una memoria che contiene parole i imenione m per una configurazione i egli ingrei, la configurazione elle ucite [f (i), f (i),..., f m (i)] puó eere interpretata come mem[i] Le memorie ROM (Rea Onl Memor) ono realizzate (al punto i vita logico) proprio con la intei i forme canoniche SP meiante ecoer Un egnale i enable (en) puó eere meo in prootto logico con ciacuna ucita empio (n = 2): = x x en, = x x en, 2 = x x en, 3 = x x en Conente i mettere tutte le ucite a Conente la conneione gerarchica i piú ecoer con un numero i ingrei minore i n per formare un unico ecoer a n ingrei Analii e intei ei circuiti igitali / Analii e intei ei circuiti igitali 2 /

4 Decoifica multilivello Decoifica multilivello Conieriamo per emplicitá il cao a 2 livelli e i upponga che iano iponibili ecoer con k e j ingrei (k + j = n) Il ecoer puó eere formato con: un ecoer a k ingrei le cui ucite fornicono i egnali i enable a 2 k ecoer a j ingrei il primo ecoer riceve in ingreo i primi k ingrei e i econi i rimanenti n k = j coto l = (k + )2 k + 2 k (j + )2 j = 2 k (k + + (j + )2 k ) puó anche mettere al primo livello un ecoer a j ingrei e 2 j ecoer a k ingrei al econo livello empio: n = 4, k = j = 2 a a a 2 a 3 o o o 2 o 3 o 4 o 5 o 6 o 7 o 8 o 9 o o o 2 o 3 o 4 o 5 x x 2 3 x x 2 3 x x 2 3 x x 2 3 x x 2 3 Il coto i queta realizzazione é pari a l = = 6, il coto i un ingolo ecoer a 4 ingrei é l = 64 Analii e intei ei circuiti igitali 3 / Analii e intei ei circuiti igitali 4 / ercizi Sommario tenione a 3 livelli: i realizzi un ecoer a 5 ingrei iponeno i ecoer a 2 e a ingreo 2 Si realizzi un ecoer a 5 ingrei iponeno i ecoer a 2 e a 3 ingrei, i confronti il coto elle ue alternative poibili 2 Analii e intei ei circuiti igitali 5 / Analii e intei ei circuiti igitali 6 /

5 Il multiplexer come blocco i elezione Il multiplexer é un componente che ha 2 n + n ingrei partizionati fra: ingrei ati {x, x,..., n } ingrei i elezione {,,..., n } L ucita é ata a = x i i = n j= j2 j che traotto in un epreione booleana = 2 n i= p ix i (ove p i é il termine prootto corriponente alla configurazione i) Il multiplexer puó eere vito come un componente che riporta in ucita il valore ell ingreo ati elezionato agli ingrei i elezione x x n n Analii e intei ei circuiti igitali 7 / Analii e intei ei circuiti igitali 8 / empi n = e n = 2 Realizzazioni al livello gate e al livello witch Gate Switch n = = x + x x x x x x n = 2 = x + x + + x x x 2 3 ecoer Analii e intei ei circuiti igitali 9 / Analii e intei ei circuiti igitali 2 /

6 Il ruolo el MPX nella intei empio Si ricora come l applicazione iterata el teorema i epanione i Shannon porti a un epreione el tipo: f (a, a, a 2,..., a n ) = 2 n i= p i f (i) ove p i é il termine prootto i n variabili corriponente alla configurazione i f puó eere implementata con un MPX in cui gli ingrei i elezione ono connei ai egnali (a i ) corriponenti alle variabili ella funzione e gli ingrei ati ono connei ai valori ei icriminanti ella funzione f (i) Il MPX é quini in grao i realizzare una qualiai funzione i n variabili Analii e intei ei circuiti igitali 2 / Si realizzi con un MPX una funzione che riconoce le parole el coice 2 u 3 portano a la ua ucita Tabella i veritá i a 2 a a f x x x 4 x 5 x 6 x 7 2 a 2 a a Analii e intei ei circuiti igitali 22 / Realizzazione gerarchica i multiplexer empio É poibile realizzare MPX con a n bit i elezione (a n,..., a ) e 2 n ingrei ati (,..., 2 n ) utilizzano MPX con un numero i bit i elezione k < n Supponiamo i iporre i MPX a k e j ingrei i elezione (k + j = n) Si puó realizzare un MPX a ue livelli nel eguente moo: i ipone un primo livello i 2 k MPX a j bit i elezione ciacuno agli ingrei ati i queti MPX i connettono orinatamente i 2 n ingrei ati (2 k 2 j = 2 k+j = 2 n ) i j bit i minor peo egli ingrei i elezione (a j,..., a ) vanno invece connei agli ingrei i elezione i tali MPX Le ucite i tali MPX vengono connee ai 2 k ingrei ati el MPX che realizza l ucita i cui bit i elezione ono connei orinatamente ai rimanenti k bit i elezione (a n,..., a j ) Si realizzi un MPX a 8 ingrei ati e 3 bit i elezione iponeno i MPX a 2 ingrei ati e bit i elezione e i MPX a 4 ingrei ati e 2 bit i elezione x x a a x x a a x x a 2 out x x x x x x x x a a a a x x a2 a out Analii e intei ei circuiti igitali 23 / Analii e intei ei circuiti igitali 24 /

7 Sintei i reti multilivello con MPX a 2 vie Sintei i reti multilivello con MPX a ue vie Similituine fra l equazione f (..., x i,...) = x i f x i = + x i f xi = el teorema i epanione i Shannon e quella i un MPX a ue vie x,x,...,x i,x i+,...,x n f x i = f xi = a a +b o b L applicazione iterattiva i queto teorema a luogo a un albero binario le cui foglie ono i valori ella funzione per le ivere configurazioni i ingreo truttura complea x i f Tale truttura a albero puó eere emplificata: evitano i uplicare ottoalberi che realizzano la tea funzione 2 rimuoveno i noi che hanno i ue "figli" (cofattori) uguali Si upponga i avere: f (,, c) = f (,, c) e (f (,, ) = f (,, ) f(a,b,c) Diagramma binario a= a= f(,b,c) f(,b,c) b= b= b= b= c= f(,,c) c= f(,,c) c= c= c= f(,,c) c= f(,,c) c= c= f(,,) f(,,) f(,,) f(,,) f(,,) f(,,) f(,,) f(,,) f(a,b,c) Diagramma riotto a= a= b= f(,b,c) b= b= f(,b,c) c= f(,,c) = f(,,c) c= b= f(,,c) c= c= f(,,) = f(,,) f(,,) = f(,,) f(,,) = f(,,) f(,,) f(,,) Analii e intei ei circuiti igitali 25 / Analii e intei ei circuiti igitali 26 / empio-i empio-ii a= a b +b+bc a= a= a b +b+bc a= b= b +b+bc b= b= b+bc b= b= b +b+bc b= b= b+bc b= c+ c+ c= c= c= c= c= c= c=, c= c+ c= c= c+ c= = = = = = = = = = = = = a= a b +b+bc a= a= a b +b+bc a= b= b +b+bc b= b= b+bc b= b= b +b+bc b= b= b+bc b= c=, c= c+ c= c= c+ c= = = = = = = = = a= f=a b +b+bc a= f a b= b +b+bc c= b= c+ b= c= b+bc b b= c = = = = Analii e intei ei circuiti igitali 27 / Analii e intei ei circuiti igitali 28 /

8 Note Si poono ottenere reti i compleitá ivera egueno orini iveri nell epanione La intei i reti multilivello in tecnologia CMOS frutta la compattezza ei MPX witch-level La truttura ati cui ono tate applicate le proceure i riuzione i chiama ROBDD (Reuce Orere Binar Deciion Diagram) Analii e intei ei circuiti igitali /