Reti Logiche A Esame del 24 febbraio 2006

Transcript

1 Politecnico di Milano ipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. a) ata la seguente tabella di copertura: Reti Logiche A Esame del 4 febbraio 006 Matricola Cognome Nome Istruzioni Scrivere solo sui fogli distribuiti. Non separare questi fogli. È vietato portare all esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovato in possesso di documentazione relativa al corso anche se non strettamente attinente alle domande proposte vedrà annullata la propria prova. Non è possibile lasciare l aula conservando il tema della prova in corso. Tempo a disposizione: h:30m. Esercizio (5 punti) Esercizio (6 punti) Esercizio 3 (3 punti) Esercizio 4 (5 punti) Esercizio 5 (5 punti) Esercizio 6 (5 punti) Esercizio 7 (3 punti) Si trovi una copertura minima utilizzando il metodo di Quine McCluskey escrivere ogni singolo passo svolto per arrivare alla soluzione nella sequenza di applicazione b) Si consideri la sola funzione di uscita F del punto a) dell esercizio con l ulteriore specifica del C-set = (m, m, m) Sulla mappa di Karnaugh individuare gli implicanti primi riportandone la forma algebrica e separando gli implicanti primi da quelli primi ed essenziali. Ricavare tutte le forme minime scegliendo una opportuna copertura della funzione sulla mappa, che minimizzi il numero di implicanti utilizzati ed il numero di letterali. Se è il caso, giustificare formalmente il fatto che la copertura sia o meno unica. Ricavare il costo della copertura ottenuta, utilizzando come costo il numero di letterali. Soluzione: a) F essenziale per F, F scelto, costo di F a : F= F + ; L essenziale per F, L scelto, costo di L a : F= L + ; L essenziale per F3, L scelto: F3= L + ; essenziale per F, scelto, costo di a : F= L + coperta In F m0 è dominato da m8 In F3 m è dominato da m0 C domina A C pseudoessenziale per F3, C Scelto, costo di C a, F3=L+C+.. G domina E G domina I G pseudoessenziale per F3, G Scelto, costo di G a, F3=L+C+G coperta Con Soluzioni Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina di

2 H domina B H pseudoessenziale per F, H scelta, F= F + H b) per F implicanti primi e esenziali: 0,,8,0 essenziale= b d 7,5 essenziale= bcd,5 primo= acd 0, primo= ab c 8, primo= ac d Copertura unica perché costituita da tutti e soli implicanti essenziali. Costo della copertura = 5 Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina 3 di Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina 4 di

3 Esercizio n. Sia data una macchina sequenziale sincrona con ingressi (a, b, c, d) e uscita (Y), la cui rete combinatoria che realizza le funzioni λ (uscita) e δ (stato prossimo) è rappresentata dalla seguente rete multilivello: + = acq cd Q + = c + aqq + aq Q QQ ove Q e Q rappresentano le variabili stato presente L espressione associata a Y costituisce la funzione λ Le espressioni associate a e costituiscono la funzione δ e sono nodi intermedi Y = Q Q + d = ab + a b + Q( abq + a + = abc + bcd + Q c Applicare in sequenza alla rete multilivello le trasformazioni sotto indicate e rispondere alle domande dove richiesto. isegnare anche il modello della rete finale. Nota Bene: per ogni trasformazione è obbligatorio riportare il risultato della trasformazione e mostrare chiaramente tutti i passaggi effettuati per ottenere il risultato stesso. a) COST( ): Calcolo del numero di letterali. La funzione COST() calcola il costo in letterali indipendentemente dalla forma (SOP o Multilivello) delle espressioni algebriche dei nodi. b) SIMPLIFY(): Minimizzazione a due livelli di. c) SIMPLIFY(): Minimizzazione a due livelli di. d) FACTOR(): Fattorizzazione del nodo. e) COST( ): Calcolo del numero di letterali. f) SUBSTITUTE(): inserisce in tutti i nodi della rete, dove è possibile. La trasformazione ha effetto se produce un guadagno in termini di letterali. g) COST( ): Calcolo del numero di letterali. h) [3] = EXTRACT(, ): Estrazione di un fattore comune a e. Il nodo 3 derivato dall estrazione può essere un nuovo nodo o un nodo già presente nella rete. i) COST( ): Calcolo del numero di letterali. Soluzione: ) = ab + a b + aq b + aq Q = ab + a b + aq b c) SIMPLIFY(): Minimizzazione a due livelli di. il risultato della minimizzazione è = c + Q( aq + aq + Q) ( ) = c + Q aq + a + Q = c + Q( Q + a + Q) = c + Q( a + ) = c + Q() = c + Q d) FACTOR(): Fattorizzazione del nodo. = ( ac + cd ) Q e) COST( ): 9 f) SUBSTITUTE(): inserisce in tutti i nodi della rete, dove è possibile. La trasformazione ha effetto se produce un guadagno in termini di letterali. L unico nodo che presenta già come termine (non è quindi necessario eseguire la divisione algebrica) è. L espressione di diventa: = abc + bcd + e il costo del nodo (l unico modificato nella rete) diminuisce di 4 letterali. Quindi la trasformazione ha effetto. g) COST( ): 7 h) [3] = EXTRACT(, ): Estrazione di un fattore comune a e. Il nodo 3 derivato dall estrazione può essere un nuovo nodo o un nodo già presente nella rete. 3 = ac + cd = 3Q = b3 + i) COST( ): 4 I) La macchina è una macchina di Mealy poiché l uscita dipende anche dagli ingressi, oltre che dallo stato presente. a) COST( ): 39. b) SIMPLIFY(): Minimizzazione a due livelli di. Tramite mappe di Karnaugh o manipolazione algebrica ottima, il risultato della minimizzazione è = ab + a b + Q( bq + a) = ab + a b + Q( bq ) a = ab + a b + Q( b + Q ) a Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina 5 di Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina 6 di

4 Esercizio n. 3 ati due numeri decimali A=6.375 B=5.5 Fornire la codifica completa in virgola mobile a singola precisione di A e B. Effettuare la somma A+B indicando tutti i passaggi relativi sia alla codifica che alla somma. Soluzione 6,3750 = ,50 = enormalizzo A e sommo: = La codifica normalizzata e.50 = Esercizio n. 4 ata la tabella degli stati di seguito riportata si calcoli la tabella degli stati della macchina ridotta, mostrando i passaggi fatti (analisi di compatibilità, classi di compatibilità massima e prima, copertura minima e tabella degli stati ridotta). È necessario adottare algoritmi, non è consentito risolvere il problema a occhio. Soluzione A -/- -/- E/ -/- B C/0 A/ B/0 -/- C C/0 / -/- A/0 -/- E/ B/- -/- E B/0 -/- C/- B/0 Analisi di compatibilità: AB non compatibili, AC, A, AE compatibili senza vincoli BC se A B se AE BE se BC C se E CE non compatibili E se BC Classi di compatibilità MASSIME AC (se E, BE) AE (se BC) BC (se A, E, AE) BE (se BC, AE) Classi di compatibilità PRIME e vincoli per ricerca copertura AC (E) AE (BC) BC (AE) BE (BC, AE) AC A AE BC (A) B (AE) C (E) BE (BC) B COPERTURA Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina 7 di Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina 8 di

5 Esercizio n. 5 Identificare la tabella degli stati della macchina di Mealy minima in grado di realizzare la funzionalità seguente. Il circuito riceve in ingresso un segnale A ed ha un'uscita Z. Una volta ricevuti in ingresso su A due 0 consecutivi, il circuito - fintanto che il segnale su A rimane a 0 - presenta in uscita ciclicamente la sequenza 00 (vedi esempio). Non appena il segnale su A assume valore, il circuito presenta in uscita fino alla prossima sequenza di interesse, cioè fino a quando ha ricevuto due 0 consecutivi su A. Esempio A Z (dove il simbolo. significa che l'uscita dipende dalle specifiche complete indicate per il circuito) SOLUZIONE La tabella degli stati della macchina ridotta è la seguente 0 S0 S,0 S, S S,0 S, S S3, S, S3 S0, S, Esercizio n. 6 ate le seguenti specifiche per un contatore:. il ciclo di conteggio per gli stati utili è quello riportato in tabella ABC Il contatore - per ogni configurazione non utile - deve portarsi allo stato utile la cui configurazione ha un valore binario utile precedente a quella non utile considerata. Così ad esempio dalla configurazione non utile 000 il contatore si porta alla configurazione utile Per il contatore così specificato: Generarne la tabella di eccitazione utilizzando come target i flip-flop di tipo SR; Sintetizzare le funzione Sa e Ra del primo flip-flop. Soluzione SA = B C + A B C + BC RA = BC + AB C Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina 9 di Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina 0 di

6 Esercizio n. 7 ata la seguente descrizione di circuito in HL library ieee; use ieee.std_logic_64.all; use ieee.std_logic_arith.all; entity ent is port( din : in std_logic; sel : in std_logic; clk, rst : in std_logic; dout : out std_logic ); end ent; architecture BEH of ent is signal s0, s, s : std_logic; P : process (clk) if( clk = '' and clk'event ) then if ( rst='' ) then s0 <= '0'; else s0 <= din; end process; P: process( s0, s, sel ) if ( sel='0' ) then s <= s0; else s <= s; end process; P3 : process (clk) if( clk = '' and clk'event ) then if ( rst='' ) then s <= '0'; else s <= s; end process; dout <= s0 or s; end BEH; a) isegnare un circuito composto da componenti elementari (porte logiche, multiplexer, bistabili) che implementi il modello HL proposto Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina di Reti Logiche A Esame del 4 febbraio 006 Esercizio n. -- pagina di