Calcolatori Elettronici 1 Il Bus PCI

Transcript

1 A.A. 2001/2002 Calcolatori Elettronici 1 Mauro Cortese 1

2 Sommario Generalità sui BUS Architetture precedenti Il BUS PCI e il suo funzionamento Architetture successive 2

3 Generalità sui BUS Generalità Il BUS all interno di un calcolatore elettronico rappresenta il collegamento attraverso il quale avviene il trasferimento dei dati tra la CPU e le altre periferiche del sistema. Le prestazioni del calcolatore dipendono dalla CPU, dalle periferiche, ma anche dal tipo di collegamento (BUS) adottato. All interno di un calcolatore sono presenti diversi tipi di bus, rappresentabili secondo una gerarchia. 3

4 Generalità sui BUS Gerarchia V E L O C I T A Processor Bus: highest-level bus used to send information to and from the processor registers. Cache Bus: Higher-level architectures, used by Pentium Pro and Pentium II, employ a dedicated bus for accessing the system cache. Memory Bus: Second-level system bus that connects the memory subsystem to the chipset and the processor. Local I/O Bus: High-speed input/output bus used for connecting performance-critical peripherals to the memory, chipset, and processor. Such as video cards, disk storage devices. (PCI) Standard I/O Bus: Used for slower peripherals (ISA) 4

5 Generalità sui BUS Caratteristiche generali dei Bus Data Bus: Linee sulle quali vengono trasportati i dati Address Bus: Linee sulle quali viaggiano le informazioni sull indirizzo di memoria da o per il quale vengono trasferiti i dati Control Bus: Linee di controllo del Bus Bus Speed: E data dalla frequenza di funzionamento del Bus Bus Width: Quantità di bit dati che possono viaggiare contemporaneamente sul bus (Data Width) e quantità di memoria indirizzabile (Address Width) Bus Bandwidth: Quantità totale di dati che teoricamente possono essere trasferiti ogni secondo 5

6 Generalità sui BUS Bus Width, Speed, Bandwidth Bus Bus Width (bits) Bus Speed (MHz) Bus Bandwidth (MBytes/sec) 8-bit ISA bit ISA EISA VLB PCI bit PCI AGP AGP (x2 mode) 32 66x AGP (x4 mode) 32 66x4 1,017.3 Tratto da: 6

7 Generalità sui BUS Altre caratteristiche dei Bus Bus Interfacing: Su sistemi con diverse tipologie di Bus c è un dispositivo (Bridge) che permette la comunicazione tra i vari dispositivicollegati ai diversi Bus. Bus Mastering: Nei Bus ad elevata larghezza di banda non è il processore a controllare la comunicazione tra i vari dispositivi, ma un dispositivo apposito. Local Bus: L avvento dei sistemi operativi ad interfaccia grafica all inizio degli anni 90 ha portato ad un incremento enorme nel trasferimento dati. I nuovi Bus veloci vengono interfacciati direttamente al Bus locale che collega in processore alla memoria 7

8 Architetture precedenti ISA (Industry Standard Architecture) Utilizzato nel PC IBM originale nella versione a 8 bit e 4.77 MHz, la stessa banda dati e velocità del processore Intel Nel 1984 sul PC IBM AT viene introdotta la versione a 16 bit e 8 MHz, la stessa banda dati e velocità del processore Intel Utilizzato sulle motherboard fino a qualche anno fa (Pentium) per l utilizzo di schede che non richiedono prestazioni particolarmente elevate (es. modems) 8

9 Architetture precedenti MCA (Micro Channel Architecture) Introdotto nel 1987 da IBM per sostituire il Bus ISA ed adattarsi alle caratteristiche del processore Intel 80386, che aveva un bus dati a 32 bit Aveva caratteristiche simili a quelle che avrebbe avuto il Bus PCI ben 7 anni dopo: 32-bit Bus width, Bus Mastering e Plug n Play. Non ebbe successo principalmente per due motivi: - incompatibilita con lo standard ISA - era un bus proprietario di IBM che lo utilizzo sul PS/2 E stato comunque utilizzato su alcune macchine RISC IBM. 9

10 Architetture precedenti EISA (Extended Industry Standard Architecture) Fu la risposta di COMPAQ al Bus MCA di IBM, e diversamente dal MCA era compatibile con il Bus ISA e non era proprietario. Ha caratteristiche molto simili al MCA: ISA Compatibility, 32-bit Bus width, Bus Mastering, Plug n Play Utilizzato su macchine dedicate (es. alcuni server di rete), ma praticamente inesistente nel mondo dei PC: - molto più costoso di altri tipi di sistema - poche schede di tipo EISA disponibili sul mercato - prestazioni inferiori rispetto ad altri sistemi come VESA Local Bus e PCI 10

11 Architetture precedenti VESA Local Bus (Video Electronics Standards Association) Fu introdotto nel 1992 come diretta estensione del bus ISA e fu il primo Bus Locale ad avere una certa diffusione. Introdotto per migliorare le prestazioni video dei PC, aveva una larghezza di banda a 32 bit ed una velocità di 33 MHz. Su alcuni sistemi sono possibili velocità maggiori. L uso di schede video e di I/O controller di tipo VLB aumentava notevolmente le prestazioni dei sistemi basati sul Bus ISA Il VLB fu abbandonato con l introduzione del processore Pentium e del bus PCI, in quanto essendo fortemente basato sull architettura del creava problemi di compatibilità sui Pentium. Inoltre difficilmente gestiva più di una o due schede, non supportava il Bus Mastering e il Plug n Play. 11

12 Il BUS PCI e il suo funzionamento Generalità PCI Peripheral Component Interconnect Sviluppato da INTEL e introdotto nel 1993 su PC di classe Pentium e nell ultima generazione di PC basati sul processore Non è legato al tipo di piattaforma sul quale viene impiegato. Fornisce funzionalità Plug n Play e Bus Mastering grazie all utilizzo di un chipset dedicato. Standard amministrato dal PCI Special Interest Group 12

13 Il BUS PCI e il suo funzionamento PCI Local Bus System Architecture CPU Cache DRAM Memory controller Host Bus PCI Bridge PCI Local BUS Bus Bridge Video Card SCSI Card LAN Card ISA/EISA - Microchannel Fax/Modem Tratto da: viking.delmar.edu 13

14 Il BUS PCI e il suo funzionamento Performance Burst Mode: Dopo aver individuato l indirizzo iniziale, un molteplice flusso di dati può essere trasferito in un colpo Bus Mastering: Il collegamento peer-to-peer sul Bus, accesso diretto tra memoria centrale, dispositivi PCI e PCI Bridge, è assicurato dal Bus Arbiter centralizzato. Funzionamento sincrono e asincrono: Nel funzionamento sincrono il Bus va a metà della velocità del bus della memoria, ad es. Mem bus a 66 MHz => PCI bus 33 MHz PCI Expansion slots: Sul bus PCI c è la possibilità di inserire più schede di espansione (Schede video, SCSI, schede di rete ) attraverso connettori di tipo Edge (molto economici) Linee multiplexate: Stesse linee fisiche usate da più linee logiche PCI IDE Bus Mastering: Il controller dei dischi collegato al Bus PCI, fornisce funzionalità DMA (Direct Memory Access) 14

15 Il BUS PCI e il suo funzionamento BURST Mode Il trasferimento dati con le periferiche PCI avviene secondo la modalità Burst Significa che una volta ottenuto lo stato di master sul bus da parte di una periferica (initiator), questa trasferisce una flusso di dati la cui lunghezza viene stabilita all inizio del trasferimento stesso verso il dispositivo di destinazione (target). Un solo dispositivo alla volta può assumere lo stato di bus master, e non può essere interrotto dagli altri. Si ottiene così un velocità di picco nel trasferimento dati di 132 MB/s (32 33 MHz), 528 MB/s (64 66 MHz - specifiche PCI 2.1) 15

16 Il BUS PCI e il suo funzionamento Bus Mastering Hidden Bus Arbitration: L arbitraggio nel Bus PCI è nascosto, cioè non utilizza ulteriori cicli di clock tra una transazione e quella successiva. Mentre un initiator sta trasferendo dati, il processo di arbitraggio determina il prossimo dispositivo che occuperà il bus. Questo avviene sulle linee REQ# e GNT#. Nel caso due dispositivi richiedano contemporaneamente il bus, l arbitro assegna lo stato di master seguendo una scala di priorità. Bus parking: Se nessun dispositivo richiede il bus, l arbitro assegna lo stato di Bus Master ad uno dei dispositivi, il quale così può utilizzare il bus senza farne prima richiesta. 16

17 Il BUS PCI e il suo funzionamento PCI BIOS Il PCI BIOS inizializza e gestisce i dispositivi del Bus All avvio del sistema controlla i dispositivi connessi al Bus e ad ognuno assegna un valore di INT (#A, #B, #C, #D) La configurazione del Bus (Configuration space) è mantenuta in RAM e il Sistema Operativo la utilizza per ottenere informazioni sulla configurazione dell hardware Il PCI BIOS permette di condividere gli interrupts: nonostante il PCI sia un Bus Locale, non utilizza direttamente i valori di IRQ per interrompere la CPU. Ogni dispositivo è individuato dal valore di INT, ad ogni INT può venir assegnato dal PCI BIOS valori diversi di IRQ. Questo permette di condividere gli stessi valori di IRQ tra dispositivi diversi. 17

18 Il BUS PCI e il suo funzionamento PCI Bridge Il PCI Bridges permettono la comunicazione tra Bus diversi all interno di un sistema PCI (es. Bus ISA) Quando viene fatta una transazione tra Bus differenti, il Bridge viene visto come il target dal dispositivo che trasmette (initiator). Una volta ricevuta la transazione, il Bridge a sua volta inizia una nuova transazione col Bus di destinazione Il PCI Bridge è registrato dal BIOS come un dispositivo PCI, ma non assume mai lo stato di master e quindi non gli viene assegnato nessun INT 18

19 Il BUS PCI e il suo funzionamento Linee multiplexate Bus PCI (32 bit) Signal Lines Description CLK 1 Clock (33 or 66 MHz) AD[31:0] 32 Multiplexed address and data lines PAR 1 Address or data parity bit C/BE 4 Bus command/bit map fot bytes enabled FRAME# 1 Indicates that AD and C/BE are asserted IRDY# 1 Read: master will accept; Write: data present IDSEL 1 Select configuration space instead of memory DEVSEL# 1 Slave has decoded its address and is listening TRDY# 1 Read: Data present; write: slave will accept STOP# 1 Slave want to stop transaction immediately PERR# 1 Data parity error detected by receiver SERR# 1 Address parity error or system error detected REQ# 1 Bus arbitration: request for bus ownership GNT# 1 Bus arbitration: grant of bus ownership RST# 1 Reset the system and all devices 19

20 Il BUS PCI e il suo funzionamento Linee multiplexate addizionali Bus PCI (64 bit) Signal Lines Description REQ64# 1 Request to run a 64-bit transaction ACK64# 1 Permission is granted for a 64-bit transaction AD[63:32] 32 Additional 32 bits of address or data PAR64 1 Parity for the extra 32 address/data bits C/BE64 4 Additional 4 bits for byte enables LOCK 1 Lock the bus to allow multiple transactions SBO# 1 Hit on a remote cache (for a multiprocessor) SDONE 1 Snooping done (for a multiprocessor) INTx 4 Request an interrupt JTAG 5 IEEE JTAG test signals M66EN 1 Wired to power or ground (66 or 33 MHZ) 20

21 Il BUS PCI e il suo funzionamento Funzionamento del Bus PCI L utilizzo di linee Dati e Indirizzi multiplexate permette di utilizzare dei connettori con un numero inferiore di contatti, con vantaggi sia in termini di costi, sia in termini di dimensione dei connettori. Le tipiche schede PCI a 32 bit utilizzano circa 50 linee, di cui 32 sono le linee dati e indirizzi multiplexate AD[31:0]. Address phase: I cicli di Bus PCI iniziano con un ciclo di clock nel quale viene messo sulle AD[31:0] un indirizzo. Questa fase è segnalata dall attivazione del segnale FRAME#. Data phases: Al ciclo di clock successivo inizia il trasferimento dei dati su AD[31:0]. Può durare più cicli di clock. 21

22 Il BUS PCI e il suo funzionamento Funzionamento del Bus PCI L initiator richiede lo stato di master all arbitro centrale asserendo il segnale REQ#, e riceve l assegnazione sulla linea GNT#. L initiator attiva i segnali C/BE[3:0]# durante la address phase per segnalare al sistema il tipo di transazione (memory read, memory write, I/O read, I/O write). Durante il trasferimento dei dati (data phase), sia l initiator che il target possono inserire degli stati di wait attraverso i segnali IRDY# e TRDY#. Si ha un trasferimento valido quando entrambe sono asserite. L initiator comunica che il trasferimento è completato negando il segnale FRAME# durante l ultima data phase. Il target può terminare il trasferimento dati asserendo il segnale STOP# 22

23 Il BUS PCI e il suo funzionamento Funzionamento del Bus PCI utilizza un rigoroso meccanismo di auto-configurazione. Ogni dispositivo PCI include un set di registri di configurazione che permettono l identificazione del dispositivo (tipo e produttore). Altri registri permettono la configurazione degli indirizzi di I/O, degli interrupts, etc. Lo standard PCI supporta livelli di segnale a 5 Volt e a 3.3 Volt. Pur non essendo molto diffuso, il Bus PCI può supportare indirizzi a 64 bit. Diversamente dal PCI con dati a 64 bit che richiede un connettore con 32 linee addizionali, l indirizzamento a 64 bit può essere supportato anche su connettori a 32 bit attraverso due address phase (Dual Address Cycles) sulle linee AD[31:0]. 23

24 Architetture successive AGP (Accelerated Graphics Port) L interfaccia AGP viene introdotta da Intel su architetture basate sul processore Pentium II, per l utilizzo di applicazioni di grafica 3D e digital video. non ha l ampiezza di banda sufficiente (132 MB/s) per le nuove applicazioni 3D ed la scheda grafica deve condividerlo con altri dispositivi. Tratto da: 24

25 Architetture successive AGP (Accelerated Graphics Port) Il Bus AGP è fisicamente separato dal Bus PCI ed offre nuove funzionalità come l accesso alla memoria di tipo pipeline dedicato., liberato dal traffico generato dalla scheda video, può ora essere utilizzato dalle schede di rete veloci (100Mb/s), dai controller Ultra DMA, e da altri dispositivi ad alta velocità. Le schede AGP hanno accesso diretto alla memoria centrale, nella quale possono venir memorizzati dati (texture) di grandi dimensioni, senza quindi occupare memoria grafica. Le specifiche AGP oggi permettono una velocità di trasferimento dati fino a 1 GB/s nella modalità AGP 4x: Tratto da: 25

26 Conclusione Fonti INTERNET: Altre fonti: Dispense prof. O. Tuzzi 26