DIAGNOSTICA DEI CIRCUITI INTEGRATI DEFINIZIONI GENERALI
|
|
- Donato Pappalardo
- 7 anni fa
- Visualizzazioni
Transcript
1 DIAGNOSTICA DEI CIRCUITI INTEGRATI Obiettivi: Verificare la funzionalità del circuito Verificare il possibile uso del circuito per particolari applicazioni DEFINIZIONI GENERALI Affidabilità: Probabilità che il sistema/circuito funzioni correttamente in un dato ambiente per un periodo di tempo prefissato Un sistema/circuito è fail-safe se anche in caso di malfunzionamenti non provoca danni a persone o a cose semaforo rosso fault-tolerant se per malfunzionamenti in un insieme definito continua a funzionare, eventualmente con prestazioni ridotte informazioni errate. 128
2 DIAGNOSTICA DEI CIRCUITI INTEGRATI Ogni circuito integrato viene testato in funzione della rilevanza delle applicazioni Tipi di test: Funzionali confronto tra circuito realizzato e specifiche funzionali (SIMULAZIONE o EMULAZIONE) livelli gerarchici alti per cui i blocchi alivello basso vengono sostituito con modelli I/O Realizzativi ogni gate deve funzionare come previsto Vedremo soprattutto i test realizzativi Si definiscono: Failure: difetti di fabbricazione o durante la vita operativa aspetti fisici diventano osservabili se determinano un error in uscita Fault: modello elettrico dei possibili failure ai fini della simulazione Error: uscita non corrispondente alla funzione dell ingresso Esempi: Failure: corto circuito, circuito aperto Fault: stuck at 0, stuck-at-1, stuck-open, bridging fault 129
3 SISTEMI/CIRCUITI AUTODIAGNOSTICI (SELF-CHECKING) Sistemi/circuiti capaci di verificare automaticamente, senza stimoli esterni, la presenza di eventuali guasti e, eventualmente di correggerli Ingressi e uscite codificati Parole in codice e fuori codice Esempio: memorie a correzione di errore DEFINIZIONI GENERALI Un circuito È Self-Testing, se per ogni guasto possibile esiste almeno un uscita in codice che dà un uscita fuori codice È Fault-Secure, se ogni ingresso in codice non può in ogni caso produrre un uscita in codice errata È Totally Self-Checking se è Self-Testing e Fault-Secure Raggiunge il Totally Self-Testing Goal se produce una parola fuori codice come prima uscita errata dopo un guasto 130
4 TESTER: apparato che esegue un programma definito preliminarmente in fase di progetto in grado di verificare la presenza di failure, modellizzate con fault. ESPLOSIONE COMBINATORIA Non è possibile provare tutte le combinazioni possibili degli ingessi per verificare se le uscite corrispondono alla funzione prevista. Circuito Combinatorio n Circuito combinatorio p n p m Latch m 2 n o 2 n+m vettori di test. per n=25 m= anni per test di 1 µs OBIETTIVO: Riduzione del numero dei test Verifica della validità Progetto orientato al test 131
5 DESIGN FOR TESTABILITY CONTROLLABILITÀ: possibilità di porre a 0 o a 1 un nodo interno OSSERVABILITÀ: Possibilità di osservare direttamente o indirettamente un nodo interno del circuito. DIAGNOSTICA OFF-LINE: il test viene effettuato interrompendo il normale funzionamento del circuito TEST MODE DIAGNOSTICA ON-LINE (o CONCURRENT ERROR DETECTION, CED): il test viene effettuato durante il normale funzionamento TEST RIDONDANZA COPERTURA: un nodo interno è coperto se esiste un vettore di ingresso per SA0 e SA1: la copertura è la percentuale dei nodi coperti
6 DIAGNOSTICA DEI CIRCUITI DIGITALI Rivelazione e localizzazione dei guasti tramite algoritmi di propagazione degli errori Progettazione orientata al testing Testing effettuato tramite vettori di input e confronto con le uscite attese Ridondanza: numero uscite in codice inferiore al numero delle uscite possibili Ipotesi di errore singolo: un errore deve essere riconosciuto prima che se ne verifichi un secondo ATPG: Automatic Test Pattern Generator Basato su 5 stati 1, 0, X, D, D 1,0,X normali significati D è 1 in un circuito buono e 0 in un circuito guasto ( SA0) D è 0 in un circuito buono e 1 in un circuito guasto ( SA1) ESEMPI 1.D=D, 1+D=1, 1. D = D, 1+ D =1, D. D =0, D+ D =1 Sensitizzazione dei percorsi verso l uscita. 133
7 STRATEGIE DI TEST (OFF-LINE) Approcci ad hoc Scan path Built in Signature analysis Approcci ad hoc Riducono l esplosione combinatoria e/o la scarsa osservabilità di nodi interni con accorgimenti come o Suddivisione del circuito o Aggiunta di punti di test (p. e., letto di aghi) Esempio: contatore a 8 bit testato con 16 vettori a 4 bit per le due sezioni a 4 bit serve h/w per la propagazione del riporto Scan path In modalità TEST si mettono in serie tutti i registri e si testano separatamente dalla parte combinatoria Signature analysis Q 4 Q 5 A B Q 1 Q 2 L 1 L 2 L 1 L 2 L 1 L 2 Q 3 Q 5 varia nel tempo e determina la sequenza di Q 1 Q 2 Q 3 : dopo n colpi di clock si ha la firma del punto considerato 134
8 Built In Logic Block Observation Consente la scelta tra le varie modalità di test sulla base di due bit: Scan register, Registri paralleli (funzionamento normale), Signature analysis e Reset. 135
Architetture BIST. Motivazioni Built-in in Logic Block Observer (BILBO) Test / clock Test / scan. Inizializzazione del circuito hardware
Architetture BIST Motivazioni Built-in in Logic Block Observer (BILBO) Test / clock Test / scan Circular self-test path (CSTP) BIST Inizializzazione del circuito Loop-back hardware Inserimento di punti
DettagliIC Test & Design for Testability
IC Test & Design for Testability Collaudo (testing) dei sistemi digitali Realizzazione di sistemi digitali (VLSI) Collaudo e verifica Collaudo ideale e collaudo reale Costo del collaudo Ruolo del collaudo
DettagliTecniche di Progettazione Digitale Il test dei circuiti integrati digitali p. 2
Tecniche di Progettazione Digitale Il test dei circuiti integrati digitali Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliCapitolo 1 Circuiti integrati digitali. Capitolo 2 L invertitore CMOS. Introduzione
Indice Introduzione I VII Capitolo 1 Circuiti integrati digitali 1.0 Introduzione 1 1.1 Processo di integrazione CMOS 2 1.2 Caratteristiche elettriche dei materiali 11 1.2.1 Resistenza 11 1.2.1.1 Contatti
DettagliLA TECNOLOGIE MICROELETTRONICHE NELLA DIFFUSIONE DEI SERVIZI E CONTROLLI NEL MONDO FERROVIARIO. Adelio Salsano Università di Roma Tor Vergata
LA TECNOLOGIE ICROELETTRONICHE NELLA DIFFUSIONE DEI SERVIZI E CONTROLLI NEL ONDO FERROVIARIO Adelio Salsano Università di Roma Tor Vergata Il mondo ferroviario Esigenze di affidabilità ma, soprattutto,
DettagliTecniche di progettazione per la tolleranza ai guasti. Ridondanza di informazione, definizioni self checking
Tecniche di progettazione per la tolleranza ai guasti Ridondanza di informazione, definizioni self checking Ridondanza di Informazione Basata su codici per la rilevazione e correzione d errore Vantaggi
DettagliOn-line testing ed error recovery
On-line testing ed error recovery M. Favalli Engineering Department in Ferrara (ENDIF) 1 / 36 Introduzione I costi della fault tolerance ottenuta mediante sistemi a ridondanza modulare sono piuttosto elevati
DettagliAffidabilità. Introduzione e definizioni
Affidabilità Introduzione e definizioni Introduzione I circuiti e sistemi elettronici sono inevitabilemnte affetti dalla presenza di guasti non solo in produzione ma anche durante la loro vita utile L
DettagliIntroduzione al collaudo dei sistemi digitali. Introduzione. Collaudo (testing) dei sistemi digitali. Processo di realizzazione di sistemi VLSI
Introduzione al collaudo dei sistemi digitali Introduzione M. Favalli Engineering Department in Ferrara Introduzione VLSI testing 1 Collaudo (testing) dei sistemi digitali Processo di realizzazione di
DettagliDFT e JTAG. Design for Testability
DFT e JTAG Design for Testability 2001 Perché un circuito va testato? Livello Wafer Tipo di Malfunzionamento Diffusioni errate, corti circuiti Costo Chip Taglio, Connessioni 10$ Scheda Saldature, Pin incurvati
DettagliLa tolleranza ai guasti. Concetti generali
Politecnico di Milano La tolleranza ai guasti Concetti generali Docente: William Fornaciari Politecnico di Milano fornacia@elet.polimi.it www.elet.polimi.it/~fornacia Sommario Storia Concetti fondamentali
DettagliDesign for Testability (DFT): Scan
Design for Testability (DFT): Full-Scan Definizioni Metodi ad-hoc Scan design Regole di progetto Registri Flip-flops Scan test sequences Overhead Sistemi di progetto basati sulla scansione Sommario 1 Definizioni
DettagliDelay Test. Definizioni
Delay Test Definizioni Ritardi e propagazione degli eventi Path-delay tests Non-robust test Robust test Five-valued logic e test generation Path-delay fault (PDF) e altri modelli di guasto Metodi di applicazione
DettagliMotivazioni Difetti reali nei circuiti digitali (VLSI e PCB)
Fault Models Modelli di guasto Motivazioni Difetti reali nei circuiti digitali (VLSI e PCB) Modelli di guasto Stuck-at Guasti singoli stuck-at Equivalenza Dominanza e checkpoint Classi di stuck-at e guasti
DettagliCollaudo delle memorie
Collaudo delle memorie Motivazione La logica combinatoria non ha flip- flop (ovvero non ha memoria) Lo spazio dei possibili test è O(2 pi ) Con pi= numero degli input primari Se pi=64 e il circuito va
DettagliDesign for Testablity
Design for Testablity Introduzione Design for Testability ovvero progettazione finalizzata al collaudo è l insieme delle tecniche di progettazione che vengono usate per rendere possibile o comunque migliorare
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliMotivazioni Difetti reali nei circuiti digitali (VLSI e PCB)
Modelli di guasto Motivazioni Difetti reali nei circuiti digitali (VLSI e PCB) Modelli di guasto Stuck-at Guasti singoli stuck-at Equivalenza Dominanza e checkpoint Classi di stuck-at e guasti multipli
DettagliCollaudo dei circuiti combinatori. Metodologie ATPG
Collaudo dei circuiti combinatori Metodologie ATPG Problema ATPG ATPG: Automatic test pattern generation ato Un circuito (di solito a livello porte logiche) Un modello di guasto (di solito del tipo stuck-at)
DettagliElettronica dei Sistemi Digitali Considerazioni economiche; Introduzione al test nei sistemi elettronici
Elettronica dei Sistemi Digitali Considerazioni economiche; Introduzione al test nei sistemi elettronici Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema
DettagliStato dell arte sulle tecniche di testing di Sistemi Embedded
tesi di laurea Anno Accademico 2011/2012 relatore Ch.mo prof. Porfirio Tramontana candidato Alfonso Cutolo Matr. 041/3068 Obiettivi Facoltà di Ingegneria Obiettivi Ordinare e descrivere in maniera metodologica
DettagliReti Logiche (Nettuno) Test di autovalutazione del 19/5/94
Test di autovalutazione del 19/5/94 Al fine di rilevare errori di trasmissione, un dato numerico compreso tra 0 e 9 viene trasmesso utilizzando il cosiddetto codice 2 su 5, ossia trasmettendo 5 bit nei
DettagliCollaudo (testing) dei sistemi digitali
Collaudo (testing) dei sistemi digitali Realizzazione di sistemi digitali (VLSI) Collaudo e verifica Collaudo ideale e collaudo reale Costo del collaudo Ruolo del collaudo Struttura di un sistema VLSI
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliCORSO DI ELETTRONICA DEI SISTEMI DIGITALI
CORSO DI ELETTRONICA DEI SISTEMI DIGITALI Capitolo 1 Porte logiche in tecnologia CMOS 1.0 Introduzione 1 1.1 Caratteristiche elettriche statiche di un transistore MOS 2 1.1.1 Simboli circuitali per un
DettagliReti Logiche Compito d esame del 3/2/98
Compito d esame del 3/2/98 Si progetti una FSM semplice che riceve sull ingresso INPUT un bit ad ogni colpo di clock. Il circuito dispone di due uscite A e B. L uscita A vale 1 se il numero di 0 (anche
DettagliFondamenti di Informatica B
Fondamenti di Informatica B Lezione n. 8 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B DESCRIZIONE LIVELLO REGISTRO REGISTER TRANSFER LEVEL (RTL) I MODULI BASE RTL STRUTTURE DI
DettagliElettronica dei Sistemi Digitali Il test nei sistemi elettronici: guasti catastrofici e modelli di guasto (parte II)
Elettronica dei Sistemi Digitali Il test nei sistemi elettronici: guasti catastrofici e modelli di guasto (parte II) Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano,
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2018/2019
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2018/2019 CLASSE 3 H (articolazione Automazione - ITI indirizzo Elettronica ed Elettrotecnica) Disciplina: ELETTRONICA ED ELETTROTECNICA
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliAffidabilità e diagnostica dei circuiti elettronici. Elettronica L Dispense del corso
Affidabilità e diagnostica dei circuiti elettronici Elettronica L Dispense del corso Gli Obiettivi L affidabilità Il collaudo L affidabilità Proprietà degli oggetti Disciplina tecnico-scientifica Attività
DettagliVariazioni sullo scan
Partial-Scan & Variazioni sullo scan Definizioni Partial-scan Lavori in letteratura Strutture cicliche e acicliche Partial-scan per apertura di cicli S-graph e MFVS Test generation e statistiche di test
DettagliTest e design for testability
Test e design for testability Tipi di Collaudo Esistono vari tipi di collaudo: 1.Verification test, characterization test Verifica la correttezza del progetto e delle procedure di collaudo di solito richiede
DettagliTecniche di Progettazione Digitale Logiche programmabili; standard cells; generazione automatica del layout: algoritmi di partitioning p.
Tecniche di Progettazione Digitale Logiche programmabili; standard cells; generazione automatica del layout: algoritmi di partitioning Valentino Liberali Dipartimento di Tecnologie dell Informazione Università
DettagliMETODOLOGIE PROGETTUALI CMOS
METODOLOGIE PROGETTUALI CMOS Un sistema elettronico/circuito integrato può essere descritto in tre diversi domini, comportamentale (behavior), strutturale e fisico. All interno di ciascun dominio la descrizione
DettagliCIRCUIT MAKER. Il laboratorio Virtuale di Elettronica. Utilità: Progettazione di circuiti. Esecuzione di simulazioni
CIRCUIT MAKER Il laboratorio Virtuale di Elettronica Utilità: Progettazione di circuiti Esecuzione di simulazioni 1 La barra dei comandi 1. Crea un nuovo schema Apre uno schema esistente Salva lo schema
DettagliMacchine Astratte. Definizione e tipi di implementazione
Macchine Astratte Definizione e tipi di implementazione Macchine astratte Sono un insieme di concetti che sintetizzano le caratteristiche base di ogni linguaggio di programmazione Sono un modello di riferimento
DettagliSoftware per sistemi embedded. Tiziano Villa, Franco Fummi, Graziano Pravadelli Dip. Informatica Università di Verona
Software per sistemi embedded Tiziano Villa, Franco Fummi, Graziano Pravadelli Dip. Informatica Università di Verona Struttura del corso 28 lezioni: 40 ore di teoria 24 ore di laboratorio Persone: Tiziano
DettagliTecniche di progettazione per la tolleranza ai guasti. Codici non lineari
Tecniche di progettazione per la tolleranza ai guasti Codici non lineari Errori unidirezionali Errori in blocchi di dati che causano solo 0 1 or 1 0, ma non entrambe le transizioni Ogni numero di bit errati
DettagliAutomatic Test-Pattern Generation (ATPG) per reti combinatorie
Automatic Test-Pattern Generation (ATPG) per reti combinatorie Algoritmi e rappresentazioni Test strutturali e funzionali efinizioni Spazio di ricerca Completezza Algebra Tipi di algoritmi Origini degli
Dettaglipdseln 1 SISTEMI ELETTRONICI Ingegneria dell Informazione Modulo Obiettivi del gruppo di lezioni D Obiettivi di questa lezione (D2)
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI - Sommatore Digitale:» Definizione delle caratteristiche funzionali di un blocco di elaborazione digitale»
DettagliI circuiti sequenziali
Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso
DettagliDispositivi per il controllo
Dispositivi per il controllo ordini di comando PARTE DI COMANDO PARTE DI POTENZA Controllori monolitici Controllori con architettura a bus Controllori basati su PC informazioni di ritorno PLC (Programmable
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliReti Logiche Compito d esame del 22/3/97
Compito d esame del 22/3/97 Si progetti una FSM semplice per gestire il controllo di una bussola di ingresso ad una banca. La FSM deve gestire il blocco e lo sblocco delle due porte tramite due segnali
DettagliParte II - Reti di Calcolatori ed Internet IL LIVELLO RETE
Parte II - Reti di Calcolatori ed Internet IL LIVELLO RETE 3-1 Il Livello RETE Servizi del livello Rete Organizzazione interna Livello Rete basato su Circuito Virtuale Livello Rete basato su Datagram Algoritmi
DettagliComputer Aided Design. Matteo Montani
Computer Aided Design Matteo Montani Sommario Gestione di progetti logici complessi Metodologie di progetto (sintesi - verifica) Strategie di implementazione di circuiti digitali - Full custom (layout)
DettagliPROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico
ISTITUTO TECNICO STATALE MARCHI FORTI Viale Guglielmo Marconi n 16-51017 PESCIA (PT) - ITALIA PROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico Docente PARROTTA GIOVANNI
DettagliUNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A
UNIVERSITÀ EGLI STUI I PARMA FACOLTÀ I INGEGNERIA Corso di Reti Logiche A anno accademico 2007-2008 prof. Stefano CASELLI prof. William FORNACIARI Appello dell 8 Gennaio 2008 Bozza soluzioni del 07.01.2008
DettagliSimulazione di guasto
Simulazione di guasto Problemi e applicazioni Algoritmi Seriale Parallelo Deduttivo Concorrente Random Fault Sampling Sommario Problemi e Applicazioni Problema, dati: Un circuito Una sequenza di vettori
DettagliMODULO PREREQUISITI OBIETTIVI CONTENUTI ORE
1 ELETTRONICA DIGITALE Conoscenze di fisica del primo biennio biennio Nozioni di base di elettrotecnica ed elettronica analogica Uso di internet per ricerca materiali e cataloghi. Logica combinatoria Concetto
DettagliProgettazione di circuiti integrati
Architetture e Reti logiche Esercitazioni VHDL a.a. 2003/04 Progettazione di circuiti integrati Stefano Ferrari Università degli Studi di Milano Dipartimento di Tecnologie dell Informazione Stefano Ferrari
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliCorrettezza (prima parte)
Fondamenti di informatica Oggetti e Java (prima parte) Capitolo 16 ottobre 2015 1 Contenuti Introduzione alla correttezza dei programmi specifica di un programma correttezza di un programma verifica di
DettagliUn quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..
Un quadro della situazione Lezione 9 Logica Digitale (3) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Input/Output Memoria
DettagliQ1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3
E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti
DettagliSistemi digitali. Sistema digitale
Sistemi digitali 2/ 7 Sistema digitale In un sistema digitale le informazioni vengono rappresentate, elaborate e trasmesse mediante grandezze fisiche (segnali) che si considerano assumere solo valori discreti
DettagliI Componenti di un Sistema Digitale e Progetto Controllore data path
I Componenti di un Sistema Digitale e Progetto Controllore data path Maurizio Palesi Maurizio Palesi 1 Buffer (o Driver) Dispositivo che non ha nessuna funzione logica, se non quella presentare l uscita
DettagliL approccio controllore-data path.
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 7 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone L approccio controllore-data path.
DettagliIntroduzione ai sistemi tolleranti ai guasti
Introduzione ai sistemi tolleranti ai guasti M. Favalli Engineering Department in Ferrara (ENDIF) 1 / 26 Tolleranza ai guasti La tolleranza ai guasti é uno dei principali strumenti per risolvere i problemi
DettagliRegistro dell insegnamento
UNIVERSITÀ DEGLI STUDI DI FIRENZE Registro dell insegnamento Anno accademico 2010 / 2011 Facoltà: INGEGNERIA Insegnamento: INFORMATICA INDUSTRIALE Settore insegnamento: ING-INF/05 Corsi di studio 1) INGEGNERIA
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliSistemi RAID. Motivazioni Concetti di base Livelli RAID. Sommario
Sistemi RAID 1 Motivazioni Concetti di base Livelli RAID Sommario 2 1 Motivazione L evoluzione tecnologica ha permesso di avere dischi sempre più piccoli e meno costosi E facile equipaggiare un sistema
DettagliInformazione binaria: Codici per la rilevazione e correzione di errori Codici di compressione
Informazione binaria: Codici per la rilevazione e correzione di errori Codici di compressione Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin
Dettagli1) Codici convoluzionali. 2) Circuito codificatore. 3) Diagramma a stati e a traliccio. 4) Distanza libera. 5) Algoritmo di Viterbi
Argomenti della Lezione 1) Codici convoluzionali 2) Circuito codificatore 3) Diagramma a stati e a traliccio 4) Distanza libera 5) Algoritmo di Viterbi 1 Codici convoluzionali I codici convoluzionali sono
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliIngegneria del Software 22a. Progettazione delle prove. Dipartimento di Informatica Università di Pisa A.A. 2014/15
Ingegneria del Software 22a. Progettazione delle prove Dipartimento di Informatica Università di Pisa A.A. 2014/15 prova (o collaudo o test) Verifiche (o validazioni) dinamiche attività che prevedono l
DettagliResa e qualità. Resa dei sistemi digitali
Resa e qualità Resa e costi di produzione Resa in presenza di difetti clustered Miglioramenti della resa Defect level Analisi dei dati di test Esempio: il chip SEMATECH Sommario Resa dei sistemi digitali
DettagliProgettazione di reti locali basate su switch - Switched LAN
Progettazione di reti locali basate su switch - Switched LAN Mario Baldi Politecnico di Torino http://staff.polito.it/mario.baldi Basato sul capitolo 5 di: M. Baldi, P. Nicoletti, Switched LAN, McGraw-Hill,
DettagliMichele Angelaccio / Berta Buttarazzi. Reti logiche. PARTE SECONDA Reti sequenziali
A09 37 Michele Angelaccio / Berta Buttarazzi Reti logiche PARTE SECONDA Reti sequenziali Copyright MMIV ARACNE EDITRICE S.r.l. www.aracneeditrice.it info@aracneeditrice.it 00173 Roma via Raffaele Garofalo,
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 12
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 12 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 http://digilander.libero.it/rosario.cerbone L approccio controllore-data path. In
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliEsercitazione 11. Control-Unit. Data-Path
Esercitazione 11 Sommario Unità di controllo cablate 1. Unità di controllo L architettura interna di una CPU può essere modellata attraverso una struttura costituita da 2 unità interagenti: percorso dati
DettagliSistemi Operativi. Lezione 3 Processi e Thread
Lezione 3 Processi e Thread Introduzione Sino ai sistemi batch la CPU di un sistema svolgeva un attività, la portava a termine e solo allora avviava un altra attività Con l avvento della multiprogrammazione
DettagliCapitolo IX. Convertitori di dati
Capitolo IX Convertitori di dati 9.1 Introduzione I convertitori di dati sono circuiti analogici integrati di grande importanza. L elaborazione digitale dei segnali è alternativa a quella analogica e presenta
DettagliIngegneria del software
Ingegneria del software Il test d integrazione Si testano sistemi o sottosistemi composti Conviene che sia di tipo black-box Si testa l interazione dei componenti. Non interessa come sono fatti dentro.
DettagliProgettazione di circuiti integrati
Architetture e reti logiche Esercitazioni VHDL a.a. 2007/08 Progettazione di circuiti integrati Stefano Ferrari UNIVERSITÀ DEGLI STUDI DI MILANO DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Stefano Ferrari
DettagliMemorie a semiconduttore
Memoria centrale a semiconduttore (Cap. 5 Stallings) Architettura degli elaboratori -1 Pagina 209 Memorie a semiconduttore RAM Accesso casuale Read/Write Volatile Memorizzazione temporanea Statica o dinamica
DettagliCAN-IO Custom IO remoti MANUALE DI INSTALLAZIONE E USO. SUPPLEMENTO per modello CAN-I/O-DXX3XX0000A T89 codice F056105
CAN-IO Custom IO remoti MANUALE DI INSTALLAZIONE E USO SUPPLEMENTO per modello CAN-I/O-DXX3XX0000A040000000420-00-T89 codice F05605 Codice 8506 Edizione -203 - ITA ATTENZIONE! Il presente manuale deve
DettagliAlgoritmi e soluzioni di problemi
Algoritmi e soluzioni di problemi 1 Informazioni e linguaggio Ottenere informazioni significa aumentare le nostre conoscenze ottenere indicazioni che ci fanno agire in un determinato modo Esempi Ad un
DettagliINFORMATICA INDUSTRIALE
INFORMATICA INDUSTRIALE Lezione 8: PLC Controllori Logici Programmabili Prof. Christian Forlani forlani@disco.unimib.it Logica Cablata E possibile realizzare un automatismo con: componenti elettromeccanici
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliSommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches
Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa
DettagliAutomatic generation of test cases
Tecniche Automatiche per la Correttezza del Software 2016/2017 Automatic generation of test cases Prof. Salvatore La Torre Alessandro Sacco Overview Testing Manual Testing vs Automated Testing Generazione
DettagliREALIZZAZIONE DI SISTEMI DI ELABORAZIONE NUMERICA DEI SEGNALI. E. Del Re - Fondamenti di Elaborazione Numerica dei Segnali 1
REALIZZAZIONE DI SISTEMI DI ELABORAZIONE NUMERICA DEI SEGNALI E. Del Re - Fondamenti di Elaborazione Numerica dei Segnali 1 CARATTERISTICHE DEGLI ALGORITMI E DEI SISTEMI DI ELABORAZIONE NUMERICA DEI SEGNALI
DettagliLa figura 1.1 mostra la risposta di un Mosfet al segnale di controllo V CI.
1.1 - Rete di ritardo La figura 1.1 mostra la risposta di un Mosfet al segnale di controllo V CI. V ce I c 90% 90% V CI 10% 10% t on = t d(on) + t r t off = t d(off) + t r Fig. 1.1 Risposta di un Mosfet
DettagliFONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine. Reti logiche
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Reti logiche 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota di
DettagliDesign For Testability (DFT) Alberto Scandurra
Design For Testability (DFT) Alberto Scandurra Physical Layer & Back-End group, On Chip Communication Systems STMicroelectronics Catania, Italy Agenda Testabilità dei sistemi VLSI Fault models Multiplexed
DettagliAFFIDABILITA DI COMPONENTI E SCHEDE ELETTRONICHE
AFFIDABILITA DI COMPONENTI E SCHEDE ELETTRONICHE Ed.1 del 14/09/98 Rev. 3 del 08/09/00 AFFIDABILITA' DI COMPONENTI E SCHEDE ELETTRONICHE 1 SOMMARIO 1. Introduzione all affidabilità 2. Concetti base di
DettagliPOLITECNICO DI BARI! DIPARTIMENTO DI INGEGNERIA ELETTRICA E DELL INFORMAZIONE!
POLITECNICO DI BARI DIPARTIMENTO DI INGEGNERIA ELETTRICA E DELL INFORMAZIONE Ingegneria Informatica e dell Automazione FONDAMENTI DI ELETTRONICA - SECONDA PROVA DI LABORATORIO Prof. Daniela De Venuto Strumentazione
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliComunicazioni Elettriche II
Comunicazioni Elettriche II Laurea Magistrale in Ingegneria Elettronica Università di Roma La Sapienza A.A. 2017-2018 Codifica di canale Il codificatore di canale Bits della sorgente Codificatore di canale
Dettagli14. Verifica e Validazione
14. Verifica e Validazione Come assicurarsi che il software corrisponda alle necessità dell utente? Introdurremo i concetti di verifica e validazione Descriveremo le fasi del processo di testing Parleremo
DettagliITI M. FARADAY. Programmazione a. s
ITI M. FARADAY Programmazione a. s. 2018-2019 Disciplina: INFORMATICA Indirizzo: INFORMATICA E TELECOMUNICAZIONI Classi: Terza A Terza B Ore settimanali previste: 6 (3 ora Teoria - 3 ore Laboratorio) Docenti:
DettagliGARA NAZIONALE DI ELETTRONICA E TELECOMUNICAZIONI PROVA SCRITTA. 7 maggio 2013
Soluzione Istituto Statale di Istruzione Secondaria Superiore ETTORE MJORN 24068 SERITE (G) Via Partigiani 1 -Tel. 035-297612 - Fax 035-301672 e-mail: majorana@ettoremajorana.gov.it - sito internet: www.ettoremajorana.gov.it
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
Dettagli