Circuiti integrati. Circuiti combinatori ALU. Esempio di chip SSI. Circuiti combinatori
|
|
- Norma Pellegrini
- 7 anni fa
- Visualizzazioni
Transcript
1 ircuiti integrati ircuiti combinatori LU Salvatore Orlando I circuiti logici sono realizzatati come I (circuiti integrati) realizzati su chip di silicio (piastrina) gates e fili depositati su chip di silicio, inseriti in un package e collegati all esterno con un certo insieme di pin (piedini) gli I si distinguono per grado di integrazione da singole porte indipendenti, a circuiti più complessi Integrazione SSI (Small Scale Integrated): - porte MSI (Medium Scale Integrated): - porte LSI (Large Scale Integrated): -. porte VLSI (Very Large Scale Integrated): >. porte on tecnologia SSI, gli I contenevano poche porte, direttamente collegati ai pin esterni on tecnologia MSI, gli I contenevano alcuni componenti base circuiti comunemente incontrati nel progetto di un computer on tecnologia VLSI, un I può oggi contenere una PU completa (o più) microprocessore rch. Elab. - S. Orlando rch. Elab. - S. Orlando 2 Esempio di chip SSI ircuiti combinatori Texas Instruments 74 DIP (Dual Inline Package) Tensione e terra condivisi da tutte le porte Tacca per individuare l orientamento del chip SSI Rapporto gates/pin molto piccolo on l aumento del del grado di integrazione rapporto gates/pin incrementato chip più specializzati es. chip che implementano particolari circuiti combinatori rch. Elab. - S. Orlando 3 Nella costruzione di un processore, o di un componente elettronico specializzato necessario usare componenti realizzati con circuiti combinatori l output ottenuto solo combinando i valori in input con poter logiche il circuito non ha memoria ircuiti combinatori usati quindi come blocchi base per costruire circuiti più complessi spesso realizzati direttamente come componenti MSI Tratteremo: Multiplexer e Demultiplexer Decoder LU Per implementare circuiti combinatori useremo PL ROM rch. Elab. - S. Orlando 4
2 Multiplexer () n input ed output log 2 n segnali di controllo (altri input) Il multiplexor, sulla base dei segnali di controllo, seleziona quale tra gli n input verrà presentato come output del circuito aso semplice: Multiplexer 2:, con un solo bit di controllo M U X S (controllo) se S=: passa S se S=: passa S = ~S + S rch. Elab. - S. Orlando 5 Multiplexer 8: 8=2 3 input e 3 segnali di controllo 8=2 3 porte ND e porta OR In ogni porta ND entra una combinazione diversa dei segnali di controllo,, valori possibili: 7 solo una di queste porte produrrà un valore es. ~ => D 5 in dipendenza dei valori assunti da, e tutte le porte ND (eccetto una) avranno sicuramente output uguale a solo una delle porte ND potrà quindi produrre il suo corrispondente valore in input D i (eventualmente affermato) Multiplexer (2) rch. Elab. - S. Orlando 6 Multiplexer Multiplexer e funzioni logiche arbitrarie Multiplexer 2: a 32-bit (con fili larghi di 32 bit) costruito usando 32 -bit Multiplexer 2: con un segnale di controllo distribuito ai vari Multiplexer rch. Elab. - S. Orlando 7 Multiplexer n: possono essere usati per definire una qualsiasi funzione logica in log 2 n variabili funzione definibile da una tabella di verità con n righe le variabili in input della funzione logica diventano i segnali di controllo del multiplexer ogni riga della tabella di verità corrisponde ad uno degli n input del multiplexer input collegati ad un generatore di tensione (o alla terra) se l output, associato alla riga della tabella di verità, è (o ) grande spreco di porte circuito fully encoded porte ND con arietà maggiore del necessario (+) omponente MSI che realizza un multiplexer 8: ollegamento per ottenere la funzione: F=+++ rch. Elab. - S. Orlando 8
3 Demultiplexer Decoder Da singola linea in input, a n linee in output log 2 n segnali di controllo (S) se la linea in input è uguale a tutti gli output dovranno essere uguali a, indipendentemente da S se la linea in input è uguale a un solo output dovrà essere uguale a, tutti gli altri saranno l output da affermare dipende da S D E M U X S (controllo) S =S =S omponente con n inputs e 2 n output gli n input sono interpretati come un numero unsigned se questo numero rappresenta il numero i, allora solo il bit in output di indice i (i=,,...,2 n -) verrà posto ad tutti gli altri verranno posti a 3 Decoder. Out_ Out_ Out_ Out_ Out_2 Out_3 rch. Elab. - S. Orlando 9 rch. Elab. - S. Orlando PL PL Programming Logic rray (PL) omponente per costruire funzioni logiche arbitrarie permette di costruire funzioni in forma SP porte ND al primo livello, e porte OR al secondo livello n input e o output m porte ND o porte OR n ND m Esempio: n=2 o=6 m=5 In ogni porta ND entrano 2n=24 input normali e invertite In ogni porta OR entrano m=5 input m fissa un limite al numero di mintermini esprimibili o fissa un limite al numero di funzioni differenti in forma canonica SP OR o Fusibili da bruciare per decidere quali sono gli input di ogni porta ND quali sono gli input delle varie porte OR rch. Elab. - S. Orlando rch. Elab. - S. Orlando 2
4 PL ROM n input m porte ND Esempio di funzione: O = ~ ~ + o input rch. Elab. - S. Orlando 3 Memorie usabili anche per esprimere, in maniera non minima, funzioni logiche arbitrarie ROM (Read Only Memory) PROM (Programmable ROM) scrivibili solo una volta EPROM (Erasable PROM) cancellabile con luce ultravioletta Height 2 n Ogni colonna = Singola funzione logica Width In pratica data una Tabella di Verità, le ROM sono usate per memorizzare direttamente diverse funzioni logiche (corrispondenti a colonne distinte nella Tabella) Indirizzo a n bit individua una specifica combinazione delle n variabili logiche in input individua una cella di Width bit della ROM Ogni funzione: Singola colonna della ROM Funzioni fully encoded PL più efficiente rch. Elab. - S. Orlando 4 ddizionatori ddizionatore a singolo bit Potremmo costruire un unico circuito combinatorio che implementi un addizionatore a n bit dati 2*n input: n n n+ diverse funzioni di output Rip n solo due livelli di logica, ma con porte ND e OR con molti input fan-in molto elevato (non ammissibile) Soluzione di compromesso, basata su serie di -bit adder collegati in sequenza il segnale deve attraversare più livelli di logica porte con fan-in limitato (ammissibile) circuito che usa lo stesso metodo usato dall algoritmo carta e penna a cui siamo abituati La tabella di verità dell addizionatore a singolo bit Rip Sum Rip_out Sum Rip Rip_out Rip Sum = ~ ~ Rip + ~ ~Rip + Rip + ~ ~Rip Rip_out = Rip + + Rip rch. Elab. - S. Orlando 5 rch. Elab. - S. Orlando 6
5 ddizionatore a singolo bit -bit adder usando porte XOR La funzione Sum non può essere semplificata ben 4 porte ND La costruzione di un -bit adder diventa più semplice impiegando porte XOR funzione logica che vale (F) se entrambi i bit in ingresso sono uguali, ovvero entrambi (F) o entrambi (T) esempio di or esclusivo (XOR) nel linguaggio comune o è bel tempo oppure prendo l ombrello Funzione SUM consideriamo che SUM tra una coppia di bit può essere ottenuta con xor Sum = xor xor Rip Rip_out = + ( xor ) Rip Rip Sum Porta XOR rch. Elab. - S. Orlando 7 Rip_out rch. Elab. - S. Orlando 8 LU & istruzioni aritmetiche/logiche -bit LU LU (rithmetic Logic Unit) circuito combinatorio usato per implementare le operazioni necessarie per l esecuzione di diverse istruzioni macchina Studieremo l LU del processore MIPS Istruzioni a 3 operandi operandi in 3 dei 32 registri del processore (registri a 32 b = 4 = W) Istruzioni assembler di tipo aritmetico/logico cod op Reg, Reg2, Reg3 Semantica istruzioni Reg Reg2 op Reg3 Istruzioni macchina (e relativi formati) istr. assembler codificate opportunamente su una Word di 32 b esempi di istruzioni aritmetico/logiche e confronto and $2, $3, $4 # $2 = $3 & $4 or $2, $3, $4 # $2 = $3 $4 add $2, $3, $4 # $2 = $3 + $4 sub $2, $3, $4 # $2 = $3 - $4 slt $2, $3, $4 # if ($3<$4) $2= else $2= rch. Elab. - S. Orlando 9 -bit LU usata per eseguire le istruzioni macchina seguenti: and $2, $3, $4 or $2, $3, $4 add $2, $3, $4 Operation è un segnale di controllo a 2 bit determina il tipo di operazione che l LU deve eseguire l LU è la tipica componente che fa a parte del Datapath (Parte operativa) del processore La Parte ontrollo comanda l esecuzione delle varie istruzioni settando opportunamente i segnali di controllo dell LU (e delle b altre componenti della Parte operativa) arryout arryin Operation 2 2 Result rch. Elab. - S. Orlando 2
6 32-bit LU Inversione e sottrazione 32-bit LU catena di -bit LU con propagazione del arry segnali di controllo per determinare l operazione che l LU deve eseguire Operation :propagato a tutte le -bit LU L -bit LU precedente può essere resa più complessa per poter eseguire: sub $2, $3, $4 Operazione di sottrazione: $2 = $3 - $4 trasformata in: $2 = $3 + (-$4) (-$4) significa che bisogna prima determinare il complemento a 2 del numero signed contenuto in $4 il complemento a 2 si ottiene effettuando il l inversione (complemento a bit-a-bit) sommando l LU deve quindi possedere i circuiti predisposti per invertire il secondo operando (b) e sommare sommare (che si ottiene ponendo semplicemente a il carry-in dell LU) invert Operation Istruzione and or sum sub rch. Elab. - S. Orlando 2 rch. Elab. - S. Orlando 22 Istruzioni di confronto Istruzioni di confronto slt $2, $3, $4 (set less than) $2= se è vero che $3 < $4 $2= altrimenti Se $3 < $4 allora $3-$4 < Quindi, per effettuare il confronto, possiamo semplicemente: sottrarre e controllare il bit di segno se non c è overflow durante la sottrazione il valore del bit di segno del risultato della sottrazione può essere semplicemente assegnato al bit meno significativo dei 32 bit in output tutti gli altri bit in output devono essere posti a Tutte le -bit LU devono quindi avere un ingresso in più l input Less, che verrà posto a o a sulla base del risultato L ultima -bit LU è più complessa deve controllare l overflow in figura abbiamo un blocco logico per l overflow che prende molti (fin troppi) input per l overflow basta solo controllare se il carry-in e il carry-out sono discordi deve fornire, come ulteriore output, il bit di segno del risultato delle sottrazione (Set) questo per permettere l implementazione di slt Set deve essere ridiretto verso la -bit LU che fornirà in output il bit meno significativo del risultato dell istruzione slt rch. Elab. - S. Orlando 23 rch. Elab. - S. Orlando 24
7 lu complessiva slt e overflow Output Set dell ultima -bit LU viene ridiretto sull input Less della prima -bit LU Tutti i bit Less delle varie -bit LU (eccetto la prima) vengono posti a Segnali di controllo: invert e arryin vengono entrambi asserted (affermati) per sottrarre (sub e slt) I bit di Operation sono posti a per far passare in output l ultimo bit in ingresso ai Multiplexer 4: invert arryin Operation Istruzione and or sum sub slt rch. Elab. - S. Orlando 25 Il circuito proposto per implementare l ultima -bit LU della catena potrebbe NON FUNZIONRE per il slt nel caso di overflow non è ottimale per quanto riguarda l overflow Per controllare se c è overflow, basta controllare se i bit arryin e arryout dell ultima -bit LU sono discordi => (arryin xor arryout) arryin arryout Overflow aso di malfunzionamento relativo a slt slt $2, $3, $4 se $3> e $4< potremmo concludere direttamente che è vero che $3>$4 => $2= se invece sottraiamo per implementare slt, finiamo per sommare due numeri positivi ($3 + (-$4)) potremmo avere overflow, ottenendo così un bit di segno (Set) non valido (uguale a, invece che uguale a ) un ragionamento analogo potrebbe essere fatto nel caso in cui $3< e $4> rch. Elab. - S. Orlando 26 ircuito per slt ircuito corretto per slt Set deve essere determinato in modo da evitare il malfunzionamento precedente, relativo a un overflow non voluto Siano a = a 3.a e b = b 3.b i due numeri da confrontare res = res 3.res il risultato degli -bit adder c = c 3.c il risultato della LU, che nel caso di slt potrà solo essere. oppure. a 3 b 3 res 3 Set X X a> e b< a< e b> res 3 a 3 b 3 Set = a 3 b 3 + b 3 res 3 + a 3 res 3 Se a> e b<, allora a>b, e possiamo porre direttamente Set = Se a< e b>, allora a<b, e possiamo porre direttamente Set = nei 2 casi di sopra, anche se comunque all LU viene comandato di eseguire una sottrazione, l eventuale overflow non dovrà essere ignorato Set Se a> e b>, oppure se a< e b<, allora possiamo considerare il risultato della sottrazione, e possiamo porre Set = res 3 in questi casi non si può verificare OVERFLOW, per cui res 3 conterrà correttamente il bit di segno a 3 b 3 res 3 rch. Elab. - S. Orlando 27 rch. Elab. - S. Orlando 28
8 bbiamo risparmiato un bit di controllo negate al posto di: (invert, arryin) Nell LU precedente, infatti, (invert, arryin) venivano sempre asserted o deasserted assieme bbiamo ulteriormente specializzato l LU per l esecuzione delle istruzioni di branch condizionato beq e bne devo controllare se a==b oppure se a!= b posso comandare alla LU di sottrarre, e controllare se a-b= oppure se a-b!= Zero= a-b== (a==b) lu finale omponente combinatoria: LU Simbolo usato per rappresentare la componente LU nel progetto della PU rch. Elab. - S. Orlando 29 rch. Elab. - S. Orlando 3
Arch. Elab. - S. Orlando 2. circuiti comunemente incontrati nel progetto di un computer. Con tecnologia MSI, gli IC contenevano alcuni componenti base
ircuiti combinatori LU Salvatore Orlando Esempio di chip SSI Texas Instruments 74 DIP (Dual Inline Package) Tensione e terra condivisi da tutte le porte Tacca per individuare l orientamento del chip SSI
DettagliCircuiti combinatori ALU
Circuiti combinatori ALU Salvatore Orlando Arch. Elab. - S. Orlando Circuiti integrati I circuiti logici sono realizzatati come IC (circuiti integrati) realizzati su chip di silicio (piastrina) gates e
DettagliArchitettura degli Elaboratori
circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni
DettagliArchitettura degli Elaboratori A Modulo 2
ALU Architettura degli Elaboratori A Modulo 2 ALU slides a cura di Andrea Torsello e Salvatore Orlando ( Unit ALU (Arithmetic Logic circuito combinatorio all interno del processore per l esecuzione di
Dettaglicircuiti combinatori: ALU
Architettura degli Elaboratori circuiti combinatori: ALU ALU ALU (Arithmetic Logic Unit) circuito combinatorio all!interno del processore per l!esecuzione di istruzioni macchina di tipo aritmetico/logiche
DettagliCircuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
DettagliArchitettura degli Elaboratori
Circuiti combinatori slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni 1 Circuiti integrati I circuiti logici sono realizzati come IC (circuiti integrati)! realizzati su chip di silicio
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliArithmetic Logic Unit
Arithmetic Logic Unit Circuito combinatorio all interno del processore per l esecuzione di istruzioni macchina di tipo aritmetico/ logiche (e di confronto) Quindi l ALU deve essere in grado di eseguire:
DettagliRappresentazione dell informazione
Rappresentazione dell informazione Codifica dei numeri Rappresentazioni in base 2, 8, 10 e 16 Rappresentazioni M+S, C1 e C2 Algoritmi di conversione di base Algoritmi di somma, moltiplicazione e divisione
DettagliAddizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754
Addizionatori: metodo Carry-Lookahead Costruzione di circuiti combinatori Standard IEEE754 Addizionatori Il circuito combinatorio che implementa l addizionatore a n bit si basa su 1-bit adder collegati
DettagliArchitettura degli Elaboratori e Laboratorio. Matteo Manzali Università degli Studi di Ferrara Anno Accademico
Architettura degli Elaboratori e Laboratorio Matteo Manzali Università degli Studi di Ferrara Anno Accademico 2016-2017 Algebra booleana L algebra booleana è un particolare tipo di algebra in cui le variabili
DettagliImplementazione di circuiti
Implementazione di circuiti PLA: Programmable Logic Array matrici regolari AND e OR in successione personalizzabili dall utente ROM: Read Only Memory circuiti ad hoc che implementano una particolare funzione
Dettagli$GGL]LRQDWRULPHWRGR &DUU\/RRNDKHDG
$GGL]LRQDWRULPHWRGR &DUU\/RRNDKHDG Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando 1 $GGL]LRQDWRUL Il circuito combinatorio che implementa l addizionatore a n bit è costruito collegando in sequenza
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliLinguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
DettagliPorte logiche. Porte logiche. Corso di Architettura degli Elaboratori. Algebra Booleana
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so
DettagliCircuiti combinatori notevoli
Architettura degli Elaoratori e delle Reti Lezione 5 Circuiti cominatori notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 5 1 Comparatore! Confronta parole
DettagliCorso di Architettura degli Elaboratori. Porte logiche (I) Architetture degli Elaboratori. Porte logiche (III) Porte logiche (II)
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Porte logiche (I) Invertitore a transistor: quando V in è basso, V out è alto e viceversa
DettagliUn circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati
Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati
DettagliIl Livello Logico-Digitale. Blocchi funzionali combinatori
Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliUnità Aritmetico-Logica
Unità Aritmetico-Logica A ritmethic L ogic U nit E l unità che esegue le operazioni aritmetiche e le operazioni logiche AND e OR 1-bit ALU : è una componente dell ALU che produce un singolo bit sui 32
DettagliLogica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliCircuiti combinatori notevoli
Circuiti combinatori notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/33 Sommario Implementazione
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
DettagliCircuiti e reti combinatorie. Appendice A (libro italiano) + dispense
Circuiti e reti combinatorie Appendice A (libro italiano) + dispense Linguaggio del calcolatore Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e Anche per esprimere
DettagliModuli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori
Moduli Combinatori Moduli Combinatori Corso di Architetture degli Elaboratori Coder Circuito codificatore x x z z k n=2 k x n La linea su cui si ha valore viene codificata in uscita mediante log 2 n bit
DettagliAppunti di informatica. Lezione 3 anno accademico Mario Verdicchio
Appunti di informatica Lezione 3 anno accademico 2015-2016 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliLe etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
DettagliMemorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella
Memorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Tipi di memorie Possono essere classificate in base a varie caratteristiche:
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
rchitettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff.. orghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliCalcolatori Elettronici Parte IV: Logica Digitale e Memorie
Anno Accademico 2001/2002 Circuiti Digitali Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre INGRESSI i 1 CIRCUITO o 1 i n DIGITALE! Circuiti elettronici
DettagliIl Processore: l Unità di Controllo della ALU Barbara Masucci
Architettura degli Elaboratori Il Processore: l Unità di Controllo della ALU Barbara Masucci Punto della situazione Abbiamo visto come costruire l Unità di Elaborazione Dati (Datapath) del processore MIPS
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliProgetto CPU (ciclo singolo) Salvatore Orlando
Progetto CPU (ciclo singolo) Salvatore Orlando Arch. Elab. - S. Orlando 1 Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Semplificato in modo
DettagliLEZIONE N 91. Introduzione agli elementi architetturali principali. Roberto Giorgi, Universita di Siena, C116L91, Slide 1
LEZIONE N 91 Introduzione agli elementi architetturali principali Roberto Giorgi, Universita di Siena, C116L91, Slide 1 FORME STANDARD DI FUNZIONI BOOLEANE Roberto Giorgi, Universita di Siena, C116L91,
DettagliUniversità degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche
Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche L algebra di oole Rev.1.1 of 2012-04-26 Componenti logiche di un elaboratore Possiamo
DettagliAlgebra & Circuiti Elettronici. Algebra booleana e circuiti logici. Blocco logico. Tabelle di Verità e Algebra Booleana
lgebra & Circuiti Elettronici lgebra booleana e circuiti logici Salvatore Orlando I computer operano con segnali elettrici con valori di potenziale discreti sono considerati significativi soltanto due
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliAlgebra & Circuiti Elettronici. Tabelle di Verità. Algebra booleana e circuiti logici. Blocco logico
lgebra booleana e circuiti logici Salvatore Orlando rch. Elab. - S. Orlando locco logico loccho logico circuito elettronico con linee (fili) in input e output possiamo associare variabili logiche con le
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliArchitettura dei Calcolatori Blocchi funzionali logici combinatori
Architettura dei Calcolatori Blocchi funzionali logici combinatori Ing. Gestionale e delle Telecomunicazioni A.A. 2011/12 Gabriele Cecchetti Blocchi Funzionali Combinatori Esiste una ben nota e ormai stabilizzata
DettagliForme canoniche, circuiti notevoli, criteri di ottimizzazione
Architettura degli Elaboratori e delle Reti Lezione 5 Forme canoniche, circuiti notevoli, criteri di ottimizzazione Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università
DettagliCALCOLATORI ELETTRONICI 27 giugno 2017
CALCOLATORI ELETTRONICI 27 giugno 2017 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado
Dettagli1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware.
1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware. 2. Spiegare i diversi tipi di indirizzamento usati dalle istruzioni del set
DettagliLogica Digitale. Fondamenti Informatica 2 - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliCircuiti Combinatori
Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni
DettagliLinguaggio macchina. Architettura degli Elaboratori e delle Reti. Il linguaggio macchina. Lezione 16. Proff. A. Borghese, F.
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/32 Linguaggio
DettagliReti Combinatorie: sintesi
Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.
DettagliAlgebra di Boole e reti logiche. 6 ottobre 2017
Algebra di Boole e reti logiche 6 ottobre 2017 Punto della situazione Abbiamo visto le varie rappresentazioni dei numeri in binario e in altre basi e la loro aritmetica Adesso vedremo la logica digitale
DettagliLa seconda forma canonica Circuiti notevoli. Sommario
La seconda forma canonica Circuiti notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/41 Sommario
DettagliCircuiti Integrati Architettura degli Elaboratori 1 A.A
1 Circuiti Integrati Architettura degli Elaboratori 1 A.A. 2002-03 03 Roberto Bisiani, 2000, 2001, 2002, Fabio Marchese 2003 25 marzo 2003 2 Circuiti integrati Costruzione di circuiti (logici e non) su
Dettagli1. L istruzione li $a0, è un istruzione standard del processore MIPS? Se no, a quali istruzioni corrisponde e come viene eseguita?
1. L istruzione li $a0, 12345678 è un istruzione standard del processore MIPS? Se no, a quali istruzioni corrisponde e come viene eseguita? 2. Si descriva il formato IEEE 754 per la rappresentazione in
DettagliMemorie ROM (Read Only Memory)
Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare
Dettagliuna rete combinatoria è un circuito logico avente n ingressi (x 1
Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei quali assume valori binari (/), e tale che a ciascuna combinazione degli
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
DettagliElementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
DettagliProcessore: Datapath & Control. Progetto CPU (ciclo singolo) Rivediamo i formati delle istruzioni. ISA di un MIPS-lite
Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Progetto CPU (ciclo singolo) Semplificato in modo tale da eseguire solo: istruzioni di memory-reference:
DettagliArithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
DettagliLSS : Reti Logiche: circuiti combinatori
LSS 2018-19: Reti Logiche: circuiti combinatori Piero Vicini AA 2018-2019 Introduzione Argomenti: Codici e aritmetica Operatori dell algebra booleana Minimizzazione e sintesi di funzioni Esempi di implementazione
DettagliFetch Decode Execute Program Counter controllare esegue prossima
Stored Program Istruzioni sono stringhe di bit Programmi: sequenze di istruzioni Programmi (come i dati) memorizzati in memoria La CPU legge le istruzioni dalla memoria (come i dati) Ciclo macchina (ciclo
DettagliUniversità degli Studi di Cassino
Corso di Reti combinatorie Anno Accademico 27/28 Francesco Tortorella Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,x 2,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei
DettagliImplementazione semplificata
Il processore 168 Implementazione semplificata Copre un sottoinsieme limitato di istruzioni rappresentative dell'isa MIPS aritmetiche/logiche: add, sub, and, or, slt accesso alla memoria: lw, sw trasferimento
DettagliHSA HSA HARDWARE SYSTEM ARCHITECTURE. Livelli. Livello assemblativo. Livello di. Sistema Operativo. Livello di. linguaggio macchina.
HS HRDWRE SYSTEM RHITETURE a.a. 22-3 L. orrelli 1 Livelli I 4: MOV L,TOTLE XOR X,X XOR X,X MOV L,STRING[X] IN X LOOP I 4 Livello assemblativo Livello di Sistema Operativo 11111 1111 11 111 111 111 Livello
DettagliEsercitazione del 15/03/ Soluzioni
Esercitazione del 15/03/2007 - Soluzioni Rappresentazioni possibili per una funzione logica: circuito logico: A B Y forma tabellare (tabella lookup): formula algebrica: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y=
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
rchitettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff.. orghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliInformazioni varie. Lezione 18 Il Set di Istruzioni (5) Dove siamo nel corso. Un quadro della situazione
Informazioni varie Lezione 18 Il Set di Istruzioni (5) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno La lezione di martedì 20 maggio (9-12) non si tiene
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
Architettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliIl linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/33 Linguaggio
DettagliInformatica di Base - 6 c.f.u.
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Logica booleana e circuiti logici Perchè
DettagliCodifica binaria: - numeri interi relativi -
Codifica binaria: - numeri interi relativi - Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin Tipologie di codici Per la rappresentazione di: caratteri
DettagliUn quadro della situazione
Reti logiche (1) Algebra booleana e circuiti combinatori 1 Un quadro della situazione In particolare gli argomenti qui trattati interessano ALU (Unità Aritmetico Logica) e CPU Elementi di memoria e progetto
DettagliLa "macchina" da calcolo
La "macchina" da calcolo Abbiamo detto che gli algoritmi devono essere scritti in un linguaggio "comprensibile all'esecutore" Se il nostro esecutore è il "calcolatore", questo che linguaggio capisce? che
DettagliRichiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
DettagliOperatori logici e algebra di boole
Operatori logici e algebra di boole Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/50 Sommario! La CPU! Sintesi di
DettagliIl Processore: l Unità di Controllo Principale Barbara Masucci
Architettura degli Elaboratori Il Processore: l Unità di Controllo Principale Barbara Masucci Punto della situazione Ø Abbiamo visto come costruire l Unità di Controllo della ALU per il processore MIPS
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Cosa sono le reti logiche? Fino ad ora abbiamo visto Rappresentazione dell informazione Assembler L obbie:vo di questo corso è mostrare come si proge>o una computer
DettagliLe tre famiglie fondamentali. Laboratorio di Architettura. 1. Manipolazione di dati. 1.1 Aritmetica di base. Lezione 3
Le tre famiglie fondamentali Laboratorio di Architettura Lezione 3 Andrea Torsello Dipartimento di Informatica Università Ca Foscari di Venezia Ci sono tre famiglie fondamentali di istruzioni, per: 1.
DettagliRappresentazione informazione ed elementi di aritmetica dei computer
Rappresentazione informazione ed elementi di aritmetica dei computer Salvatore Orlando 1 Rappresentazione dell informazione Simbolo (es. cifra o lettera) - Significato (es. numero o suono) Per comunicare/rappresentare
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
Dettaglianno scolastico 2009 / 2010 ELETTRONICA per Elettrotecnica ed Automazione
CIRCUITI COMBINATORI Un circuito combinatorio (o rete combinatoria) è un insieme interconnesso di porte logiche il cui output, istante per istante dipende unicamente dallo stato che gli ingressi della
DettagliParte III. Logica Digitale e Memorie
Parte III Logica Digitale e Memorie III.1 Circuiti digitali INGRESSI i 1 i n CIRCUITO DIGITALE o 1 o m USCITE Circuiti elettronici i cui ingressi e le cui uscite assumono solo due livelli Al circuito sono
DettagliEsercitazioni su circuiti combinatori
Esercitazioni su circuiti combinatori Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando - 1 Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1
Dettagli