CIRCUITI INTEGRATI ESEMPI: INTEL
|
|
- Gildo Conte
- 8 anni fa
- Visualizzazioni
Transcript
1 CIRCUITI INTEGRATI Costruzione di circuiti (logici e non) su un substrato di silicio. Non solo la parte attiva, ma anche le connessioni tra le porte. Incredibile miglioramento nelle prestazioni, nell affidabilità e nel costo dei circuiti. Costruzione dei circuiti integrati Il circuito è trasportato su maschere fotografiche: molti chip uguali insieme (wafer). Il circuito è, in molti passi, costruito aggiungendo e togliendo materiale in maniera selettiva. Ciascun circuito è staccato dagli altri e provato. Tecnologia oggi Commerciale: dimensioni: bit per chip (memorie) um. 1 ESEMPI: INTEL CHIP DATA MHZ NUMERO DI MEMORIA TRANSISTOR / , / , KB / , KB / ,000 1 MB / ,000 1 MB / , MB / ,000 4 GB / M 4 GB Pentium 3/ M 4 GB Pentium 3/ M 4 GB Pro Pentium II 5/ M 4 GB um. 2
2 Fattori che limitano i miglioramenti della densità. Litografia il problema è il costo, non la fattibilità: i dettagli non possono essere molto più piccoli della lunghezza d onda della luce usata 0.19 micron è il limite inferiore se si usa luce si può arrivare a dimensioni inferiori usando i raggi x: difficili da mettere a fuoco; costosi. Leggi fondamentali della fisica Ci deve essere un numero sufficiente di elettroni perché un circuito possa funzionare; questo limite è stimato tra 0.1 micron e 0.05 micron. Energia elettrica Fornire energia e rimuovere calore; ma maggiore è l integrazione minore è il voltaggio e la dissipazione: forse questo non sarà un problema. um. 3 Lo porte non sono prodotte o vendute individualmente, ma in unità chiamate circuiti integrati, IC (Integrated Circuit) o chip. I chip hanno un ritardo di porta (gate delay) finito che dipende dal tipo di tecnologia. Comprende sia il tempo di propagazione del segnale nel chip sia il tempo di commutazione (switching), lo stato dell arte commerciale è un ritardo intorno al nano secondo (10-9 ). um. 4
3 CLASSIFICAZIONE SSI (Small Scale Integration) Integrati con complessità inferiore alla decina di porte elementari: non più usati. MSI (Medium Scale Integration) Integrati con complessità compresa tra 10 e 100 porte elementari: usati solo in prodotti a bassissima integrazione e costo. LSI (Large Scale Integration) Integrati con complessità compresa tra 100 e porte elementari: usati in prodotti molto semplici. VLSI (very Large Scale Integration) Integrati con complessità maggiore di porte elementari: gran parte dei componenti di un calcolatore moderno. um. 5 PACKAGE I circuiti integrati sono montati in contenitori (package ) rettangolari di plastica o di ceramica. I package con due file di piedini all esterno sono chiamati in gergo tecnico DIP (Dual Inline Packages). I componenti con molte porte devono contenere circuiti complessi con il minimo numero di connessioni esterne. Il package solitamente ha una tacca vicino al pin 1 per indicare l orientamento. um. 6
4 Package a 787 piedini di SPARC (Sun) um. 7 CIRCUITI COMBINATORI Saranno usati come blocchi per costruire un calcolatore vero e proprio. Sono disponibili commercialmente. Un circuito dove il valore dei segnali di uscita della rete al tempo t dipendono solo dal valore dei segnali d ingresso al tempo (t d) dove d è il ritardo della rete: è chiamato circuito combinatorio, non ha memoria! um. 8
5 È un circuito con 2 n dati di input, un dato di output e n input di controllo che selezionano uno dei dati di input. L input selezionato è inviato all output. In figura ci sono 8 input e 3 linee di controllo A, B e C. DEMULTIPLEXER Invia il segnale di input ad uno di 2 n output, a seconda dei valori delle n linee di controllo. MULTIPLEXER um. 9 Prende un numero di n bit come input e lo usa per selezionare (a 1) una delle 2 n linee di output. In figura ci sono 3 input A, B e C, una delle 8 linee di output (D 0.. D 7 ) è a 1, il resto è a 0. DECODER um. 10
6 Paragona due parole d input. In figura ci sono 2 input A e B, ognuno di 4 bit e produce 1 se gli input sono uguali e 0 se non sono uguali. COMPARATORI um. 11 CIRCUITI ARITMETICI Shifter In figura ci sono 8 bit di input (D 0.. D 7 ). L output, che è l input spostato di 1 bit, è disponibile su (S 0.. S 7 ). La linea di controllo C determina la direzione dello spostamento 0 verso sinistra e 1 verso destra. um. 12
7 SOMMATORI Mezzo Sommatore (Half Adder) Adatto al calcolo dei bit meno significativi della somma di due word a più bit, non funziona per un bit che si trova in mezzo alla word. um. 13 Sommatore completo (Full Adder) È composto da due mezzi sommatori che generano sia la somma sia i bit di riporto. Sommatore con riporto in serie (Ripple Carry Adder) Per due word di 8 bit, si replica il circuito 8 volte. Il carry out di un bit si usa come carry in del suo vicino di sinistra. Il carry in del bit più a destra è collegato a 0. Problema L addizione non si può completare finché il carry non si è propagato da destra verso sinistra. um. 14
8 ALU da 1 bit (bit slice) Calcola: a AND b a OR b b a + b um. 15 ALU da 8 bit Composta da 8 ALU da 1 bit. Il segnale INC incrementa il risultato, in altre parole aggiunge 1. um. 16
9 CLOCK Segnale periodico che permette la sincronizzazione. Frequenza: numero di volte che il segnale torna allo stesso valore, misurata in Hz (Hertz) Periodo o tempo di ciclo: tempo tra due ritorni del segnale allo stesso valore, si misura in secondi. Inverso della frequenza: T = 1/F, F = 1/T I clock sono simmetrici: il tempo passato in uno stato alto è uguale al tempo passato in uno stato basso. A cosa serve? A far avanzare i circuiti logici alternando momenti di calcolo a momenti di memorizzazione del risultato. In un elaboratore possono accadere molte cose durante un singolo ciclo di clock: se questi eventi devono accadere in ordine specifico il ciclo di clock deve essere diviso in sotto cicli. um. 17 È possibile connettersi alla linea del clock principale e inserire un circuito contenente un ritardo conosciuto. Clock spostato di fase. Esempio Fronte di salita di C1 Fronte di discesa di C1 Fronte di salita di C2 Fronte di discesa di C2 Si associano eventi diversi ai vari fronti. um. 18
10 MEMORIA Le porte logiche da sole possono solo calcolare funzioni logiche, ma non possono memorizzare i risultati. Per memorizzare i risultati (in assenza dei valori d ingresso che li hanno generati) bisogna che ci sia un qualche meccanismo di mantenimento dell informazione. I circuiti la cui uscita dipende anche da valori di uscita precedenti si chiamano sequenziali e contengono elementi di memoria. Questi circuiti hanno una parte combinatoria e una parte di memoria. Gran parte dei circuiti in un calcolatore sono circuiti sequenziali. um. 19 LATCH SR (a) Latch NOR (2 porte) nello stato 0 e nello stato 1. Gli output del latch non sono determinati solo dagli input del momento. Due input: S (Setting) per fissare il latch e R (Resetting) per azzerarlo. Due output: Q e Q. um. 20
11 LATCH SR SINCRONIZZATO A volte conviene impedire al latch di cambiare stato tranne in certi momenti specifici. È stato aggiunto un input: il clock che solitamente è sempre 0. um. 21 LATCH DI TIPO D SINCRONIZZATO Per impedire la situazione dei latch di tipo SR (S=R=1), si è progettato un circuito latch con un solo input D. um. 22
12 FLIP-FLOP Nei flip-flop la transizione di stato non accade se il clock è 1, ma durante la transizione da 0 a 1 (fronte di salita) oppure da 1 a 0 (fronte di discesa). Un flip-flop è azionato dal fronte (edge triggered), mentre un latch è azionato dal livello (level triggered). FLIP-FLOP D um parole di 3 bit 8 linee d input 3 dati I 0 I 1 I 2 2 indirizzo A 0 A 1 3 controllo CS Chip Select (1) RD Read (1) Write (0) OE Output Enable MEMORIA 4 X 3 3 linee di output D 0 D 1 D 2 um. 24
13 Chip per implementare memorie um. 25 STRUTTURA DI UNA DRAM Vantaggi e svantaggi: Contro: Ritardo di accesso; Accesso a due passi (R e C); demux rinfresco. Pro: Pochi pin; address Effetto cache. storage matrix e.g. 64 X 64 full row readout mux/demux single bit I/O um. 26
14 TIPI DI RAM E ROM Ogni bit di una DRAM deve essere rinfrescato. Tipo Categoria Modalità di Cancellazione Volatile Usi tipici cancella zione byte SRAM Read/write Elettrica Sì Si Livello 2 di cache DRAM Read/write Elettrica Sì Si Memoria principale ROM Read-only No No No Grandi volumi PROM Read-only No No No Piccoli volumi EPROM Readmostly Luce No No Prototipaggio ultravioletta EEPROM Readmostly Elettrica Sì No Prototipaggio Flash Read/write Elettrica No No Film per macchine fotografiche digitali um. 27 TENDENZE TECNOLOGICHE Capacità Velocità (latenza) Logica: 2x in 3 anni 2x in 3 anni DRAM: 4x in 3 anni 2x in 10 anni Dischi: 4x in 3 anni 2x in 10 anni DRAM Anno Size Cycle Time KB 240 ns KB 210 ns :1! 1 MB 170 ns MB 120 ns. 2:1! MB 60 ns um. 28
15 PROBLEMA REALE? Differenza di prestazioni tra processore e DRAM (latenza) Prestazioni µproc CPU 60%/anno. Legge di Moore (2X/1.5 anni) Processore-memoria Performance Gap: (cresce 50%/anno) DRAM Anno DRAM 9%/anno. (2X/10 anni) um. 29 SISTEMA DI MEMORIA GERARCHIZZATO Velocità: molto veloce Dimensioni: molto piccola Costo: molto costosa Livelli alti Meno veloce Molto grande Poco costosa Livelli bassi Processor e Datapath Control Registers On-Chip Cache Second Level Cache (SRAM) Main memoria (DRAM) Secondary Storage (Disk) Tertiary Storage (Disk) velocità (ns): Dimenzioni (10 ms) (bytes): 100 K M G (10 sec) T um. 30
16 TECNOLOGIA Accesso casuale: tempo di accesso quasi uguale a tutte le locazioni. DRAM Alta densità, poco costosa, densa, lenta. Deve essere rinfrescata periodicamente. SRAM Bassa densità, alta potenza, costosa, veloce. Il contenuto non deve essere rinfrescato. Accesso quasi casuale: il tempo di accesso varia da locazione a locazione esempi: Dischi, CD-ROM Accesso sequenziale: il tempo di accesso dipende dalla posizione (nastri). um. 31 ORGANIZZAZIONE DELLE DRAM bit (data) lines r o w d e c o d e r RAM Cell Array Each intersection represents a 1-T DRAM Cell word (row) select row address Column Selector & I/O Circuits data Column Address L indirizzo di colonna e riga insieme selezionano un bit um. 32
17 SISTEMI DI MEMORIA indirizzo n Controllore n/2 DRAM 2^n x 1 chip w AL BUS T accesso = T cycle + T controller + T driver um. 33 STRUTTURE DI MEMORIA Semplice: CPU, cache, bus hanno la stessa larghezza (32 bit) Larga: CPU/cache, una word Cache/memoria N word ad esempio: 64 bit & 256 bit Interleaved: CPU, cache, bus una word: memoria N Moduli (ad esempio 4 moduli e l accesso è possibile in parallelo a ciascuno dei moduli) Indirizzi sequenziali vanno a memorie diverse! um. 34
18 INTERLEAVING Senza interleaving: CPU memoria D1 available Start Access for D1 Start Access for D2 Con 4-way Interleaving: CPU Accesso Ban k 0 Accesso Ban k 1 Accesso Ban k 2 Accesso Ban k 3 Si può acced ere di nuovo a 0 memoria Bank 0 memoria Bank 1 memoria Bank 2 memoria Bank 3 um. 35 CYCLE TIME VS. ACCESS TIME Cycle Time Access Time Time Il tempo di accesso e quello di ciclo non coincidono necessariamente. um. 36
19 IL NUMERO DI DRAM /SISTEMA DIMINUISCE NEL TEMPO Minimum PC memoria Size 4 MB 8 MB 16 MB 32 MB 64 MB 128 MB 256 MB DRAM Ge neration MB 4 MB 16 MB 64 MB 256 MB 1 GB um. 37 DRAM: SITUAZIONE ECONOMICA DRAM sono commodities Grande volume, basso profitto, progetto conservativo. Poche innovazioni rispetto ai processori (in 20 anni: page mode, EDO, SDRAM, ) Sempre meno DRAM per sistema Crescita bit/chip DRAM : 50%-60%/anno Crescita delle dimensioni del software (33%/anno per NT) um. 38
20 CPU L unità di controllo: legge le istruzioni dalla memoria centrale e ne determina il tipo, genera i segnali di controllo. L unità aritmetico logica: esegue le operazioni aritmetiche e logiche necessarie per l esecuzione delle istruzioni. I registri: elementi di memoria interni alla CPU usati per dati e risultati temporanei e informazioni di controllo. Il valore massimo memorizzabile è determinato dalle dimensioni del registro. R/W su registro sono molto veloci. Esistono registri di uso generico e registri specifici. um. 39 Tutte le CPU moderne sono raccolte in un unico chip. Ogni chip di CPU è dotato di un insieme di piedini (piedinatura), attraverso i quali deve avvenire tutta la comunicazione fra il chip e il mondo esterno: insieme di fili paralleli chiamati bus. Ossia mandando segnali sui piedini o ricevendo segnali dai piedini. Ciascun gruppo di piedini è preposto a specifiche funzioni. um. 40
21 La piedinatura Consta di sette gruppi di piedini, a seconda delle loro funzioni. 1. Indirizzamento (32, 64): prestazioni! 2. Trasferimento dati (16, 32, 64): prestazioni! 3. Abilitazione. 4. Controllo: bus, arbitraggio, interrupt, coprocessore, varie. 5. Alimentazione (3,3 V 5 V). 6. Massa. 7. Clock. um. 41 I piedini di abilitazione trasmettono alla CPU i segnali che ne permettono il funzionamento. I piedini d indirizzamento sono collegati agli analoghi piedini della memoria; la CPU trasmette su di essi l indirizzo della parola che intende leggere o scrivere. Tale comando è trasmesso dalla CPU alla memoria attraverso i piedini di controllo. I dati sono ricevuti o inviati attraverso i piedini per il trasferimento dati. um. 42
22 La piedinatura di controllo Controllo del bus: per controllare il resto del sistema (esempio, richieste di lettura/scrittura). Arbitraggio del bus: per regolare il traffico sul bus (esempio, impedirne uso da parte di due dispositivi). Interrupt: per gestire dispositivi di I/O (esempio, una stampante comunica di aver terminato una stampa). Coprocessore: per gestire coprocessori (esempio, coprocessori matematici, grafici, di I/O, ). Vari segnali: esempio, stato della CPU, inizializzazione, compatibilita con certi I/O, um. 43 um. 44
23 BUS È un insieme di linee elettriche, ciascuna delle quali collega un piedino di un gruppo di dispositivi. Se ogni dispositivo ha 50 piedini, un bus che li collega è un insieme di 50 linee. La linea uno collega i piedini numero uno di tutti i dispositivi, la linea due collega i piedini numero due, e così via fino alla linea 50. Su una linea non può viaggiare più di un segnale! I bus si possono dividere in due categorie. Interno alla CPU, trasporta dati verso e dalla ALU. Esterno: bus tra CPU e memoria, bus per i dispositivi di I/O. Per permettere a schede fornite da terzi di attaccarsi al bus di sistema, ci devono essere delle regole ben precise cui devono attenersi tutti dispositivi che vi sono collegati: protocollo del bus. Inoltre, si deve disporre di specifiche meccaniche ed elettriche. um. 45 PC/XT (8086, 8088), ISA (80286 PC/AT), EISA (80386), Microchannel (PS/2), PCI, SCSI, Nubus (Macintosh), USB, Per mandare un segnale su una linea del bus, un dispositivo mette un voltaggio alto su quella linea, il segnale si trasmette sulla linea e può essere ricevuto da tutti gli altri dispositivi collegati al bus: in termini logici, esso è uno. Un protocollo del bus regola la trasmissione/ricezione. um. 46
24 Master e Slave Se un dispositivo è capace d iniziare un trasferimento dati, si chiama master, altrimenti si chiama slave. Quindi uno slave opera solo su comando di un master. Alcuni dispositivi sono sia master che slave. MASTER SLAVE ESEMPIO CPU Memoria Fetch d istruzioni e dati CPU Dispositivo di I/O Inizio di un operazione di I/O CPU Coprocessore CPU dà istruzioni al coprocess. I/O Memoria DMA (Direct Memory Access) Coprocessore CPU Copr. legge operandi dalla CPU um. 47 I segnali generati dai dispositivi non sono abbastanza forti per pilotare il bus: perché è lungo o ci sono molti dispositivi. Allora specifici chip sono posti tra un dispositivo e un bus per migliorare le prestazioni (amplificando o captando segnali). Bus driver: per dispositivi master. Bus receiver: per dispositivi slave. Bus transceiver: per dispositivi sia master che slave. Driver e transceiver garantiscono che un segnale sia spedito su una linea solo se non ne era presente un altro. um. 48
25 Scaricamento del bus Quando un segnale ha attraversato una linea di un bus, la linea deve essere liberata dal segnale, mediante un resistore, che provoca una resistenza sulla linea. Problema: come calcolare la resistenza giusta? Si calcola approssimativamente perché parte non quantificabile del segnale è assorbita dalle connessioni alla linea. Resistenza eccessiva: il segnale non si stabilizza su tutta la linea. Resistenza insufficiente: permane un segnale di rimbalzo sulla linea. Diminuire la frequenza di trasmissione, ossia il numero di segnali trasmessi nell unità di tempo. Se un segnale si stabilizza sulla linea in tempo x, si attende tempo, per esempio, 5x affinché il segnale di rimbalzo decada naturalmente; quindi si potrà trasmettere un nuovo segnale. Ovviamente diminuiscono le prestazioni ma anche i costi! um. 49 Larghezza del bus Il numero di linee di un bus è detto larghezza del bus, ed è direttamente proporzionale alle prestazioni. Per esempio, se n linee sono dedicate all indirizzamento, si possono indirizzare 2 n locazioni di memoria. Ovviamente, la larghezza è anche direttamente proporzionale ai costi: compromesso! Due modi per aumentare la larghezza di banda dei dati di un bus. Diminuire la durata del ciclo di bus (più trasferimenti/sec): difficile perché i segnali di linee diverse si muovono a velocità diverse (bus skew) ed incompatibilità con i modelli precedenti. Aumentare la larghezza del bus di dati (più bit/trasferimento): approccio più diffuso. Il multiplexed bus prevede l utilizzo interlacciato delle medesime linee sia per l indirizzamento che per il trasferimento dei dati, si risparmia fili e complessità di cablaggio, ma si perde tempo, il circuito è più complicato e si riducono prestazioni e costi. um. 50
26 Dimensioni d indirizzi e dati in rapporto alle prestazioni e al costo = 1 MB 2 24 = 16 MB 2 32 = 4 GB um. 51 Sincronismo dei bus I bus si possono dividere in due categorie. 1. Un bus sincrono ha una linea pilotata da un oscillatore. Il segnale su questa linea è un onda quadra (5 100 MHz): è il clock del bus. Quindi un ciclo di clock del bus, ciclo del bus, ha lunghezza fissata. Inoltre, tutti i dispositivi devono utilizzare il bus per un numero intero di cicli del bus. 2. Il bus asincrono non è dotato di un clock principale. I cicli del bus possono essere della lunghezza necessaria e non devono essere uguali per tutti i dispositivi. um. 52
27 Bus sincrono Vantaggi Semplice utilizzo grazie alla discretizzazione indotta dai cicli di clock, tutto funziona in multipli del clock del bus. Svantaggi Difficile sfruttare al 100% le prestazioni di tutti i dispositivi. Difficile avvantaggiarsi di piccoli miglioramenti prestazionali dei dispositivi che lo utilizzano. Prestazioni globali determinate da quelle del dispositivo più lento che lo utilizza. Esistono per lo più bus sincroni: sono più facili da costruire. um. 53 ESEMPIO di bus sincrono Clock: 40 MHz. Ciclo del bus: 25 nsec. La lettura dalla memoria richiede 40 nsec dal momento in cui l indirizzo è stabile: 3 cicli di bus per leggere una parola. Segnale attivo quando basso. um. 54
28 Bus asincrono Vantaggi Semplicità strutturale: non esiste clock del bus. Ottime prestazioni globali: massimo sfruttamento delle prestazioni di ciascun dispositivo afferente. Svantaggi Difficoltà implementativa: driver e receiver dei dispositivi devono gestire MSYN (Master SYNchronization) e SSYN (Slave SYNchronization). Realizzazione globalmente più complicata dei bus sincroni. um. 55 ESEMPIO di bus asincrono um. 56
29 Arbitraggio dei bus Ovviamente, un solo dispositivo può utilizzare il bus ad un dato istante! E se più dispositivi lo richiedono ad uno stesso istante? Arbitraggio centralizzato: dais y chaining Un dispositivo chiamato arbitro del bus è preposto alla gestione del bus, concedendo accesso al bus ad un solo dispositivo per volta. La linea di richiesta è wired-or: trasporta un segnale alto se e solo se qualche dispositivo richiede il bus. Se c è una richiesta, l arbitro emette segnale alto sulla linea di assegnamento (grant). Se c è un assegnamento, il primo dispositivo prende controllo del bus qualora avesse fatto richiesta; quindi blocca il segnale di assegnamento, altrimenti lo trasmette sulla linea; il secondo dispositivo Dispositivi fisicamente più vicini all arbitro hanno priorità. um. 57 Arbitraggio centralizzato: dais y chaining con livelli di priorità Esiste una linea di richiesta e una di assegnamento per ciascun livello di priorità. Richiesta/assegnamento per ogni livello funzionano come daisy chaining. Se ci sono richieste a più livelli di priorità, l arbitro invia un assegnamento sulla linea con priorità massima. I livelli tentano di superare i limiti della disposizione fisica. um. 58
30 um. 59 Arbitraggio distribuito Non esiste arbitro del bus; i vari dispositivi regolano da soli l accesso esclusivo al bus. Se un dispositivo desidera il bus, manda una richiesta. Se non c è un segnale sulla linea d impegno (busy), ma c è sulla linea di assegnamento, il dispositivo prende il controllo del bus; quindi blocca assegnamento e richiesta, e manda impegno. Se c è un segnale d impegno e uno di assegnamento, il dispositivo blocca comunque il segnale di assegnamento. La linea di richiesta non è indispensabile: informa i vari dispositivi di richieste in attesa. um. 60
31 Trasferimento di blocchi Quando s inizia la lettura di un blocco il master indica allo slave quanto parole vanno trasferite. Il master setta un segnale BLOCK sull apposita linea. Invece di ritornare una parola, lo slave invia una parola durante ogni ciclo finché il numero si è esaurito. Pratica comune in caso di lettura dalla cache: si legge tutta la linea, per esempio 16 parole di 32 bit.. Bus per multiprocessori Più CPU potrebbero richiedere il bus contemporaneamente, per esempio per accedere alla memoria. Per fare questo, la memoria potrebbe avere una variabile: 0 se nessuno sta accedendo alla memoria, 1 altrimenti. Prima di accedere alla memoria, una CPU dovrebbe metterla a 1. E se due CPU lo fanno contemporaneamente? Esiste il ciclo read-modify-write che permette a una CPU di leggere una parola, modificarla e riscriverla senza mai rilasciare il bus. um. 61 Un altro tipo importante di ciclo di bus serve a gestire gli Interrupt Quando un dispositivo di I/O termina, invia un interrupt alla CPU. Ogni interrupt richiede il bus, e potrebbero esserci più interrupt contemporaneamente: stesso problema di arbitraggio! Soluzione più comune: si assegna una priorità ai vari interrupt, e si usa un apposito arbitro centralizzato per sequenzializzarli. Un diffuso arbitro per interrupt è il chip INTEL PPI (Programmable Interrupt Controller) 8259A. um. 62
32 INTEL PPI 8259A Accetta interrupt da al più otto controllori di I/O. Se ci sono interrupt, invia un segnale su INT alla CPU. Se la CPU può gestire un interrupt, manda un segnale su INTA. Sceglie un interrupt e invia alla CPU sulla linea dati l identificativo del corrispondente dispositivo di I/O. Mediante l identificativo, la CPU trova sul vettore d interrupt l indirizzo della procedura per gestire quel dispositivo. um. 63 CHIP DI I/O UART (Universal Asynchronous Receiver Transmitter) È un chip che legge un byte dal bus dei dati e lo invia su una linea seriale un bit per volta, oppure leggere dati dalla linea seriale. USART (U Synchronous ART) Gestisce trasmissioni sincrone e asincrone. PPI (Programmable Peripheral Interface) linee di I/O: tre porte chiamate A, B e C. Programmato in due gruppi (A e B) da dodici linee, in tre modi operativi (modo 0, 1 e 2). A bordo del PC: 60H Port A 61H Port B 62H Port C 63H Control word um. 64
33 Esempio d interconnessione tra bus (CPU) e periferica (PPI 8255A). um. 65
34 UBERTINI MASSIMO Dip. Informatica Industriale I.T.I.S. "Giacomo Fauser" Via Ricci, Novara Italy tel fax
Livello logico digitale. bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliGerarchia delle memorie
Memorie Gerarchia delle memorie Cache CPU Centrale Massa Distanza Capacità Tempi di accesso Costo 2 1 Le memorie centrali Nella macchina di Von Neumann, le istruzioni e i dati sono contenute in una memoria
DettagliArchitettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore
DettagliArchitettura del computer (C.Busso)
Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)
DettagliEsame di INFORMATICA
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono essere codificati nello
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,
DettagliL organizzazione interna della memoria e del banco di registri prevedono generalmente che le uscite di 2 o più componenti
Banco di registri e memoria Corso ACSO prof. Cristina SILVANO Politecnico di Milano Componenti di memoria e circuiti di pilotaggio L organizzazione interna della memoria e del banco di registri prevedono
DettagliUn circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati
Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati
DettagliC. P. U. MEMORIA CENTRALE
C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato
DettagliArchitettura di un calcolatore
2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von
DettagliIl processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
DettagliMateriali per il modulo 1 ECDL. Autore: M. Lanino
Materiali per il modulo 1 ECDL Autore: M. Lanino RAM, l'acronimo per "random access memory", ovvero "memoria ad acceso casuale", è la memoria in cui vengono caricati i dati che devono essere utilizzati
DettagliCPU chips e bus. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1
CPU chips e bus anno accademico 2006 2007 pagina 1 Layout di una cpu anno accademico 2006 2007 pagina 2 I bus in un sistema a microprocessore anno accademico 2006 2007 pagina 3 Proprietà di un bus Bus
DettagliArchitettura degli Elaboratori
Circuiti combinatori slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni 1 Circuiti integrati I circuiti logici sono realizzati come IC (circuiti integrati)! realizzati su chip di silicio
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in
DettagliI componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica
I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica
DettagliLa memoria centrale (RAM)
La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.
DettagliCPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
DettagliDEFINIZIONE 1/2 memoria ad accesso casuale RAM
CORSO BASE DI TECNICO RIPARATORE HARDWARE RAM Docente: Dott. Ing. Antonio Pagano DEFINIZIONE 1/2 In informatica la memoria ad accesso casuale, acronimo RAM (del corrispondente termine inglese Random-Access
DettagliIntroduzione. Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD... 6
Appunti di Calcolatori Elettronici Esecuzione di istruzioni in parallelo Introduzione... 1 Classificazione di Flynn... 2 Macchine a pipeline... 3 Macchine vettoriali e Array Processor... 4 Macchine MIMD...
DettagliOrganizzazione della memoria
Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010
DettagliCorso di Informatica
CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it La memoria principale 2 izzazione della memoria principale ria principale è organizzata come
DettagliCALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU
Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di
DettagliCircuiti Integrati Architettura degli Elaboratori 1 A.A
1 Circuiti Integrati Architettura degli Elaboratori 1 A.A. 2002-03 03 Roberto Bisiani, 2000, 2001, 2002, Fabio Marchese 2003 25 marzo 2003 2 Circuiti integrati Costruzione di circuiti (logici e non) su
DettagliUnità Periferiche. Rete Di Controllo
MODELLO LOGICO-FUNZIONALE DI UN ELABORATORE Centrale di canale Periferiche CPU Memoria centrale ALU CU Memoria Locale ALU = Aritmetic Logic Unit CU = Registri CU ISTRUZIONE Decodificatore Rete Di Controllo
DettagliInformatica - A.A. 2010/11
Ripasso lezione precedente Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Matematica, Statistica e Informatica Modulo: Informatica Esercizio: Convertire
DettagliSISTEMI DI ELABORAZIONE DELLE INFORMAZIONI
SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: martedì, 12.00-13.00. Dip. Di Matematica Modalità esame: scritto + tesina facoltativa 1
DettagliCollegamento al sistema
Collegamento al sistema Chi comanda il movimento della testina? Chi comanda la generazione del raggio laser? Chi si occupa di trasferire i dati letti in memoria centrale? Chi comanda la rotazione dei dischi?
DettagliEsempio: aggiungere j
Esempio: aggiungere j Eccezioni e interruzioni Il progetto del controllo del processore si complica a causa della necessità di considerare, durante l esecuzione delle istruzioni, il verificarsi di eventi
DettagliOrganizzazione della memoria principale Il bus
Corso di Alfabetizzazione Informatica 2001/2002 Organizzazione della memoria principale Il bus Organizzazione della memoria principale La memoria principale è organizzata come un insieme di registri di
DettagliIl sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione
Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia
DettagliArchitettura dei calcolatori I parte Introduzione, CPU
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica C.I. 1 Informatica ed Elementi di Statistica 2 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore Sorce Architettura dei calcolatori
DettagliLa memoria - generalità
Calcolatori Elettronici La memoria gerarchica Introduzione La memoria - generalità n Funzioni: Supporto alla CPU: deve fornire dati ed istruzioni il più rapidamente possibile Archiviazione: deve consentire
DettagliCorso PLC - Manuale Pratico 1
Corso PLC - Manuale Pratico 1 "!#$ % L'unità centrale di un PLC, chiamata più semplicemente CPU, normalmente occupa il primo modulo del rack. Si individua subito in quanto tipicamente è dotata di un selettore,
DettagliMemoria Secondaria o di Massa
.. Pacman ha una velocità che dipende dal processore...quindi cambiando computer va più velocemente..sarà poi vero? Memoria Secondaria o di Massa dischi fissi (hard disk), floppy disk, nastri magnetici,
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!
DettagliLezione 3: Architettura del calcolatore
Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliArchitettura dei calcolatori II parte Memorie
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica ed Elementi di Statistica 3 c.f.u. Anno Accademico 2010/2011 Docente: ing. Salvatore Sorce Architettura dei calcolatori
DettagliPLC Programmable Logic Controller
PLC Programmable Logic Controller Sistema elettronico, a funzionamento digitale, destinato all uso in ambito industriale, che utilizza una memoria programmabile per l archiviazione di istruzioni orientate
DettagliInformatica di base. Hardware: CPU SCHEDA MADRE. Informatica Hardware di un PC Prof. Corrado Lai
Informatica di base Hardware: CPU SCHEDA MADRE HARDWARE DI UN PC 2 Hardware (parti fisiche) Sono le parti fisiche di un Personal Computer (processore, scheda madre, tastiera, mouse, monitor, memorie,..).
DettagliCalcolatori Elettronici B a.a. 2006/2007
Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso
DettagliLe memorie. Generalità E applicazioni
Le memorie Generalità E applicazioni Caratteristiche generali Tempo di risposta Capacità Alimentazione Dissipazione di potenza Numero di pin Costo per bit Modalità di accesso Per poter scrivere un dato
DettagliLaboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:
Dettagli1.4b: Hardware. (Memoria Centrale)
1.4b: Hardware (Memoria Centrale) Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Ediz. Fino alla III : cap. 3.11, 3.13 IV ediz.: cap. 2.8, 2.9 Questi lucidi Memoria Centrale Un
DettagliModulo 1 Le memorie. Si possono raggruppare i sistemi di elaborazione nelle seguenti categorie in base alle possibilità di utilizzazione:
Modulo 1 Le memorie Le Memorie 4 ETA Capitolo 1 Struttura di un elaboratore Un elaboratore elettronico è un sistema capace di elaborare dei dati in ingresso seguendo opportune istruzioni e li elabora fornendo
DettagliAll interno del computer si possono individuare 5 componenti principali: SCHEDA MADRE. MICROPROCESSORE che contiene la CPU MEMORIA RAM MEMORIA ROM
Il computer è un apparecchio elettronico che riceve dati di ingresso (input), li memorizza e gli elabora e fornisce in uscita i risultati (output). Il computer è quindi un sistema per elaborare informazioni
DettagliAppunti di informatica. Lezione 6 anno accademico 2015-2016 Mario Verdicchio
Appunti di informatica Lezione 6 anno accademico 2015-2016 Mario Verdicchio RAM disco La RAM è basata su dispositivi elettronici, che funzionano con tempi molto rapidi, ma che necessitano di alimentazione
DettagliInput/Output. Moduli di Input/ Output. gestiscono quantità di dati differenti a velocità diverse in formati diversi. n Grande varietà di periferiche
Input/Output n Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi n Tutti più lenti della CPU e della RAM n Necessità di avere moduli di I/O Moduli
DettagliMemorie ROM (Read Only Memory)
Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare
DettagliLaurea Specialistica in Informatica
Corso di Laurea in FISICA Laurea Specialistica in Informatica Fisica dell informazione 1 Elementi di Architettura degli elaboratori Prof. Luca Gammaitoni Informazioni sul corso: www.fisica.unipg unipg.it/gammaitoni/fisinfoit/gammaitoni/fisinfo
DettagliUNITÀ DI ELABORAZIONE (CPU) UNITÀ DI ELABORAZIONE (CPU) Opcode OpCode Operazione
RCHITETTUR DI UN ELORTORE MCCHIN DI VON NEUMNN Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). UNITÀ FUNZIONLI fondamentali Processore (CPU) Centrale
DettagliLe memorie. Introduzione
Le memorie Introduzione Una memoria è un sistema elettronico in grado di immagazzinare dati in forma binaria, per poi renderli disponibili ad ogni richiesta. Tale sistema è costituito da un insieme di
DettagliArchitettura dei Calcolatori
Architettura dei Calcolatori Sistema di memoria parte prima Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Sistema di memoria parte prima Sommario: Banco di registri Generalità sulla memoria Tecnologie
DettagliCalcolo numerico e programmazione Architettura dei calcolatori
Calcolo numerico e programmazione Architettura dei calcolatori Tullio Facchinetti 30 marzo 2012 08:57 http://robot.unipv.it/toolleeo Il calcolatore tre funzionalità essenziali:
DettagliARCHITETTURA DEL CALCOLATORE
Orologio di sistema (Clock) UNITÀ UNITÀ DI DI INGRESSO Schema a blocchi di un calcolatore REGISTRI CONTROLLO BUS DEL SISTEMA MEMORIA DI DI MASSA Hard Hard Disk Disk MEMORIA CENTRALE Ram Ram ALU CPU UNITÀ
DettagliInput/Output: bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L
DettagliIl calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi
Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da
DettagliCapitolo. Interfacciamento di periferiche I/O con il PC. 1.1 Il BUS di espansione del PC
Capitolo 1 Interfacciamento di periferiche I/O con il PC 1.1 Il BUS di espansione del PC 1.2 Interfacciamento di periferiche I/O con il PC, con dispositivi non programmabili 1.3 Istruzioni per leggere
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 PRESTAZIONI DEL CALCOLATORE Massimiliano Giacomin Due dimensioni Tempo di risposta (o tempo di esecuzione): il tempo totale impiegato per eseguire un task (include
DettagliClocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti
Clocking Architetture dei Calcolatori (Lettere A-I) Tecnologie per la Memoria e Gerarchie di Memoria Prof. Francesco Lo Presti Il segnale di Clock definisce quando i segnali possono essere letti e quando
DettagliARCHITETTURA DELL ELABORATORE
1 ISTITUTO DI ISTRUZIONE SUPERIORE ANGIOY ARCHITETTURA DELL ELABORATORE Prof. G. Ciaschetti 1. Tipi di computer Nella vita di tutti giorni, abbiamo a che fare con tanti tipi di computer, da piccoli o piccolissimi
DettagliReti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
DettagliNOZIONI ELEMENTARI DI HARDWARE E SOFTWARE
CORSO INTRODUTTIVO DI INFORMATICA NOZIONI ELEMENTARI DI HARDWARE E SOFTWARE Dott. Paolo Righetto 1 CORSO INTRODUTTIVO DI INFORMATICA Percorso dell incontro: 1) Alcuni elementi della configurazione hardware
DettagliCorso di Sistemi di Elaborazione delle informazioni
Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA
DettagliStrutture di Memoria 1
Architettura degli Elaboratori e Laboratorio 17 Maggio 2013 Classificazione delle memorie Funzionalitá: Sola lettura ROM, Read Only Memory, generalmente usata per contenere le routine di configurazione
DettagliI dischi ottici. Fondamenti di Informatica -- Rossano Gaeta 43
I dischi ottici Le tecnologie dei dischi ottici sono completamente differenti e sono basate sull'uso di raggi laser Il raggio laser è un particolare tipo di raggio luminoso estremamente focalizzato che
DettagliLa Comunicazione tra i dispositivi
La Comunicazione tra i dispositivi Per fare comunicare i dispositivi occorre : a) stabilire un protocollo di comunicazione - definire una forma di interazione e sincronizzazione che rispecchi certe regole
DettagliIl Processore: i registri
Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono
DettagliTesti di Esercizi e Quesiti 1
Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica
DettagliHardware interno. Docenti: Dott. Stefano Bordoni Dott. Francesco Guerra. Facoltà di Economia, Università di Modena e Reggio Emilia
Hardware interno Docenti: Dott. Stefano Bordoni Dott. Francesco Guerra Facoltà di Economia, Università di Modena e Reggio Emilia Hardware A prima vista... Alimentazione PC e Monitor Lettore DVD Porte Ps/2
DettagliLa Memoria d Uso. La Memoria d Uso
Fondamenti dell Informatica A.A. 2000-2001 La Memoria d Uso Prof. Vincenzo Auletta 1 Fondamenti dell Informatica A.A. 2000-2001 Memorie di Massa Processore CU e ALU Memorie di massa esterne La Memoria
DettagliI dischi magnetici floppy disk
I dischi magnetici floppy disk I floppy disk (dischetti flessibili) sono supporti rimovibili Ogni elaboratore è dotato di almeno una unità di lettura-scrittura detta drive, all'interno della quale l'utente
DettagliIl Sistema Operativo. C. Marrocco. Università degli Studi di Cassino
Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.
DettagliCalcolatori Elettronici Parte IV: Logica Digitale e Memorie
Anno Accademico 2013/2014 Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Semplici elementi alla base di sistemi complessi Riccardo Torlone - Corso
DettagliSistema Operativo. Fondamenti di Informatica 1. Il Sistema Operativo
Sistema Operativo Fondamenti di Informatica 1 Il Sistema Operativo Il Sistema Operativo (S.O.) è un insieme di programmi interagenti che consente agli utenti e ai programmi applicativi di utilizzare al
DettagliI componenti di un Sistema di elaborazione. CPU (central process unit)
I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.
DettagliMemoria secondaria. Architettura dell elaboratore. Memoria secondaria. Memoria secondaria. Memoria secondaria
Architettura dell elaboratore Capacità di memorizzazione dei dispositivi di memoria: Memoria centrale attualmente si arriva ad alcuni GB centinaia di GB o TB Memoria principale e registri: volatilità,
DettagliIn un modello a strati il SO si pone come un guscio (shell) tra la macchina reale (HW) e le applicazioni 1 :
Un Sistema Operativo è un insieme complesso di programmi che, interagendo tra loro, devono svolgere una serie di funzioni per gestire il comportamento del computer e per agire come intermediario consentendo
Dettagliintroduzione I MICROCONTROLLORI
introduzione I MICROCONTROLLORI Definizione Un microcontrollore è un dispositivo elettronico programmabile Può svolgere autonomamente diverse funzioni in base al programma in esso implementato Non è la
DettagliDMA Accesso Diretto alla Memoria
Testo di rif.to: [Congiu] - 8.1-8.3 (pg. 241 250) 08.a DMA Accesso Diretto alla Memoria Motivazioni Organizzazione dei trasferimenti DMA Arbitraggio del bus di memoria Trasferimento di un blocco di dati
DettagliDispensa di Informatica I.1
IL COMPUTER: CONCETTI GENERALI Il Computer (o elaboratore) è un insieme di dispositivi di diversa natura in grado di acquisire dall'esterno dati e algoritmi e produrre in uscita i risultati dell'elaborazione.
DettagliCorso: Informatica+ Andrea Cremonini. Lezione del 20/10/2014
Corso: Informatica+ Andrea Cremonini Lezione del 20/10/2014 1 Cosa è un computer? Un elaboratore di dati e immagini Uno smartphone Il decoder di Sky Una console di gioco siamo circondati! andrea.cremon
DettagliIl Sistema Operativo
Il Sistema Operativo Il Sistema Operativo Il Sistema Operativo (S.O.) è un insieme di programmi interagenti che consente agli utenti e ai programmi applicativi di utilizzare al meglio le risorse del Sistema
DettagliArchitettura del calcolatore
Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale
DettagliSTRUTTURE DEI SISTEMI DI CALCOLO
STRUTTURE DEI SISTEMI DI CALCOLO 2.1 Strutture dei sistemi di calcolo Funzionamento Struttura dell I/O Struttura della memoria Gerarchia delle memorie Protezione Hardware Architettura di un generico sistema
DettagliIl Sistema Operativo (1)
E il software fondamentale del computer, gestisce tutto il suo funzionamento e crea un interfaccia con l utente. Le sue funzioni principali sono: Il Sistema Operativo (1) La gestione dell unità centrale
DettagliReti logiche e componenti di un elaboratore
FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di
DettagliSistemi Operativi GESTIONE DELLA MEMORIA SECONDARIA. D. Talia - UNICAL. Sistemi Operativi 11.1
GESTIONE DELLA MEMORIA SECONDARIA 11.1 Memoria Secondaria Struttura del disco Scheduling del disco Gestione del disco Gestione dello spazio di swap Struttura RAID Affidabilità Implementazione della memoria
DettagliSistemi Operativi. Memoria Secondaria GESTIONE DELLA MEMORIA SECONDARIA. Struttura del disco. Scheduling del disco. Gestione del disco
GESTIONE DELLA MEMORIA SECONDARIA 11.1 Memoria Secondaria Struttura del disco Scheduling del disco Gestione del disco Gestione dello spazio di swap Struttura RAID Affidabilità Implementazione della memoria
DettagliCOME È FATTO IL COMPUTER
1 di 8 15/07/2013 17:07 COME È FATTO IL COMPUTER Le componenti fondamentali Un computer, o elaboratore di dati, è composto da una scheda madre alla quale sono collegate periferiche di input e output, RAM
Dettagliclock DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus indirizzi Bus di controllo
Schede a microprocessore Seconda parte Mondo esterno clock MEMORIA CPU PERIFERICA ADATTATORE DATA BUS ADDRESS BUS CONTROL BUS In realtà il bus del microprocessore si compone di 3 bus diversi: Bus dati
DettagliSistemi avanzati di gestione dei Sistemi Informativi
Esperti nella gestione dei sistemi informativi e tecnologie informatiche Sistemi avanzati di gestione dei Sistemi Informativi Docente: Email: Sito: eduard@roccatello.it http://www.roccatello.it/teaching/gsi/
DettagliCorso di Sistemi di Elaborazione A.A. 2008/2009
Università di Ferrara Facoltà di Ingegneria Docente: Ing. Massimiliano Ruggeri Mail: m.ruggeri@imamoter.cnr.it mruggeri@ing.unife.it Tel. 0532/735631 Corso di Sistemi di Elaborazione A.A. 2008/2009 Durata:
DettagliArchitettura di un computer
Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su
DettagliCONCETTI BASE dell'informatica Cose che non si possono non sapere!
CONCETTI BASE dell'informatica Cose che non si possono non sapere! Pablo Genova I. I. S. Angelo Omodeo Mortara A. S. 2015 2016 COS'E' UN COMPUTER? È una macchina elettronica programmabile costituita da
DettagliConcetti fondamentali della Tecnologia Dell informazione Parte prima
Concetti fondamentali della Tecnologia Dell informazione Parte prima 1 Concetti di base della tecnologia dell Informazione Nel corso degli ultimi anni la diffusione dell Information and Communication Technology
Dettagli