COMPITO DI ELETTRONICA DIGITALE DEL 21/12/2005 ALLIEVI INFORMATICI J-Z
|
|
- Gaetana Parodi
- 7 anni fa
- Visualizzazioni
Transcript
1 COMPITO DI ELETTRONICA DIGITALE DEL 21/12/2005 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Confrontare, a parità di dispositivo di carico e di V OL, le famiglie logiche NAND e NOR realizzate in tecnologia NMOS con carico a svuotamento Quesito n.2: Valutare analiticamente la potenza dissipata da un invertitore elementare CMOS Quesito n.3: Disegnare il circuito e tracciare il grafo di Eulero di una porta logica complessa Full-CMOS che realizzi la funzione logica y = ( A B) + C D ( E+ F) Identificare, se esiste, un percorso di Eulero. Quesito n.4: Mostrare i vantaggi dell indirizzamento bidimensionale rispetto a quello monodimensionale nelle prestazioni di una memoria ROM.
2 COMPITO DI ELETTRONICA DIGITALE DEL 18/1/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Tracciare, per ognuno bipoli non lineari riportati di seguito, un grafico del legame tra corrente e tensione applicata (nota, per il terzo bipolo la tensione V G è costante): V G Quesito n.2: Disegnare il circuito elettrico che realizza, in tecnologia CMOS, la funzione logica di invertitore con isteresi e descriverne il funzionamento. Quesito n.3: Scrivere la tabella di verità di un flip-flop Master-Slave Quesito n.4: Discutere i meccanismi fisici che consentono la programmazione e la cancellazione delle memorie non volatili. L eventuale prova orale si terrà Martedì 24 Gennaio aòòe ore in un aula del complesso di Via Nuova Agnano (da definirsi)
3 COMPITO DI ELETTRONICA DIGITALE DEL 1/2/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Disegnare il circuito e determinare analiticamente il valore di V OL di una porta NAND a tre ingressi realizzata in tecnologia pseudo-nmos Quesito n.2: Tracciare su un grafico la caratteristica di trasferimento di un invertitore CMOS e valutare l espressione analitica della tensione di soglia logica V SL. Quesito n.3: Illustrare il funzionamento e le possibili applicazioni di una porta logica tri-state Quesito n.4: Disegnare il circuito di una cella SRAM a 4 transistori e commentare il suo funzionamento La verbalizzazione dei voti e l eventuale prova orale si terranno Lunedì 6 Febbraio alle ore 9.00 in un aula del complesso di Via Nuova Agnano (da definirsi)
4 COMPITO DI ELETTRONICA DIGITALE DEL 15/2/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Disegnare i circuiti di una porta NOR ed di una porta NAND a tre ingressi in tecnologia CMOS e commentare, brevemente, quale delle due garantisce una minore area occupata a parità di tempo di propagazione. Quesito n.2: Mostrare quale deve essere il numero di stadi buffer affinchè, nel pilotare un carico capacitivo assegnato, un generico invertitore mostri il tempo di propagazione minimo. Quesito n.3: Illustrare quali sono i vincoli a cui deve obbedire il segnale di clock di un flip-flop SR retroazionato affinche non si verifichi metastabilità dell uscita. Quesito n.4: Descrivere il funzionamento dei circuiti di lettura e scrittura di una cella SRAM La verbalizzazione dei voti e l eventuale prova orale si terranno Venerdì 17 Febbraio alle ore 9.00 in un aula del complesso di Via Nuova Agnano (da definirsi)
5 COMPITO DI ELETTRONICA DIGITALE DEL 24/5/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Valutare analiticamente il tempo di propagazione basso-alto di una porta NAND a tre ingressi realizzata in tecnologia pseudo-nmos. Generalizzare il risultato al caso di N ingressi. Quesito n.2: Disegnare il circuito che realizza, in tecnologia full-cmos, la funzione logica y = ( A+ B) C+ D E+ F ed individuare, sul grafo ad archi, un eventuale percorso di Eulero. Quesito n.3: Descrivere il funzionamento e le principali applicazioni dei flipflop di tipo D e T. Quesito n.4: Disegnare il circuito di una cella di memoria a 4 transistori e commentarne sinteticamente il funzionamento La verbalizzazione dei voti e l eventuale prova orale si terranno Venerdì 26 Maggio alle ore 9.00 nello studio del docente
6 COMPITO DI ELETTRONICA DIGITALE DEL 21/6/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Valutare analiticamente la potenza dissipata statica di una porta NAND a due ingressi realizzata in tecnologia NMOS con carico a svuotamento. Quesito n.2: Descrivere la struttura ed il funzionamento di un circuito logico programmabile PLA. Quesito n.3: Scrivere la tabella di verità di un flip-flop JK. Quesito n.4: Descrivere l utilità della precarica delle bit-line nel processo di lettura del dato in una cella SRAM. La verbalizzazione dei voti e l eventuale prova orale si terranno Giovedì 22 Giugno alle ore 9.00 nello studio del docente
7 COMPITO DI ELETTRONICA DIGITALE DEL 19/7/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Valutare analiticamente il tempo di propagazione di un invertitore CMOS progettato per una minima occupazione di area Quesito n.2: Tracciare il grafico della caratteristica di trasferimento e commentare il funzionamento di un invertitore CMOS con isteresi. Quesito n.3: Disegnare il circuito che realizza un invertitore CMOS tri-state. Quesito n.4: Elencare, commentandole in maniera sintetica, le principali caratteristiche delle diverse famiglie logiche programmabili PLD, PLA e FPGA. La verbalizzazione dei voti e l eventuale prova orale si terranno Venerdì 21 Luglio alle ore 9.00 nello studio del docente
8 COMPITO DI ELETTRONICA DIGITALE DEL 19/9/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Disegnare il circuito e determinare analiticamente il valore di V OL di una porta NOR a tre ingressi realizzata in tecnologia pseudo-nmos. Quesito n.2: Se si raddoppia la frequenza di funzionamento di un invertitore CMOS elementare, come varia la potenza dinamica da esso dissipata? Quesito n.3: Commentare il funzionamento e riportare la tabella di verita di un flip-flop T. Quesito n.4: Disegnare il circuito di una cella SRAM a 4 transistori elencandone le caratteristiche prinicpali. La verbalizzazione dei voti e l eventuale prova orale si terranno Venerdì 21 Luglio alle ore 9.00 nello studio del docente
9 COMPITO DI ELETTRONICA DIGITALE DEL 19/10/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Se si confrontano una porta NOR a 2 ingressi ed una a 3 ingressi in tecnologia NMOS, quale delle due dissipa una potenza maggiore? Quesito n.2: Determinare analiticamente il valore della soglia logica di un invertitore CMOS dimensionato ad area minima Quesito n.3: Commentare il funzionamento e riportare la tabella di verita di un flip-flop D Quesito n.4: Elencare caratteristiche e differenza tra i vari circuiti logici programmabili (PAL, PLA, CPLD, FPGA)
10 COMPITO DI ELETTRONICA DIGITALE DEL 16/11/2006 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Valutare, nel confronto di una porta NAND e una porta NOR in tecnologia pseudo-nmos, quale porta logica occupa un area minore a parità di prestazioni elettriche e di ingressi. Quesito n.2: Determinare analiticamente il valore della potenza dissipata da un invertitore CMOS progettato affiche presenti una caratteristica di trasferimento simmetrica ed occupi area minima sul silicio. Quesito n.3: Che limitazioni ci sono per quel che riguarda il periodo del clock di un flip-flop JK retroazionato? Quesito n.4: Commentare l utilità del processo di precarica delle bit-line nella fase di lettura di una cella di memoria statica.
11 COMPITO DI ELETTRONICA DIGITALE DEL 20/12/2006 Quesito n.1: Valutare, nel confronto di una porta NAND e una porta NOR in tecnologia CMOS, quale porta logica occupa un area minore a parità di prestazioni elettriche e di ingressi. Quesito n.2: Tracciare la caratteristica di trasferimento di un invertitore TTL standard commentando il funzionamento del circuito nei punti salienti. Quesito n.2bis (per chi ha seguito lo scorso anno): Disegnare il circuito e tracciare il grafo di Eulero di una porta logica complessa Full-CMOS che realizzi la funzione logica y = ( A+ B) C+ D+ ( E F) Identificare sul grafo, se esiste, un percorso di Eulero e disegnare, in accordo con il percorso di Eulero, un layout schematico del circuito (ovvero solo posizionamento e contatti dei mos a canale N e P) Quesito n.3: Che limitazioni ci sono per quel che riguarda il periodo del clock di un flip-flop Master-Slave? Quesito n.4: Descrivere il comportamento durante la fase di lettura di una cella SRAM a 4 transistori quando le bit-line sono entrambe precaricate a 0V. La verbalizzazione dei voti si terrà Venerdì 22 Dicembre alle ore 9.00 nello studio del docente
12 COMPITO DI ELETTRONICA DIGITALE DEL 11/1/2007 Quesito n.1: Valutare, nel confronto di una porta NAND e una porta NOR in tecnologia pseudo-nmos, quale porta logica occupa un area minore a parità di prestazioni elettriche e di ingressi. Quesito n.2: Valutare analiticamente la potenza dissipata da un invertitore CMOS progettato ad area minima e a tempi di propagazione simmetrici. Quesito n.3: Descrivere qualitativamente i meccanismi di scrittura e cancellazione di una memoria EPROM Quesito n.4: Commenare brevemente i motivi per cui, in celle ad elevata densità di memoria, si preferiscono strutture DRAM piuttosto che SRAM La verbalizzazione dei voti si terrà Venerdì 12 Gennaio alle ore nello studio del docente
13 COMPITO DI ELETTRONICA DIGITALE DEL 25/1/2007 Quesito n.1: Disegnare il circuito e determinare analiticamente il valore di V OL di una porta NAND a tre ingressi realizzata in tecnologia pseudo-nmos Quesito n.2: Mostrare quale deve essere il numero di stadi buffer affinchè, nel pilotare un carico capacitivo assegnato, un generico invertitore mostri il tempo di propagazione minimo. Quesito n.3: Commentare il funzionamento e il principale utilizzo di un flipflop D Quesito n.4: Disegnare il circuito di una cella SRAM a 4 transistori e commentare il suo funzionamento durante le operazioni di lettura e scrittura La verbalizzazione dei voti si terrà Venerdì 26 Gennaio alle ore nello studio del docente
14 COMPITO DI ELETTRONICA DIGITALE DEL 8/2/2007 Quesito n.1: Determinare analiticamente il valore del tempo di propagazione alto-basso (tplh) e basso-alto (tphl) di una porta NAND a due ingressi realizzata in tecnologia NMOS con carico a svuotamento Quesito n.2: Disegnare il circuito e commentare, nei tratti salienti, la caratteristica di uscita di un invertitore realizzato in tecnologia ECL Quesito n.3: Mostrare, disegnando il diagramma di tempificazione, quali sono le limitazioni del clock di un flip-flop JK retroazionato Quesito n.4: Commentare l utilità del processo di precarica delle bit-line nella fase di lettura di una cella di memoria statica. La verbalizzazione dei voti si terrà Venerdì 9 Febbraio alle ore 9.00 nello studio del docente
15 COMPITO DI ELETTRONICA DIGITALE DEL 14/3/2007 Quesito n.1: Determinare analiticamente il valore della tensione V IH per un invertitore CMOS progettato per avere tempi di propagazione uguali. Quesito n.2: Disegnare il circuito di un invertitore realizzato in tecnologia TTL e commentare, nei tratti salienti, la caratteristica di uscita al livello logico alto. Quesito n.3: Discutere i principali meccanismi di programmazione delle memorie non volatili. Quesito n.4: Presentare quali sono i benefici che si hanno nel tempo di lettura di una memoria RAM qualora si utilizzi un indirizzamento bidimensionale e non monodimensionale
16 COMPITO DI ELETTRONICA DIGITALE DEL 9/5/2007 Quesito n.1: Confrontare, relativamente al tempo di propagazione, le prestazioni di due invertitori CMOS per i quali, in un caso Wn=Wp e nell altro Wn=Wp (si consideri sempre Ln=Lp). Quesito n.2: Disegnare il circuito di un invertitore realizzato in tecnologia TTL e commentarne la caratteristica trasferimento nelle varie regioni di funzionamento. Quesito n.3: Disegnare il circuito di un flip-flop SR realizzato con sole porte NAND e illustrare quali sono i vincoli cui deve obbedire il segnale di clock affinchè non si verifichino commutazioni indesiderate dell uscita. Quesito n.4: Quali benefici, in termini di occupazione di area, si riscontrano nell utilizzo di celle DRAM piuttosto che SRAM? La verbalizzazione dei voti si terrà Lunedì 14 Maggio alle ore 9.30 nello studio del docente
17 COMPITO DI ELETTRONICA DIGITALE DEL 13/6/2007 Quesito n.1: Determinare analiticamente il margine di rumore alto NM H di un invertitore CMOS per il quale K N =K P e V TN = V TP. Quesito n.2: Disegnare il circuito di un invertitore realizzato in tecnologia ECL e commentarne la caratteristica trasferimento nelle varie regioni di funzionamento. Quesito n.3: Commentare il funzionamento e le principali applicazioni dei flip-flop di tipo D e T. Quesito n.4: Illustrare le modalità di lettura e scrittura di una cella SRAM sottolineando i benefici della precarica delle bit-line. La verbalizzazione dei voti si terrà Lunedì 18 Giugno alle ore 9.30 nello studio del docente
18 COMPITO DI ELETTRONICA DIGITALE DEL 18/7/2007 Quesito n.1: Quale famiglia logica, realizzata in tecnologia CMOS, presenta il tempo di propagazione minore a parità di numero di ingressi e di area occupata sul silicio? Quesito n.2: Esporre i criteri che si devono adottare nella progettazione di uno stadio buffer per il pilotaggio di carichi capacitivi elevati. Quesito n.3: Disegnare il circuito di un invertitore realizzato in tecnologia TTL e commentarne la caratteristica di uscita al valore logico alto V OH =f(i L ) Quesito n.4: Disegnare il circuito e riportare la tabella di verità di un flip-flop MASTER-SLAVE. La verbalizzazione dei voti si terrà Lunedì 23 Luglio alle ore 9.30 nell aula IA8
19 COMPITO DI ELETTRONICA DIGITALE DEL 12/9/2007 Quesito n.1: Confrontare, a parità di prestazioni elettriche, le aree occupate da una porta NOR ed da una porta NAND a tre ingressi in tecnologia NMOS con carico a svuotamento. Quesito n.2: Determinare, per un invertitore CMOS avente K n =2K p, se la tensione di soglia logica V SL è maggiore o minore di V DD /2 Quesito n.3: Disegnare il circuito di un invertitore realizzato in tecnologia ECL ed discutere quali sono le caratteristiche che contraddistinguono tale logica rispetto alla famiglia TTL. Quesito n.4: Mostrare i vantaggi dell indirizzamento bidimensionale rispetto a quello monodimensionale nelle prestazioni di una memoria ROM. La verbalizzazione dei voti si terrà Lunedì 17 Settembre alle ore 9.30 nell aula IA13
20 COMPITO DI ELETTRONICA DIGITALE DEL 4/10/2007 Quesito n.1: Disegnare il circuito e determinare analiticamente il valore di V OL di una porta NAND a tre ingressi realizzata in tecnologia pseudo-nmos. Quesito n.2: Determinare analiticamente la potenza dinamica dissipata da un invertitore CMOS elementare dimensionato ad area minima. Quesito n.3: Illustrare quali sono i vincoli a cui deve obbedire il segnale di clock di un flip-flop SR retroazionato affinché non si verifichi metastabilità dell uscita. Quesito n.4: Commentare brevemente i motivi per cui, in celle ad elevata densità di memoria, si preferiscono strutture DRAM piuttosto che SRAM La verbalizzazione dei voti si terrà Lunedì 8 Ottobre alle ore 9.00 nello studio del docente
21 COMPITO DI ELETTRONICA DIGITALE DEL 8/11/2007 Quesito n.1: Se confrontiamo, a parità di V OL, un invertitore NMOS con carico a svuotamento con un invertitore pseudo-nmos, quale dei due occupa un area di GATE minore? (nota: si consideri μ N =2.5 μ P ) Quesito n.2: Individuare il regime e la regione di funzionamento del transistore di ingresso di un invertitore TTL quando l ingresso è collegato al valore logico basso V OL. Quesito n.3: Disegnare lo schema elettrico di un invertitore ECL Quesito n.4: Commentare l utilità del meccanismo di pre-carica nella lettura di celle di memoria SRAM. La verbalizzazione dei voti si terrà Lunedì 12 Novembre alle ore 9.00 nello studio del docente
22 COMPITO DI ELETTRONICA DIGITALE DEL 19/12/2007 Indicare sul foglio di svolgimento il proprio numero di matricola, cognome e nome Quesito n.1: Valutare analiticamente il tempo di propagazione di un invertitore elementare realizzato in tecnologia CMOS e progettato ad area minima e confrontare il risultato con ciò che si ottiene nel caso in cui si tenga anche conto del vincolo di simmetria sulle transizioni HL e LH Quesito n.2: Disegnare lo schema elettrico di un invertitore TTL e commentare con un grafico l andamento della tensione V OL al variare della corrente I L di uscita. Quesito n.3: Commentare le limitazioni sulla durata del segnale di clock per un flip-flop SR retroazionato (JK). Illustrare la risposta mediante un diagramma di temporizzazione. Quesito n.4: Discutere sinteticamente le caratteristiche delle memorie non volatili (EPROM, E 2 PROM, FLASH) ed illustrare i meccanismi fisici utilizzati per la loro programmazione/cancellazione. La verbalizzazione dei voti si terrà Venerdì 21 Dicembre alle ore 9.00 nello studio del docente
23 COMPITO DI ELETTRONICA DIGITALE DEL 16/1/2008 Indicare sul foglio di svolgimento il proprio numero di matricola, cognome e nome Quesito n.1: Valutare analiticamente il margine di rumore basso NM L di un invertitore NMOS con carico a svuotamento. Quesito n.2: Disegnare lo schema elettrico di un invertitore TTL e commentare con un grafico l andamento della tensione V OH al variare della corrente I L di uscita. Quesito n.3: Discutere sinteticamente l architettura di un full-adder a n-bit a propagazione del riporto (ripple carry adder). Quesito n.4: Descrivere il meccanismo di lettura di una cella di memoria DRAM ad un transistore. La verbalizzazione dei voti si terrà Lunedì 21 Gennaio alle ore nello studio del docente
24 COMPITO DI ELETTRONICA DIGITALE DEL 30/1/2008 Indicare sul foglio di svolgimento il proprio numero di matricola, cognome e nome Quesito n.1: Valutare analiticamente la potenza dissipata da un invertitore CMOS dimensionato ad area minima e avente tempi di propagazione simmetrici. Quesito n.2: Disegnare lo schema elettrico di un invertitore ECL e commentarne sinteticamente le sue caratteristiche principali e le differenze rispetto al suo equivalente TTL. Quesito n.3: Tracciare un opportuno diagramma di temporizzazione che mostri il funzionamento di un registro a scorrimento a 4 bit. Quesito n.4: Descrivere i blocchi funzionali fondamentali di una memoria SRAM. La verbalizzazione dei voti si terrà Lunedì 4 Febbraio alle ore nello studio del docente
25 COMPITO DI ELETTRONICA DIGITALE DEL 13/2/2008 Indicare sul foglio di svolgimento il proprio numero di matricola, cognome e nome Quesito n.1: Confrontare, a parità di parametri elettrici, le famiglie logiche NAND e NOR in tecnologia NMOS con carico a svuotamento. Quale delle due occupa un area minore sul silicio? Quesito n.2: Tracciare su un grafico la caratteristica di trasferimento di un generico invertitore CMOS, commentare le varie regioni di tale diagramma e valutare analiticamente la tensione di soglia logica. Quesito n.3: Commentare, attraverso un opportuno diagramma di temporizzazione, il funzionamento di un contatore a 4 bit. Quesito n.4: Descrivere il processo di lettura di una cella di memoria SRAM evidenziando l utilità dell operazione di precarica. La verbalizzazione dei voti si terrà Lunedì 18 Febbraio alle ore nello studio del docente
26 COMPITO DI ELETTRONICA DIGITALE DEL 12/3/2008 Indicare sul foglio di svolgimento il proprio numero di matricola, cognome e nome Quesito n.1: Disegnare il circuito e determinare analiticamente il valore di V OL di una porta NAND a tre ingressi realizzata in tecnologia pseudo-nmos. Quesito n.2: Discutere sinteticamente le motivazioni per cui, nel pilotaggio di carichi capacitivi elevati in tecnologia MOS, si utilizzano stadi di adattamento (buffer). Quesito n.3: Discutere i principali meccanismi di programmazione delle memorie non volatili. Quesito n.4: Mostrare i vantaggi dell indirizzamento bidimensionale rispetto a quello monodimensionale nell ottimizzazione del tempo di lettura di una cella memoria. La verbalizzazione dei voti si terrà Lunedì 17 Marzo alle ore nello studio del docente sito al secondo piano del Dipartimento di Ingegneria Elettronica (Edificio 2)
27 COMPITO DI ELETTRONICA DIGITALE DEL 20/5/2008 Indicare sul foglio di svolgimento il proprio numero di matricola, cognome e nome Quesito n.1: Determinare analiticamente il valore logico basso V OL di una porta NAND realizzata in tecnologia NMOS con carico a svuotamento Quesito n.2: Disegnare il circuito di un invertitore TTL ed indicare per tutti i transistor presenti il rispettivo stato di funzionamento in corrispondenza di un ingresso logico basso Quesito n.3: Commentare sinteticamente quali sono le principali differenza tra un invertitore realizzato in logica ECL ed uno realizzato in logica TTL Quesito n.4: Indicare quali benefici porta l operazione di precarica nella lettura di una cella di memoria SRAM. La verbalizzazione dei voti si terrà Venerdì 23 Maggio alle ore nello studio del docente sito al secondo piano del Dipartimento di Ingegneria Elettronica (Edificio 2)
28 COMPITO DI ELETTRONICA DIGITALE DEL 10/6/2008 Indicare sul foglio di svolgimento il proprio numero di matricola, cognome e nome Quesito n.1: Determinare, a parità di ingressi e di prestazioni elettriche, quale famiglia logica conviene realizzare in tecnologia NMOS con carico a svuotamento Quesito n.2: Determinare analiticamente la dissipazione di potenza di un invertitore CMOS progettato ad area minima, ovvero per il quale W n =W p =3λ Quesito n.3: Disegnare il circuito di un decodificatore 3-8 realizzato in tecnologia pseudo-nmos. Quesito n.4: Scrivere la tabella di verità di un flip-flop JK a commutazione sul fronte (master-slave). La verbalizzazione dei voti si terrà Mercoledì 18 Giugno alle ore nello studio del docente sito al secondo piano del Dipartimento di Ingegneria Elettronica (Edificio 2)
Circuiti Digitali. Appunti del Corso
Circuiti Digitali Appunti del Corso Indice CENNI SULLA FISICA DEI SEMICONDUTTORI 1 Semiconduttori intrinseci (puri)... 2 Semiconduttori estrinseci (impuri)... 4 Semiconduttori di tipo P... 4 Semiconduttori
DettagliCapitolo 2 Tecnologie dei circuiti integrati 33
Indice Prefazione XIII Capitolo 1 Circuiti digitali 1 1.1 Introduzione 1 1.2 Discretizzazione dei segnali 4 1.3 L invertitore ideale 6 1.4 Porte logiche elementari 6 1.4.1 Porte elementari come combinazioni
DettagliLogica cablata (wired logic)
Logica cablata (wired logic) Cosa succede quando si collegano in parallelo le uscite di più porte appartenenti alla stessa famiglia logica? Si realizza una ulteriore funzione logica tra le uscite Le porte
Dettagli. Nota: le tensioni dono riferite all'ingresso ed all'uscita dello stesso circuito. G. Martines 1
Invertitore logico (NOT) La caratteristica di trasferimento in tensione (VTC) Per un ingresso logico 0, cioè v I V IL l'uscita logica è 1, cioè v O V OH ; per ingresso 1 cioè v I V IH uscita 0, cioè v
DettagliIngegneria dell Informazione SISTEMI ELETTRONICI
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi
DettagliElettronica dei Sistemi Digitali Le porte logiche CMOS
Elettronica dei Sistemi Digitali Le porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliProva scritta del 14 Luglio 2009 (secondo appello)
A.A. 2008-2009 - Corso di Teoria dei Circuiti Digitali Docente: Prof. Simone Buso Prova scritta del 4 Luglio 2009 (secondo appello) Cognome e nome: Matricola: Risolvere i seguenti problemi, indicando le
DettagliCircuiti Combinatori
Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni
DettagliEcco i miei appunti di Elettronica 2 (li potete usare dopo aver studiato per ripassare) (26/04/ 09)
Ecco i miei appunti di Elettronica 2 (li potete usare dopo aver studiato per ripassare) (26/04/ 09) ALEE STATICHE: di tipo 0 se ci sono degli 1 adiacenti non raggruppati di tipo 1 se ci sono degli 0 adiacenti
DettagliAntonio D'Amore I CIRCUITI DI COMMUTAZIONE
Antonio D'Amore I CIRCUITI DI COMMUTAZIONE INDICE CAPITOLO I - SISTEMI DI NUMERAZIONE E CODICI 1.1) Sistema di numerazione decimale. 1 1.2) Sistemi di numerazione a base qualsiasi. 1 1.3) Conversione tra
Dettaglicollana di istruzione scientifica serie di elettronica
collana di istruzione scientifica serie di elettronica Dal catalogo McGraw-Hill: Alexander, Sadiku, Circuiti elettrici, 2 a ed. Conciauro, Fondamenti di onde elettromagnetiche Cutolo, Optoelettronica,
DettagliCella di memoria SRAM a 6T
- memorie volatili - in base al meccanismo di scrittura RAM statiche (SRAM) o dinamiche (DRAM) - scrittura del dato tramite reazione positiva o carica su di una capacità - configurazioni tipo a 6 MOS/cella
DettagliSistemi logici complessi
Sistemi logici complessi circuiti logici standard prevedono, per la realizzazione di un sistema complesso, i seguenti passi: definizione delle specifiche descrizione del sistema mediante interconnessione
DettagliMemorie a semiconduttore
Memoria centrale a semiconduttore (Cap. 5 Stallings) Architettura degli elaboratori -1 Pagina 209 Memorie a semiconduttore RAM Accesso casuale Read/Write Volatile Memorizzazione temporanea Statica o dinamica
DettagliEsercizio 1.3 Il percorso con maggiore tempo di propagazione è quello del segnale A
Copyright 006 he McGraw-Hill Companies srl SOLUZIONI DI ESERCIZI - Elettronica Digitale III ed. Capitolo Esercizio. V OH 5 V, V OL 0.5 V; NM H V OH - V IH V; NM L V IH - V IL.5 V. Esercizio.3 Il percorso
DettagliIndice. I Dispositivi a semiconduttore 1. Prefazione. Prologo. Breve storia dell elettronica
Indice Prefazione Prologo. Breve storia dell elettronica XI XIII I Dispositivi a semiconduttore 1 1 Semiconduttori 3 1.1 Forze, campi ed energia 3 1.2 Conduzione nei metalli 6 1.3 Semiconduttori intrinseci
DettagliINVERTITORE RESISTOR-TRANSISTOR LOGIC (RTL)
INERTITORE RESISTOR-TRANSISTOR LOGIC (RTL) FIG. 1. Resistor-Transistor Logic (RTL) inverter. ediamo un esempio di realizzazione di un invertitore (Figura 1). Assumiamo inizialmente che il fan-out dell
DettagliElettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT
Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema
DettagliElettronica I Porte logiche CMOS
Elettronica I Porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali Elettronica
DettagliElettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
DettagliMEMORIE AD ACCESSO CASUALE
MEMORIE Le memorie sono circuiti in grado di contenere un elevato numero di informazioni binarie in maniera organizzata e fornirle in uscita mediante una operazione detta LETTURA della memoria. A seconda
DettagliMemorie a semiconduttore (1)
Elettronica II Corso di Laurea in Informatica Crema, 22 maggio 2002 (1) Department of Electrical Engineering The University of Texas at Dallas P.O. Box 830688 Richardson, Texas 75083 E-mail: stefano@utdallas.edu
DettagliESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:
ESPERIMENTZIONI DI FISIC 3 Traccia delle lezioni di Elettronica digitale M. De Vincenzi.: 22-23 Contenuto. Sistemi elettrici a 2 livelli 2. lgebra di oole Definizione Sistemi funzionali completi Leggi
DettagliFondamenti di Elettronica
N ELENCO: Politecnico di Milano Facoltà di Ingegneria dell Informazione Fondamenti di Elettronica Anno Accademico 2004/2005 Nome: Cognome: Matricola: Aula: Banco: Data: Docente del corso: Lezione di laboratorio:
DettagliII.3.1 Inverter a componenti discreti
Esercitazione II.3 Caratteristiche elettriche dei circuiti logici II.3.1 Inverter a componenti discreti Costruire il circuito dell invertitore in logica DTL e verificarne il funzionamento. a) Posizionando
DettagliMemory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale
Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers
DettagliCorso di ELETTRONICA II modulo. Ingegneria Clinica, Ingegneria Biomedica e Ingegneria dei Sistemi. Prof. Domenico Caputo. Esame del 19 febbraio 2009
Esame del 19 febbraio 2009 Nel circuito di figura Is è un generatore di corrente con l andamento temporale riportato nel grafico. Determinare l'evoluzione temporale della V out e disegnarne il grafico
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
Dettagli4 STRUTTURE CMOS. 4.1 I componenti CMOS
4.1 4 STRUTTURE CMOS 4.1 I componenti CMOS Un componente MOS (Metal-Oxide-Silicon) transistor è realizzato sovrapponendo vari strati di materiale conduttore, isolante, semiconduttore su un cristallo di
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliMemorie Flash. Architettura Lettura Programmazione Cancellazione
Memorie Flash Architettura Lettura Programmazione Cancellazione Memorie Flash Caratteristiche delle memorie NV: di norma possono essere soltanto lette; in alcuni casi possono essere anche scritte, ma l
DettagliGenerazione di Impulsi Digitali. Antonio Affinito
Generazione di Impulsi Digitali Antonio Affinito Dove troviamo i segnali digitali? Alcuni esempi: Centralina Auto Monitor LCD Computer Cellulare etc Dove troviamo i segnali digitali? Il generico moderno
DettagliSISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori
E1y - Presentazione del gruppo di lezioni E 1/3- Dove siamo? A SISTEMI impostazione componenti analogici C D E componenti digitali F SISTEMI progettazione E1y - Presentazione del gruppo di lezioni E 2/3-
Dettagli14 Giugno 2006 Prova scritta di Circuiti Integrati Analogici (tempo a disposizione 90 min)
14 Giugno 2006 M3 M4 M2 M1 R Nel circuito in figura determinare: 1) trascurando l effetto di modulazione della lunghezza di canale, il legame tra la corrente che scorre nella resistenza R e i parametri
DettagliLezione 22 La Memoria Interna (1)
Lezione 22 La Memoria Interna (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Dove siamo e dove stiamo andando La gerarchia
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliLaboratorio II, modulo Elettronica digitale (2 a parte) (cfr.
Laboratorio II, modulo 2 2016-2017 Elettronica digitale (2 a parte) (cfr. http://physics.ucsd.edu/~tmurphy/phys121/phys121.html) Esempio (reale) di comparatore + V V in + R V out V ref - V out V ref V
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 IL LIVELLO HARDWARE Introduzione alle reti logiche Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello del linguaggio specializzato Traduzione (compilatore) o interpretazione
DettagliInterruttori Digitali
Interruttori Digitali Ing. Ivan Blunno 21 aprile 2005 1 Introduzione In questa dispensa verranno presentati gli interruttori digitali. In particolar modo si parlerà delle possibili realizzazioni mediante
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliPorte logiche in tecnologia CMOS
Porte logiche in tecnologia CMOS Transistore MOS = sovrapposizione di strati di materiale con proprietà elettriche diverse tra loro (conduttore, isolante, semiconduttore) organizzati in strutture particolari.
DettagliITS Einaudi Appunti T.D.P. ITS Einaudi ITS EINAUDI. Elettronica e Telecomunicazioni. Tecnologia e Disegno per la Progettazione Elettronica
ITS EINAUDI Elettronica e Telecomunicazioni Tecnologia e Disegno per la Progettazione Elettronica Porte Logiche PORTE LOGICHE - i parametri dei fogli tecnici Valori Massimi Assoluti Vcc max, Vin max, T
Dettagli4.1 Schema circuitale e layout dell invertitore CMOS
CAPITOLO 4 INVERTITORE CMOS Come è noto, nei circuiti CMOS vengono utilizzati sia dispositivi a canale N sia dispositivi a canale P. I modelli SPICE dei transitori MOS sono stati introdotti nel Capitolo
DettagliFONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine. Reti logiche
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Reti logiche 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota di
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 14 febbraio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliTecniche di Progettazione Digitale Logiche programmabili; standard cells; generazione automatica del layout: algoritmi di partitioning p.
Tecniche di Progettazione Digitale Logiche programmabili; standard cells; generazione automatica del layout: algoritmi di partitioning Valentino Liberali Dipartimento di Tecnologie dell Informazione Università
DettagliEsame Elettronica T-1 Prof. Elena Gnani 19/09/2014
Esercizio : Con riferimento al circuito illustrato in Fig. e ai valori assegnati dei parametri si risponda ai seguenti quesiti: Parametri del problema V DD=V; n=00 A/V ; p=00 A/V ; V TN=0.5V; V TP=-0.5V;
DettagliMemorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella
Memorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Tipi di memorie Possono essere classificate in base a varie caratteristiche:
DettagliEsercizio 1 Grandezze tipiche delle caratteristiche dei MOS
Esercizio Grandezze tipiche delle caratteristiche dei MOS Supponiamo di avere una tecnologia MOS con: ensione di alimentazione, dd 5 ensione di soglia, t Dimensione minima minlminfµm. I file di tecnologia
DettagliIndice generale. Prefazione. Capitolo 1. Richiami di analisi dei circuiti 1. Capitolo 2. Analisi in frequenza e reti STC 39
Indice generale Prefazione xi Capitolo 1. Richiami di analisi dei circuiti 1 1.1. Bipoli lineari 1 1.1.1. Bipoli lineari passivi 2 1.1.2. Bipoli lineari attivi 5 1.2. Metodi di risoluzione delle reti 6
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte E: Circuiti misti analogici e digitali Lezione n E - 1:
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Parte E: Circuiti misti analogici e digitali Lezione n. 19 - E - 1: Comparatori di soglia Comparatori con isteresi Circuiti misti analogici
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliPIANO DI LAVORO DEI DOCENTI
Pag. 1 di 5 Docente: Materia insegnamento: ELETTRONICA GENERALE Dipartimento: Anno scolastico: ELETTRONICA ETR Classe 1 Livello di partenza (test di ingresso, livelli rilevati) Il corso richiede conoscenze
DettagliTecnologie per l'elettronica digitale. Parametri Componenti elettronici Porte a diodi RTL, TTL CMOS
Tecnologie per l'elettronica digitale Parametri Componenti elettronici Porte a diodi RTL, TTL CMOS Codifica digitale dell informazione Superare l effetto del rumore Non eliminabile dai circuiti analogici
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino
ELETTRONICA II Lezioni: Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe Politecnico di Torino Lezioni Gruppo B rev 7 Elettronica II - Dante Del Corso - Gruppo
DettagliElettronica: sistemi digitali Introduzione
Elettronica: sistemi digitali Introduzione Roberto Roncella Il docente: presentazione Roberto Roncella Professore associato di elettronica Dipartimento di ingegneria dell informazione Indirizzo: Via Caruso,
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/21 Sommario!
DettagliMercato delle memorie non-volatili
Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage ell ell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers
DettagliDispositivi Logici Programmabili
Dispositivi Logici Programmabili Introduzione ROM (Read Only Memory) PLA (Programmable Logic Array) PAL (Programmable Array Logic) PLA e PAL avanzate Logiche programmabili Sono dispositivi hardware che
DettagliMemorie Non Volatili
Elettronica dei Sistemi Digitali Corso di Laurea in Informatica Crema, 21 Maggio 2001 Laboratorio di Microsistemi Integrati Dipartimento di Elettronica Università di Pavia Via Ferrata, 1 27100 Pavia E-mail:
Dettagli{ v c 0 =A B. v c. t =B
Circuiti RLC v c t=ae t / B con τ=rc e { v c0=ab v c t =B Diodo La corrente che attraversa un diodo quando questo è attivo è i=i s e v /nv T n ha un valore tra e. Dipende dalla struttura fisica del diodo.
DettagliTecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2
Tecniche di Progettazione igitale Elementi di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliReti logiche A All. Informatici (M-Z) Fabrizio Ferrandi a.a
Reti logiche A All. Informatici (M-Z) Fabrizio Ferrandi a.a. 2003-2004 Contenuti - Progetto logico di sistemi digitali Metodologie di progetto per la realizzazione dei dispositivi di elaborazione costruire
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliCos è il VHDL. Il VHDL è un linguaggio standard per la descrizione dell hardware
Cos è il VHDL Il VHDL è un linguaggio standard per la descrizione dell hardware E stato introdotto negli anni 80 nell ambito di un progetto del dipartimento della difesa statunitense denominato VHSIC (Very
DettagliEsame di Elettronica I 2º compitino 4 Febbraio
Esame di Elettronica I 2º compitino 4 Febbraio 2003 0870061666 Simulazione al calcolatore con PSpice Melzani Yari Matricola: 634009 Crema 12 febbraio 2003 Figura 1: Schema circuitale di una porta OR tracciato
DettagliPorte Logiche. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Porte Logiche Lucidi del Corso di Elettronica Digitale Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Porte logiche Una porta logica
DettagliLaboratorio di Elettronica T Esperienza 3 Gate CMOS
Laboratorio di Elettronica T Esperienza 3 Gate CMOS Postazione N Cognome Nome Matricola Montaggio del circuito Servendosi del data sheet del circuito integrato CD4011B collegate gli ingressi di tutti i
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliGiordano Bruno Budrio PIANO DI LAVORO ANNUALE ANNO SCOLASTICO 2013/2014
ISTITUTO STATALE DI ISTRUZIONE SCIENTIFICA, TECNICA E PROFESSIONALE Giordano Bruno Budrio PIANO DI LAVORO ANNUALE ANNO SCOLASTICO 2013/2014 DOCENTE: CODOCENTE: MATERIA: CLASSE: PROF. GIORGIO DI PAOLANTONIO
DettagliMemorie e dispositivi sequenziali
Memorie e dispositivi sequenziali Fondamenti di elettronica digitale, A. Flammini, AA2014-2015 Modello, dispositivi combinatori e sequenziali Funzione logica Funzione logica F combinatoria: Può essere
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliIl fan-out dinamico, o in alternata, o in AC, è il principale fattore limite in molti casi reali proprio perché impone una limitazione della velocità
Il fan-out dinamico, o in alternata, o in AC, è il principale fattore limite in molti casi reali proprio perché impone una limitazione della velocità di trasferimento dati. Esempio: Si supponga che ai
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliElettronica digitale: cenni
Elettronica digitale: cenni VERSIONE 30.5.01 Non solo analogico La gestione di informazione prevede tipicamente fasi di elaborazione, in cui occorre calcolare funzioni ( qual è la somma di questi due valori?
DettagliMETODOLOGIE PROGETTUALI CMOS
METODOLOGIE PROGETTUALI CMOS Un sistema elettronico/circuito integrato può essere descritto in tre diversi domini, comportamentale (behavior), strutturale e fisico. All interno di ciascun dominio la descrizione
DettagliELETTRONICA APPLICATA E MISURE
Ingegneria dell Informazione ELETTRONICA APPLICATA E MISURE Dante DEL CORSO B8 Esercizi parte B (2)» Generatore Q-T e Q» Monostabili» Laboratorio ELN-1 22/10/2013-1 ElapB8-2013 DDC Page 1 2013 DDC 1 Come
Dettagli2 storage mechanisms positive feedback charge-based
Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based Positive Feedback: Bi-Stability V i V o = V i 2 V o2 V o2
DettagliTecnologia CMOS. Ing. Ivan Blunno 21 aprile 2005
Tecnologia CMOS Ing. Ivan lunno 2 aprile 25 Introduzione In questa dispensa verranno presentati i circuiti CMOS (Complementary MOS). Nella prima parte verrà analizzato in dettaglio il funzionamento di
DettagliESERCITAZIONE DI ELETTRONICA I L Alimentatore Stabilizzato (Realizzazione Circuitale e Prova Sperimentale)
ESERCITAZIONE DI ELETTRONICA I L Alimentatore Stabilizzato (Realizzazione Circuitale e Prova Sperimentale) Obiettivo dell'esercitazione: realizzazione ed analisi di un circuito regolatore di tensione facente
DettagliIntroduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:
INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi
DettagliMemorie a semiconduttore
Memorie a semiconduttore Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Memorie: classificazione Le
DettagliCircuito Invertitore (1)
Circuito Invertitore () Implementazione della funzione NOT in logica positiva V() = 2 Volts V(0) = 0.2 Volts VR = -2 Volts Circuito Invertitore (2) Se l ingresso vi è nello stato 0 (V=0 Volts) il transistor
DettagliPROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico
ISTITUTO TECNICO STATALE MARCHI FORTI Viale Guglielmo Marconi n 16-51017 PESCIA (PT) - ITALIA PROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico Docente PARROTTA GIOVANNI
DettagliStruttura di un elaboratore
Testo di rif.to: [Congiu] -.1,.2 (pg. 80 9) Struttura di un elaboratore 01.b Blocchi funzionali La memoria centrale Suddivisione in blocchi funzionali 1 I blocchi funzionali di un elaboratore Organizzazione
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliUniversità degli Studi di Enna Kore
Facoltà di Ingegneria ed Architettura Anno Accademico 2015 2016 A.A. Settore Scientifico Disciplinare CFU Insegnamento Ore di aula Mutuazione 2015/16 ING-INF/01 9 Elettronica 78 Si Classe Corso di studi
DettagliLogica Sequenziale. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Logica Sequenziale Lucidi del Corso di Elettronica Digitale Modulo 9 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Logica sequenziale Un
DettagliIl livello logico digitale
Il livello logico digitale prima parte Introduzione Circuiti combinatori (o reti combinatorie) Il valore dell uscita in un determinato istante dipende unicamente dal valore degli ingressi in quello stesso
DettagliClassificazione delle memorie
- parti del sistema dedicate all'immagazzinamento di dati e istruzioni - occupano la maggior parte dell'area di un microprocessore - maggiore versatilità nelle regole di progetto rispetto alle porte logiche
DettagliMemorie elettroniche. 1. Parametri delle memorie
62 Fig. 1. Struttura di memoria. Memorie elettroniche Le memorie elettroniche sono dispositivi che immagazzinano informazioni sotto forma di codici binari. I dati memorizzati possono essere scritti (write)
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
Dettagli