IL SOTTOSISTEMA COMMS DEL DIMOSTRATORE TECNOLOGICO SATELLITARE (DTS)

Transcript

1 IL SOTTOSISTEMA COMMS DEL DIMOSTRATORE TECNOLOGICO SATELLITARE (DTS)

2 INDICE 1. Introduzione Le caratteristiche generali del sottosistema Lista delle abbreviazioni e unità di misura Le funzioni del sottosistema Comms L architettura del sottosistema Comms Descrizione dei blocchi funzionali Il blocco di alimentazione e regolazione Il blocco di logica ed elaborazione Il protocollo di comunicazione Il Blocco delle telemetrie Il modulo RF Qualche richiamo di teoria sui ricevitori e trasmettitori...4 Come è fatto un trasmettitore a Radio Frequenza...4 Come è fatto un ricevitore a Radio Frequenza Il componente di base del sottosistema Comms, il CC Le caratteristiche del trasmettitore Le caratteristiche del ricevitore Le caratteristiche principali...4 La frequenza intermedia (IF)...4 La generazione della frequenza di riferimento...4 Il sintetizzatore di frequenza...4 L antenna del sottosistema Comms Il consumo di potenza elettrica del sottosistema Comms Le interfacce del sottosistema Comms Le interfacce elettriche Le interfacce meccaniche Requisiti particolari dovuti all ambiente di funzionamento Requisiti di interfaccia termica Interfacce di programmazione ad uso didattico...4 La realizzazione meccanica del sottosistema Comms del DTS...4 2

3 Introduzione Questo documento descrive il Sottosistema Comms, cioè di comunicazioni del Dimostratore Tecnologico Satellitare (DTS). Lo schema che verrà seguito segue un approccio che in inglese viene definito top-down ovverosia dall alto verso il basso, cioè parte dalla descrizione generale per scendere via via nei particolari del progetto e quindi della realizzazione pratica. 1. Le caratteristiche generali del sottosistema Il sottosistema Comms del DTS è un sistema di comunicazione in banda UHF, che provvede allo scambio di dati tra il satellite e il simulatore della stazione di terra. Il sottosistema è in grado di: ricevere segnali modulati in frequenza, inviati dal simulatore della stazione di terra (canale di uplink), su una frequenza portante compresa nella banda denominata ISM UHF1. demodulare e decodificare, secondo il protocollo standard AX.25 o quello sviluppato ad hoc, i segnali ricevuti, modulati in frequenza, per la successiva elaborazione da parte del sottosistema OBDH. codificare i dati da trasmettere utilizzando il protocollo standard AX.25 oppure il protocollo sviluppato ad hoc dalla IMT srl. trasmettere segnali modulati in frequenza su una frequenza portante anch essa in banda ISM UHF. funzionare in modalità half-duplex, secondo la quale il ricevitore è spento quando il trasmettitore è acceso e viceversa. utilizzare due frequenze distinte, una per il collegamento uplink, cioè dal simulatore della stazione di terra al satellite e l altra per il down link, cioè per il collegamento inverso. Il sottosistema di comunicazione è un apparato interamente programmabile tramite un Personal Computer, e questa caratteristica lo rende capace di soddisfare molti requisiti, a seconda delle esigenze di trasmissione e/o ricezione. Per effettuare le funzioni di cui sopra, il sottosistema di comunicazione per il DTStrasmette e riceve segnali a distanza, modulati in frequenza, su frequenze ISM in banda UHF (da 433 MHZ a 434 MHz) con larghezza di canale di 12,5 KHz o 25 KHz. La massima potenza di trasmissione è pari a 10 mw, + 10 dbm. 1 Il termine di Banda ISM (Industrial, Scientific and Medical) è il nome assegnato dall'unione Internazionale delle Telecomunicazioni (ITU) ad un insieme di porzioni dello spettro elettromagnetico riservate alle applicazioni radio non commerciali, per uso industriale, scientifico e medico. Si tratta di una banda di frequenze regolarmente assegnata dal piano di ripartizione nazionale (ed internazionale) ad altro servizio e lasciato di libero impiego solo per le applicazioni che prevedono potenze EIRP (Massima Potenza Equivalente Irradiata da antenna Isotropica) estremamente limitate. Le bande ISM sono state definite dal settore "Radiocommunication" dell'itu nelle "Radio Regulations" e L'uso di queste bande può differire da stato a stato a causa di specifiche regolamentazioni nazionali. In particolare, in Europa, la banda ISM UHF va da a MHz. 3

4 2. Lista delle abbreviazioni e unità di misura La tabella che segue mostra il significato delle principali sigle usate in questo documento; altre sigle usate localmente vengono spiegate nel corpo del documento stesso. Abbreviazione Ω C A Significato Ohm, unità di misura della resistenza elettrica, secondo il Sistema Internazionale Gradi Centigradi, unità di misura della temperatura Ampere, unità di misura della corrente elettrica nel Sistema Internazionale ADC Analog to Digital Converter, Convertitore Analogico Digitale AFC Automatic Frequency Control, Controllo Automatico di frequenza Baud CPU Central Processing Unit, Unità Centrale di Elaborazione (di un computer) db db decibel, unità di misura che esprime, in forma logaritmica, il rapporto fra due grandezze fisiche, per esempio A1 ed A2, dello stesso tipo. Se a è il valore numerico di questo rapporto, cioè a = A1/A2, la sua misura in decibel si esprime come: 10 Log10 a In genere la grandezza A2 viene presa come riferimento per la misura. dbm unità di misura logaritmica di un rapporto di potenza, riferito alla potenza di un milliwatt (un millesimo di Watt) DTS Dimostratore Tecnologico Satellitare EEPROM FM Electrically Erasable Programmable Read-Only Memory, Memoria a sola lettura elettricamente cancellabile e riprogrammabile Frequency Modulation, Modulazione di Frequenza FSK Frequency-Shift Keying, una forma di codifica in forma binaria a modulazione di frequenza, in cui il segnale modulante sposta la frequenza della portante da uno all'altro di due valori predeterminati GHz GigaHertz = Hz Hz Hz, unità di misura della frequenza nel Sistema Internazionale. 1 Hz equivale ad 1 ciclo al secondo IF Intermediate Frequency, Frequenza Intermedia di un ricevitore radio ISM Industrial, Scientific and Medical (Industriale, Scientifico e Medico) LDO Low Drop-Out (bassa caduta, di tensione), caratteristica di un regolatore serie LNA Low Noise Amplifier, Amplificatore a Basso Rumore ma MHz milliampere: un millesimo di Ampere MegaHertz = Hz 4

5 mw PA milliwatt, corrisponde ad un millesimo di Watt Power Amplifier, Amplificatore di Potenza PLL Phase-Locked Loop, Anello ad Agganciamento di Fase RAM Random Access Memory, Memoria ad Accesso Casuale RISC Reduced Instruction Set Computer, Computer con Corredo Ridotto di Istruzioni SPI Serial Peripheral Interface, Interfaccia Seriale con le Periferiche SRD Short Range Device, Dispositivo a Bassa Portata UHF Ultra-High Frequencies, Frequenze Ultra Alte V VCO W XOSC Volt, unità di misura della tensione elettrica nel Sistema Internazionale Voltage Controlled Oscillator, Oscillatore Controllato in Tensione Watt, unità di misura della potenza, sviluppata o dissipata, secondo il Sistema Internazionale. Nelle misure elettriche, 1 W = 1 V x 1 A Crystal Oscillator, Oscillatore a Cristallo (Quarzo) 5

6 Le funzioni del sottosistema Comms Il sottosistema di comunicazione del DTS, spesso chiamato in modo abbreviato Comms nel resto di questo documento, deve permettere lo scambio dati tra il DTS ed il simulatore della stazione di terra. Il sottosistema deve quindi essere in grado di codificare e quindi trasmettere le telemetrie del DTS al simulatore della stazione di terra, e di ricevere e decodificare i comandi trasmessi al DTS dal simulatore della stazione di terra. 3. L architettura del sottosistema Comms Il sottosistema di comunicazione del DTS è composto da quattro blocchi fondamentali, come mostrato nella figura 1: Fig. 1 blocchi che compongono il sottosistema Comms Il blocco di alimentazione e regolazione, la cui funzione è quella di fornire una tensione continua stabilizzata di 3,3 V ai blocchi di logica ed elaborazione e di radio frequenza. Il blocco di alimentazione e regolazione riceve in ingresso una tensione continua di 5 V che gli viene fornita dal sottosistema Power. 6

7 Il blocco di logica ed elaborazione, la cui funzione è la gestione dell intero sottosistema tramite l uso di un microcontrollore (cioè un microcomputer) controllato da un software dedicato (firmware). Il blocco delle telemetrie analogiche, che hanno la funzione di monitorare la temperatura e la corrente assorbita dal sottosistema di comunicazione Il blocco di radiofrequenza, che ha la duplice funzione di: o raccogliere le informazioni da trasmettere, tramite un opportuno circuito di interfaccia e adattamento, modulare una portante a radio frequenza ed inviarla all antenna trasmittente. o ricevere il segnale dall antenna ricevente, demodularlo ed inviare le informazioni che vi sono contenute ai sottosistemi di bordo. I paragrafi che seguono descriveranno le caratteristiche di ciascuno dei blocchi funzionali. 4. Descrizione dei blocchi funzionali 4.1 Il blocco di alimentazione e regolazione Il blocco di alimentazione e regolazione è costituito da un regolatore di tipo lineare, che trasforma la tensione di 5 V fornita al suo ingresso dal sottosistema power, in una tensione di 3,3 V necessaria per l alimentazione del blocco di logica ed elaborazione e di quello di radiofrequenza; il blocco delle telemetrie analogiche viene invece alimentato con la tensione di 5 V. La stabilità dell alimentazione in questa istanza è molto importante in quanto eventuali variazioni delle caratteristiche di alimentazione potrebbero influire sui moduli di ricetrasmissione e quindi sulla possibilità di una corretta ricostruzione dell informazione ricevuta. I parametri che caratterizzano il progetto di un alimentatore sono: regolazione sul carico (tensione costante al variare della corrente di carico, tipicamente 0,01%/mA) regolazione di linea (insensibilità ai disturbi sull alimentazione primaria, tipicamente 0,02%/V) regolazione rispetto alle variazioni di temperatura resistenza agli effetti dell invecchiamento. L unico modo che ha un alimentatore lineare per stabilizzare una tensione o una corrente è di ridurla al disotto del minimo valore presente all ingresso: ciò comporta una perdita di potenza, tanto più marcata quanto maggiore è la differenza tra la tensione di ingresso e quella di uscita. 7

8 Il caso più evidente è quello dei regolatori di tensione denominati in serie, che per stabilizzare la tensione in uscita provocano una certa caduta interna di tensione; poiché i circuiti di regolazione sono in serie all utilizzatore. Ne consegue che il regolatore è percorso dalla stessa corrente che va nel carico, quindi risulta una perdita di potenza, dissipata nel circuito di regolazione, quantificabile nel prodotto tra la differenza di potenziale ingresso/uscita (Vdrop-out) e la corrente erogata (Icarico). Per una migliore comprensione si veda la sottostante figura 2. Fig. 2 la perdita di potenza in un regolatore serie, o lineare Il regolatore lineare tipico ha dunque un rendimento relativamente basso, tanto più basso quanto più la tensione Vout in uscita differisce da quella in ingresso Vin, e quindi quanto più elevato è il valore di Vdrop-out. La corrente assorbita dal sottosistema Comms è molto piccola e questa caratteristica ha permesso la qui la scelta di un regolatore lineare a bassa caduta, in inglese lowdropout (LDO), ovvero un dispositivo che riesce a fornire una tensione regolata di uscita subendo una bassa caduta di tensione fra ingresso e uscita. 4.2 Il blocco di logica ed elaborazione Il blocco di logica e elaborazione gestisce tutto il flusso dati del sottosistema Comms ed implementa il protocollo di comunicazione, come descritto al paragrafo Il processore utilizzato per gestire l intero sistema è un microcontrollore tipo PIC16F689 a 20 piedini, realizzato in tecnologia CMOS (Complementary Metal Oxide Semiconductor), al cui interno sono presenti anche una memoria flash, una memoria RAM e le periferiche di interfaccia. La CPU (Central Processing Unit) in esame è una RISC (Reduced Instruction Set Computer) in contenitore tipo DIP (Dual In-line package) realizzata in tecnologia CMOS con istruzioni codificate a 14 bit. Il firmware è scritto in assembler basato su un insieme di 35 istruzioni (ISA Instruction Set Architecture). Il microcontrollore svolge i seguenti compiti: 8

9 riceve le telemetrie dall OBDH attraverso un link seriale sincrono e le memorizza in RAM configura tutti i parametri essenziali del modulo a radio frequenza prepara i dati per la trasmissione radio riceve i comandi da impartire al sottosistema di controllo d assetto. Il microcontrollore ha le caratteristiche riassunte nella tabella che segue Parametro Valore Architettura generale RISC - Reduced Instruction Set Computer (Computer con corredo ridotto di istruzioni) Corredo di istruzioni 35 (quasi tutte eseguite in un solo ciclo) Frequenza operativa fino a 20 MHz Durata di un ciclo di istruzione 200 ns (alla massima frequenza di clock) Reset e ritardi POR (Power-On), BOR (Brown-Out), PWRT (Power-up Timer), OST(Oscillator Startup) Memoria di programma (tipo Flash con lunghezza di parola di 14 bit) 4 KiloWord (4000 Parole) Memoria dati (RAM) 368 Byte Memoria dati (EEPROM) 256 Byte Interrupt di programma dall esterno possibile Porte di I/O - Input/Output (Ingresso/uscita) A e C a 8 vie B a 4 vie Timer 3 Comunicazioni seriali EUSART Comunicazione parallela No Modulo convertitore Analogico/Digitale conversione a 10 bit, 12 canali di ingresso Durata delle Memorie Flash ed EEPROM Tensione di alimentazione memoria flash scrivibile fino a volte memoria EEPROM scrivibile fino a di volte conservazione dei dati: oltre 40 anni da 2,0 V a 5,5 V Corrente assorbita tipica (dipende dalla frequenza operativa e dalla tensione di alimentazione)) 220 µa alla frequenza operativa di 4 MHz con una tensione di alimentazione di 2 V Gamma di temperatura operativa da - 40 C a + 85 C Produttore Microchip Technology Inc. USA Tabella 1 Sommario della caratteristiche del microcontrollore Lo schema a blocchi del microcontrollore è mostrato nella figura 3 seguente. 9

10 Fig. 3 schema a blocchi del microcontrollore (fonte: Microchip) 10

11 4.2.1 Il protocollo di comunicazione Il sottosistema COMMS riceve dall OBDH un pacchetto di dati di 30 byte, che contiene tutte le telemetrie del DTS. La struttura del pacchetto è descritta nel documento dedicato alle telemetrie del DTS. La comunicazione tra il sottosistema COMMS ed il sottosistema OBDH avviene mediante un collegamento a tre linee (figura 6): linea di clock linea dati linea di selezione (chip select) Il clock viene recuperato dall anello ad aggancio di fase (PLL Phase Locked Loop) presente nel circuito RF e fornito al microcontrollore dell OBDH per la sincro nizzazione dei dati ricevuti. Anche in questo caso, per la ricezione dei dati, viene sfruttato il vettore di interrupt del microcontrollore. Fig. 6 Le comunicazioni fra i sottosistemi COMMS e OBDH, con l indicazione della temporizzazione 11

12 Il sottosistema COMMS prepara la trasmissione inserendo un byte di start all inizio del pacchetto dati, un byte di controllo d errore e un byte di fine trasmissione in coda al pacchetto dati. Il protocollo di trasmissione consiste nell aggiunta di 3 byte di controllo al pacchetto dati (figura 7). Fig. 7 Il pacchetto pronto per la trasmissione Il byte di start è rappresentato da una sequenza di zeri che in codifica NRZ corrispondono a 8 transizioni (figura 8). Questo permette un buon aggancio del PLL e quindi una buona sincronizzazione dei dati ricevuti. Fig.8 forma d onda del byte di start, in formato NRZ 12

13 Ogni pacchetto viene trasmesso tre volte per evitare che venga perso a causa del rumore e disturbi presenti nell etere (figura 9). Gli ultimi tre bit del trentesimo byte del pacchetto dati vengono utilizzati per identificare quale dei tre pacchetti all interno del burst è stato ricevuto correttamente. Fig. 9 La ritrasmissione del pacchetto dati Il codice a controllo d errore è rappresentato da un singolo byte, basato sulla scansione dei singoli bit in trasmissione, secondo il processo mostrato in figura 10. Il byte di controllo (CRC_byte) viene inizializzato con una sequenza di uno (0xFF esadecimale), mentre il bit di riporto (carry) viene settato a zero. Si esegue una rotazione a destra del byte di controllo e si esegue un test sul bit di riporto. In questo modo si avrà che se il bit meno significativo del byte di controllo era zero, il riporto sarà zero, viceversa nel caso in cui il bit meno significativo era uno. Successivamente viene eseguito un confronto tra il bit trasmesso e il bit di riporto: se i due bit sono uguali il valore di CRC_byte viene modificato attraverso una operazione di OR esclusivo col valore 0x84 esadecimale altrimenti viene lasciato inalterato. Il calcolo viene eseguito per tutti i bit del pacchetto dati ovvero, per 30x8=240 bit 13

14 Fig. 10 diagramma di flusso della generazione del codice di controllo errore 4.3 Il Blocco delle telemetrie Questo blocco funzionale è dedicato alla rilevazione della temperatura del sottosistema e della corrente assorbita dal sottosistema. Il rilevamento della temperatura si basa su un trasduttore temperatura/tensione, la cui uscita è quindi analogica (figura 4). La tensione di uscita del sensore verrà quindi inviata al multiplexer di telemetria, descritto nel documento dedicato alle telemetrie, per esser quindi convertita in formato digitale da parte del sottosistema OBDH. 14

15 Fig. 4 Il circuito per la misura della temperatura Il sensore vero e proprio è costituito dal trasduttore RT che varia la sua resistenza in funzione della temperatura. Il generatore I è una sorgente di corrente che genera una caduta di tensione sulla resistenza RT: questa tensione è quindi variabile con la temperatura. La tensione generata ai capi di RT viene riportata sul piedino non invertente del circuito di condizionamento che utilizza un amplificatore operazionale. Le resistenze presenti tra V + e massa introducono un offset di 1,375 V, mentre le resistenze presenti nel ramo compreso tra VOUT e massa stabiliscono il guadagno dell operazionale. Il sensore è un componente a tre piedini, con due piedini di alimentazione e uno di uscita con il segnale utile (VOUT). La resistenza R2 serve per limitare la corrente di alimentazione del sensore. Il rilevamento della corrente assorbita dal sottosistema Comms si basa su un sensore di corrente che legge la differenza di potenziale ai capi di una resistenza di basso valore, detta di sensing, in serie al piedino di alimentazione del sottosistema. In questo caso si ha una conversione di grandezza corrente/tensione (figura 5). Il segnale del sensore di corrente viene inviato, anche in questo caso, al multiplexer delle telemetrie analogiche. 15

16 Fig. 5 Il circuito per la misura della corrente assorbita dal sottosistema I sensori che abbiamo descritto sono costituiti da elementi attivi che possono, durante il funzionamento, introdurre un errore di offset (scostamento sistematico). Questo errore, una volta misurato in laboratorio, dovrà essere tenuto in considerazione nella lettura delle telemetrie per ottenere dei valori corretti, e quindi il suo valore dovrà essere impostato manualmente nella opportuna finestra di dialogo del software del simulatore della stazione di terra. 4.4 Il modulo RF Qualche richiamo di teoria sui ricevitori e trasmettitori Come è fatto un trasmettitore a Radio Frequenza Analizziamo lo schema a blocchi di un trasmettitore a radiofrequenza (figura 11), dove è possibile notare la suddivisione del trasmettitore in tre macro-parti: il circuito di interfaccia di ingresso il circuito di elaborazione il circuito di interfaccia di uscita, comprensivo dell antenna. 16

17 Fig. 11 schema a blocchi di un trasmettitore RF Il circuito di interfaccia di ingresso provvede a raccogliere l informazione che si vuole trasmettere al fine di convertirla in una forma tale per cui possa essere elaborata dal blocco successivo. Se l informazione da trasmettere fosse di tipo analogico, il circuito di interfaccia dovrebbe operare una una trasduzione del segnale di ingresso. Facciamo un esempio familiare: se l informazione da trasmettere fosse un segnale vocale, la trasduzione avverrebbe attraverso un microfono che convertirebbe il segnale sonoro in una tensione elettrica variabile nel tempo. Nel nostro caso, l informazione da trasmettere è costituita da dati digitali che hanno già il formato di una tensione elettrica variabile nel tempo, e quindi il circuito di interfaccia in ingresso serve essenzialmente a garantire da un lato che il segnale in ingresso al trasmettitore abbia i valori di tensione corretti, e dall altro lato che i circuiti di uscita del sottosistema OBDH non vengano sovraccaricati dagli ingressi del trasmettitore stesso. L Amplificatore in Banda Base opera sul segnale di ingresso aumentandone il valore di tensione, al fine di evitare che possa essere mascherato dal rumore, sia da quello presente nell etere e dovuto a interferenze di vario genere, sia dal rumore termico generato dai circuiti stessi del trasmettitore. Procedendo da sinistra verso destra nella parte di elaborazione dello schema della figura 9, notiamo la presenza di un oscillatore locale che genera una frequenza f non molto elevata. In genere tale frequenza viene generata da un oscillatore a quarzo, che presenta un buon coefficiente di stabilità in frequenza e un buon fattore di merito Q dell ordine di Ricordiamo, senza entrare in dettagli, che un valore di Q più alto indica un minor tasso di dissipazione di energia rispetto alla frequenza di oscillazione, per cui le oscillazioni si smorzano più lentamente. 17

18 In elettronica, se consideriamo un circuito risonante composto da un induttanza di valore L e da una capacità di valore C, in cui è presente una resistenza di valore R, la frequenza di risonanza f0 vale: f0 = 1 2π LC La formula di cui sopra è valida sia per un circuito serie che per un circuito parallelo: gli schemi dei due circuiti sono mostrati nella figura 12. Alla frequenza di risonanza l impedenza di un circuito serie diviene minima, e se non ci fosse la resistenza R varrebbe zero, quella di un circuito parallelo diviene massima e se non ci fosse la resistenza R assumerebbe un valore infinito. La presenza della resistenza R, sulla quale si dissipa energia, indica di quanto il circuito risonante si discosta dall ideale. Il un circuito RLC in serie il fattore di merito vale: Q= 1 L R C In un circuito RLC in parallelo il fattore di merito è il reciproco del precedente:. Q= R C L 18

19 Fig. 12 Schemi dei circuiti risonanti serie e parallelo (fonte Wikipedia) Lo stadio separatore e moltiplicatore consente di moltiplicare la frequenza generata dall oscillatore al fine di ottenere la frequenza portante fp. Questo blocco introduce una perdita di conversione ed inoltre modifica la banda del segnale in ingresso, ma visto che si tratta di generare una portante, quello che interessa è la stabilità in frequenza. Il blocco successivo è un modulatore che può essere, in generale, di due tipi: modulatore in ampiezza (AM Amplitude Modulation) modulatore in frequenza (FM Frequency Modulation) Il modulatore presenta tre porte, due di ingresso per la portante e per il segnale in banda base da trasmettere e una di uscita sulla quale è presente la portante modulata. 19

20 Nel caso di modulazione AM, il segnale modulante provoca variazioni nell ampiezza della portante. Nel caso di modulazione FM, il segnale modulante provoca variazioni di frequenza della portante in maniera proporzionale al segnale modulante lasciandone inalterata l ampiezza. Il blocco successivo, denominato Amplificatore RF provvede ad amplificare il segnale che andrà in antenna per la trasmissione. Un parametro essenziale dell amplificatore a radio frequenza è il rendimento: maggiore è il rendimento, minore è il calore che si deve dissipare. La rete di adattamento serve quindi ad assicurare il massimo trasferimento di potenza tra l amplificatore RF e l antenna. Per il sottosistema COMMS il problema della dissipazione termico è comunque trascurabile in quanto le potenze in gioco sono dell ordine del milliwatt Come è fatto un ricevitore a Radio Frequenza Un ricevitore è costituito da quattro elementi fondamentali, come mostrato nella figura 13: il circuito di interfaccia di ingresso, comprensivo dell antenna il circuito di elaborazione il circuito di sincronizzazione il circuito di interfaccia di uscita. La rete di adattamento, come nel caso del trasmettitore discusso nel paragrafo precedente, assicura il massimo trasferimento di potenza tra antenna e amplificatore RF; quest ultimo è un circuito a tre porte, delle quali due di ingresso dedicate ai segnali fp± f ed flo, e una di uscita. Un parametro di progetto fondamentale dell amplificatore RF è il minimo segnale rivelabile in relazione al rumore termico generato dal ricevitore stesso nonché al rumore introdotto dal mezzo di trasmissione. E possibile notare che l operazione di sintonia agisce anche sull amplificatore RF: in pratica la frequenza dell oscillatore locale, flo, centra la banda passante dell amplificatore RF in modo che questo amplifichi solo il segnale che si vuole ricevere, eliminando tutti i canali adiacenti. 20

21 Fig. 13 Schema a blocchi di un ricevitore a radio frequenza Il blocco successivo, denominato Mixer, riceve il segnale dall amplificatore RF su una porta, il segnale flo sull altra e fornisce in uscita un segnale traslato ad una frequenza intermedia fif (IF Intermediate Frequency) fissa e costante. Se, con qualche semplificazione, assumiamo che la portante fp e il segnale flo dell oscillatore locale abbiano un ampiezza unitaria (cioè =1), il mixer non fa altro che un operazione di moltiplicazione che possiamo rappresentare con la formula che segue: v(t ) = cos( 2π f p t ) cos( 2π f LO t + ϕ ) = [ ] [ 1 {cos 2π ( f p + f LO )t + ϕ + cos 2π ( f p f LO )t + ϕ 2 ]} dove φ rappresenta la differenza di fase fra il segnale dell oscillatore locale e la portante. Come si vede dalla formula, ottenuta sviluppando con una semplice operazione di trigonometria il prodotto di due coseni, il segnale è composto da una parte in cui compare la somma delle due frequenze cos[2π(fp + flo)t + φ] e da una parte in cui compare la differenza delle due frequenze cos[2π(fp - flo)t + φ] La parte di segnale che ci interessa è il segnale differenza, che può essere recuperato attraverso un operazione di filtraggio. Quindi l operazione di sintonia oltre a centrare la banda dell amplificatore RF sul canale che vogliamo ricevere deve anche verificare la seguente relazione: 21

22 fp flo = fif E chiaro che può esistere anche un segnale ad una frequenza fp tale per cui sia anche: flo fp = fif Tale frequenza è chiamata frequenza immagine poiché dista 2fIF da fp, cioè fp fp = 2fIF, interferisce con il segnale che vogliamo ricevere e quindi va eliminata. In genere, l eliminazione della frequenza immagine viene effettuata dalla rete adattatrice di ingresso che funge anche da filtro. Il segnale traslato alla frequenza fif giunge così all amplificatore IF (amplificatore alla frequenza intermedia) il quale provvede ad eliminare quanto più possibile il rumore fuori banda, ed è qui che si ha il maggior contributo all amplificazione complessiva del segnale ricevuto. E quindi molto importante la selettività di questo stadio. L amplificatore IF è dotato di un sottosistema per il controllo automatico di guadagno (AGC Automatic Gain Control). Questo dispositivo fa sì che il segnale in ingresso all amplificatore IF sia il più possibile indipendente dal livello del segnale ricevuto. Naturalmente, in assenza di segnale, l AGC tende a massimizzare il guadagno per cui viene amplificato solo il rumore, ma non appena il segnale ricevuto ha una potenza sufficientemente maggiore di quella del rumore, questo viene praticamente cancellato (fenomeno chiamato con il termine inglese di quieting ). Il blocco successivo si occupa dell operazione di demodulazione, cioè cerca di ricostruire il messaggio originario al fine di inviarlo all amplificatore in banda base (BB) e quindi all utilizzatore. Il blocco di demodulazione rappresenta quindi il punto di separazione tra i sistemi a banda frazionale stretta e quelli a banda frazionale larga Il componente di base del sottosistema Comms, il CC1020 Il circuito integrato scelto come componente di base per il sottosistema di comunicazione è il Chipcon CC1020, prodotto dalla società norvegese Chipcon AS, una sussidiaria dell americana Texas Instruments. Il CC1020 è un dispositivo che realizza le funzioni di un ricetrasmettitore in banda UHF a bassa potenza e a banda stretta. Il CC1020 è un componente largamente usato nelle bande ISM (Industrial, Scientific and Medical) e SRD (Short Range Device) con frequenze pari a 402, 424, 426, 429, 433, 447, 449, 469, 868 e 915 MHz, ma può essere facilmente programmato per operare anche nelle bande da 402 a 470 MHz e da 804 a 940 MHz, ed è particolarmente adatto per sistemi a banda stretta con canali di 12,5KHz e 25KHz. Il componente può essere facilmente programmato e riconfigurato attraverso un bus seriale e ciò lo rende molto flessibile e facile da usare. Le sue caratteristiche principali sono: Intervallo di frequenza da 402 MHz a 470 MHz 22

23 Elevata sensibilità, fino a -118 dbm per canali di 12,5 KHz Potenza di uscita programmabile Basso consumo di corrente Bassa tensione di alimentazione Piccole dimensioni Indicatore Digital RSSI e carrier sense Data rate fino a Kbaud Modulazione dati OOK, FSK e GFSK Sincronizzazione bit integrata Mixer a reiezione di immagine Frequenza programmabile e controllo automatico della frequenza Il componente scelto per il progetto del sottosistema di comunicazione consente di soddisfare molti requisiti, principalmente quelli riguardanti dimensioni e consumi. Nella seguente tabella 2 vengono riportate le condizioni operative del dispositivo. parametro valore valore valore minimo tipico massimo note Intervallo di frequenze 402 MHz 433 MHz 470 MHz programmabile con passo inferiore a 300 Hz Intervallo di temperatura di funzionamento -40 C Tensione di alimentazione 2.3 V +85 C 3.0 V 3.6 V Tabella 2 caratteristiche generali del CC1020 Lo schema a blocchi semplificato del CC1020 viene mostrato nella seguente figura 14, di fonte Chipcon, dove è possibile osservare tutte le funzioni base di un ricetrasmettitore, funzioni di cui abbiamo parlato nei due paragrafi precedenti. 23

24 Figura 14 Schema a blocchi semplificato del circuito integrato CC1020 (fonte Chipcon AS) Il CC1020 è dotato di un ricevitore a bassa frequenza intermedia. Il segnale a radiofrequenza ricevuto viene amplificato da un amplificatore a basso rumore (LNA e LNA2) e convertito ad una frequenza intermedia più bassa (IF) in quadratura (I e Q). A frequenza intermedia i segnali I e Q vengono filtrati, amplificati e successivamente digitalizzati dai convertitori analogico-digitale (ADC). Il controllo automatico del guadagno, il filtraggio di canale, la demodulazione e la sincronizzazione dei bit vengono realizzate direttamente in digitale dal blocco denominato DIGITAL DEMODULATOR. I dati demodulati vengono forniti in uscita sul piedino DIO direttamente in digitale. Sul piedino DCLK viene fornito un segnale di clock sincrono con i dati. La modulazione utilizzata per la ricetrasmissione dei dati a radiofrequenza è di tipo FSK. La figura 15 mostra un esempio di modulazione FSK binaria. 24

25 Figura 15 Esempio di modulazione FSK binaria La traccia gialla rappresenta i dati (linea DIO) che, in questo caso, sono rappresentati da una semplice onda quadra. La traccia blu mostra, invece, la portante modulata. Si può notare che la modulazione FSK consiste essenzialmente nella variazione della portante fra due valori ben stabiliti. In corrispondenza di uno zero logico sulla linea dati, la frequenza della portante viene diminuita e aumentata nel caso sia presente un livello logico alto. Le due frequenze di transizione vengono generate dal sintetizzatore digitale e dai blocchi divisori e sfasatori. La frequenza sintetizzata e modulata viene inviata direttamente all amplificatore di potenza a radiofrequenza (PA). Qui è presente il circuito di interfaccia di uscita rappresentata da una rete LC esterna che ne assicura il massimo trasferimento di potenza tra amplificatore a radiofrequenza e antenna. In trasmissione, la frequenza sintetizzata viene inviata direttamente all amplificatore di potenza, denominato PA nello schema della figura 12. L uscita a radiofrequenza viene modulata digitalmente in frequenza dalla sequenza dati digitali che arrivano dal piedino DIO del blocco denominato DIGITAL MODULATOR. Opzionalmente può essere usato un filtro gaussiano per ottenere una modulazione GFSK (Gaussian Frequency-Shift Keying). 25

26 Il sintetizzatore di frequenza include un LC VCO (LC Voltage Controlled Oscillator Oscillatore Controllato in Tensione e dotato di un circuito Induttanza Capacità, LC, per l immagazzinamento di energia) completamente integrato nel chip e uno sfasatore a 90 per generare i segnali LO_I e LO_Q per la conversione a una frequenza più bassa in modalità ricezione. Il VCO opera nell intervallo di frequenze da 1,608 GHz a 1,880 GHz. Il piedino CHP_OUT è l uscita charge pump (pompaggio di carica) e VC è il nodo di controllo del VCO integrato nel chip. Un filtro di anello (loop) esterno è messo tra questi due piedini. Un oscillatore a cristallo viene connesso tra i piedini XOSC_Q1 e XOSC_Q2. Il dispositivo in uscita fornisce un segnale che indica l aggancio del PLL (anello ad agganciamento di fase). Per la configurazione del dispositivo viene utilizzata l interfaccia seriale SPI a quattro fili. La figura successiva mostra lo schema elettrico semplificato di connessione del componente, senza i condensatori di disaccoppiamento dell alimentazione. Figura 16 Schema semplificato di interconnessione del CC1020 (fonte Chipcon AS) Il sottosistema di comunicazione richiede l uso di un microcontrollore, che si interfaccia con il CC1020 (vedi figura 15), per effettuare le funzioni seguenti: Programmare le funzioni del ricetrasmettitore attraverso una interfaccia di configurazione seriale a quattro fili (PDI, PDO, PCLK e PSEL). 26

27 Scambiare segnali digitali con l interfaccia dati sincrona bidirezionale (DIO e DCLK). Codificare e decodificare dati. Monitorare il LOCK piedino per lo stato dell aggancio della frequenza e lo stato del rivelatore di portante. Poter eventualmente leggere la telemetria RSSI digitale e altre informazioni sullo stato del dispositivo attraverso l interfaccia seriale a quattro fili: questa funzione nel DTS non è attualmente utilizzata. Figura 17 Interfaccia del microcontrollore con il CC1020 Il microcontrollore sfrutta i piedini di ingresso e di uscita (PDI, PDO, PCLK e PSEL) per l interfaccia di configurazione. PDO viene connesso ad un ingresso del microcontrollore mentre PDI, PCLK e PSEL sono connessi alle uscite del microcontrollore. Un piedino di ingresso o di uscita può essere non utilizzato se PDI e PDO sono connessi insieme e un piedino bidirezionale viene usato dal microcontrollore. I piedini del microcontrollore connessi a PDI, PDO e PCLK possono essere usati per altri propositi quando non viene utilizzata l interfaccia di configurazione. Per quanto riguarda l interfaccia del segnale digitale un piedino bidirezionale viene usato per i dati (DIO) che devono essere trasmessi e ricevuti. DCLK fornisce un segnale di temporizzazione dei dati al microcontrollore. Un altro piedino del microcontrollore può essere usato per monitorare il segnale di aggancio del PLL. Il sottosistema di comunicazione, come evidenziato in precedenza, viene configurato attraverso una semplice interfaccia SPI compatibile a quattro fili. L interfaccia SPI (Serial Peripheral Interface, Interfaccia Seriale con le Periferiche) è un sistema di comunicazione tra un microcontrollore e altri circuiti integrati o tra più microcontrollori. SPI è un bus standard di comunicazione e la trasmissione avviene tra 27

28 un dispositivo detto master (padrone) e uno o più dispositivi detti slave (schiavi o asserviti). Il master controlla il bus, emette il segnale di clock, decide quando iniziare e terminare la comunicazione. Il bus SPI è di tipo seriale, sincrono per la presenza di un clock che coordina la trasmissione e la ricezione dei singoli bit e che determina la velocità di trasmissione ed è full-duplex in quanto il colloquio può avvenire contemporaneamente in trasmissione e ricezione. La differenza fra la trasmissione full-duplex e le altre modalità possibili, half-duplex e simplex, è mostrata nelle figure che seguono. Nella trasmissione simplex (figura 18), i dati viaggiano in un solo verso, cioè dal trasmettitore al ricevitore. Figura 18 trasmissione dati simplex Nella trasmissione half-duplex (figura 19), la trasmissione dei dati può avvenire nei due versi, ma in tempi diversi: Figura 19 trasmissione dati half-duplex 28

29 Nella trasmissione full-duplex infine (figura 20), la trasmissione avviene nei due versi ed anche contemporaneamente. Figura 20 trasmissione dati full-duplex I valori dei parametri significativi vengono quindi scritti in registri di controllo interni al chip attraverso i quali è possibile variare la frequenza portante, la potenza di trasmissione, l adiacenza dei canali ecc. Esistono 40 registri di configurazione e 12 registri per il test di funzioni interne al chip. Il byte di indirizzamento viene utilizzato anche per specificare una lettura o una scrittura nel registro relativo. L indirizzo è composto da 7 bit mentre l ultimo bit specifica il tipo di operazione: R sta per read (Lettura), W sta per Write (scrittura) (R=0, W=1). Fig. 21 Il Byte di indirizzamento del registro del CC1020 Se viene scritto un registro, si invia l indirizzo con l ultimo bit pari a uno seguito dal valore da memorizzare. I dati vengono scritti sulla linea PDI del chip a radio frequenza. 29

30 Il sistema è comunemente definito a quattro fili poiché le linee di connessione che portano i segnali sono in genere quattro. La trasmissione dei dati sul bus SPI si basa sul funzionamento dei registri a scorrimento. Ogni dispositivo, sia master che slave, è dotato di un registro a scorrimento interno i cui bit vengono emessi e, contemporaneamente, immessi, rispettivamente, tramite l uscita PDO e l ingresso PDI. Il dispositivo ricetrasmettitore CC1020 è lo slave mentre il microcontrollore è il master. Le seguenti figure mostrano un esempio dei segnali di configurazione dei registri del CC1020 in fase di scrittura (fig. 22) e in fase di lettura (fig. 23). Le figure sono tratte dalla documentazione della Chipcon AS. Figura 22 configurazione in scrittura dei registri del CC1020 (fonte: Chipcon AS) 30

31 Figura 23 configurazione in lettura dei registri del CC1020 (fonte: Chipcon AS) La configurazione dei registri in lettura e in scrittura da parte del microcontrollore avviene attraverso la stessa interfaccia di configurazione. Il sottosistema di comunicazione è in grado di trasmettere dati NRZ (Non-Return-toZero) o dati codificati Manchester. La codifica Manchester assicura che il segnale abbia un componente in Corrente Continua (DC) costante. Le figure 24 e 25 seguenti mostrano esempi di dati NRZ e codificati Manchester trasmessi e ricevuti. 31

32 Figura 24 Esempio di trasferimento di dati NRZ sincroni 32

33 Figura 25 Esempio di trasferimento di dati codificati Manchester sincroni Le caratteristiche del trasmettitore Le caratteristiche principali del trasmettitore sono elencate nella seguente tabella 3. parametro valore Note Data rate da 0,45 Kbaud a 153,6 KBaud Il data rate è programmabile Separazione in frequenza per FSK binaria 108 KHz massimo Potenza di uscita da -20 dbm a +10 dbm Livello armoniche per segnale a 433MHz -50 dbc (2a armonica) Emissione spurie -54 dbm La potenza di uscita è programmabile -50 dbc (3a armonica) Tabella 3 Caratteristiche del trasmettitore per il sottosistema di comunicazione 33

34 4.4.4 Le caratteristiche del ricevitore Le caratteristiche principali Le caratteristiche principali del ricevitore sono elencate nella seguente tabella 4 parametro valore note Sensibilità per modulazione FSK (per canalizzazione a 12.5KHz e deviazione di frequenza di ±2.025KHz) -118dBm Sensibilità misurata con sequenza PN9 con data rate 2.4KBaud per BER=10-3 Sensibilità per modulazione OOK (con codifica Manchester) -116dBm (con data rate 2.4Kbaud) Saturazione del ricevitore +10dBm Larghezza di banda di rumore del sistema da 9.6KHz a 307.2KHz Figura di rumore +7dB Selettività (per canalizzazione a 12.5KHz) +41dB Indica la reiezione delle spurie in banda Desensibilizzazione +50dB (a ±1MHz) Indica la reiezione delle spurie fuori banda -114dBm (con codifica Manchester) -81dBm (con data rate 153.6KBaud) +64dB (a ±2MHz) Sensibilità misurata con sequenza PN9 per BER=10-3 Livello massimo di potenza del segnale di ingresso La larghezza di banda del filtro è programmabile +64dB (a ±5MHz) +75dB (a ±10MHz) Reiezione del canale immagine +26dB (senza calibrazione) Soppressione frequenza immagine +36dB (senza calibrazione) LO leakage < -80dBm VCO leakage -64dBm Emissione spurie < -60dBm Offset sincronizzazione bit 8000ppm Latenza dei dati 4 Baud (con codifica NRZ) +49dB (con calibrazione) +59dB (con calibrazione) 8 Baud (con codifica Manchester) Tabella 4 Caratteristiche del ricevitore per il sottosistema di comunicazione 34

35 La frequenza intermedia (IF) La scelta della frequenza intermedia è vincolata al fatto che il filtro analogico dopo il mixer, integrato nel chip, viene utilizzato per filtraggio a larga banda e anti-alias che è importante per bloccare segnali a 1 MHz e a distanze più ampie in frequenza. Questo filtro è centrato sulla frequenza intermedia nominale di 307,2 KHz. La larghezza di banda del filtro analogico è di circa 160 KHz. Il filtro analogico può essere anche bypassato programmando il chip ma in questo caso il filtraggio a 1 MHz e a offset maggiori sarà degradato. La tabella 5 seguente descrive le caratteristiche principali della sezione a frequenza intermedia. parametro valore Frequenza intermedia 307,2KHz note Larghezza di banda del da 9,6KHz a 307,2KHz La larghezza del filtro filtro di canale digitale digitale è programmabile Tabella 5 Caratteristiche della sezione a frequenza intermedia del sottosistema di comunicazione Al fine di soddisfare i diversi requisiti di larghezza di canale, la larghezza di banda del filtro di canale del ricevitore è programmabile. La larghezza di banda minima del filtro di canale del ricevitore dipende dal baud rate, dalla distanza tra le frequenze e dalla tolleranza dell oscillatore a cristallo. La larghezza di banda del segnale deve essere più piccola della larghezza del filtro di canale del ricevitore disponibile La generazione della frequenza di riferimento La frequenza di riferimento per il sottosistema di comunicazione è generata da un oscillatore al cristallo. Le caratteristiche principali dell oscillatore a cristallo per il sottosistema di comunicazione sono descritte nella seguente tabella 6. parametro valore Frequenza dell oscillatore a cristallo 14,7456 MHz Accuratezza della frequenza di riferimento ±5,7 ppm Tabella 6 Caratteristiche dell oscillatore a cristallo per il sottosistema di comunicazione L accuratezza della frequenza di riferimento dipende dalla tolleranza iniziale a dalle variazioni dovute alla dipendenza dal tempo e dalla temperatura. Questa accuratezza può essere migliorata sfruttando la programmabilità della frequenza PLL ad elevata agilità, a piccoli passi, e la funzione AFC (Automatic Frequency Control). La funzione di controllo automatico della frequenza è una funzione del componente che è in grado di compensare le variazioni della frequenza. Tale funzione memorizza l offset medio della frequenza e lo utilizza per compensare la variazione. 35

36 La frequenza del cristallo viene inoltre utilizzata come riferimento per il data rate (in italiano: la cadenza dei dati digitali) Il sintetizzatore di frequenza La seguente tabella 7 riporta le caratteristiche principali del sintetizzatore di frequenza. parametro valore note Rumore di fase (per canalizzazione a 12.5KHz) -90 dbc/hz a 12,5 KHz -100 dbc/hz a 25 KHz -105 dbc/hz a 50 KHz -110 dbc/hz a 100 KHz -114 dbc/hz a 1 MHz 2,7 KHz Portante non modulata a 433 MHz Larghezza di banda del filtro di loop (anello) del PLL (per canalizzazione a 12,5 KHz) Tempo di aggancio del PLL (da ricezione a trasmissione e viceversa, per canalizzazione a 12,5 KHz) Tempo di aggancio del PLL all accensione (per canalizzazione a 12,5KHz) Dopo calibrazione PLL e VCO. La larghezza di banda del filtro di loop del PLL è programmabile 900 µs 3,2 ms Tabella 7 Caratteristiche del sintetizzatore di frequenza per il sottosistema di comunicazione 4.5 L antenna del sottosistema Comms L antenna del sottosistema di comunicazione, montata direttamente sulla struttura del DTS, è un antenna a monopolo (adattata a 50 Ohm) avente una lunghezza pari a 16,4 cm collocata il più vicino possibile al ricetrasmettitore. 5. Il consumo di potenza elettrica del sottosistema Comms Il sottosistema di comunicazione in banda UHF è caratterizzato da un consumo di potenza molto basso che lo rende particolarmente adatto per l applicazione del DTS, in cui gli assorbimenti di corrente devono essere ridotti. Gli assorbimenti di corrente del sottosistema di comunicazione sono descritti nella seguente tabella 8. 36

37 parametro valore Assorbimento di corrente in ricezione Assorbimento di corrente in trasmissione 19,9 ma Assorbimento di corrente dell oscillatore a cristallo, del sintetizzatore di frequenza e resto del circuito note 12,3 ma 14,5 ma (POUT=-20 dbm) 14,4 ma 17,0 ma (POUT=-5dBm) 16,2 ma 20,5 ma (POUT=0dBm) 20,5mA 25,1mA (POUT=+5 dbm) 27,1 ma (POUT=+10 dbm) 7,5 ma Utilizzando un oscillatore a cristallo a 14,7456 MHz Tabella 8 Assorbimenti di corrente del sottosistema di comunicazione Il massimo assorbimento di corrente è circa 35 ma: alimentando il circuito con 3,3 V, il corrispondente consumo di potenza massimo risulta poco più di 100 mw. La tensione di alimentazione disponibile è di 5 V. Per ridurla al valore di 3,3 V si utilizza un regolatore serie, come già descritto nel paragrafo 5.1; questa configurazione comporta un aumento dei consumi di potenza che, nonostante tutto, continuano ad essere molto bassi. Il consumo di potenza massimo reale, includendo cioè le perdite nel regolatore serie, è inferiore ai 200 mw. 6. Le interfacce del sottosistema Comms Si riassumono in questo paragrafo tutte le interfacce del sottosistema di comunicazione (Comms) del DTS. 6.1 Le interfacce elettriche L interfaccia elettrica del sottosistema di comunicazione ha le seguenti caratteristiche: Tensione di alimentazione: 5V, bus regolato Corrente assorbita: 20mA Tipo di interfaccia dati: SPI Tipo di protocollo: standard AX.25 o proprietario IMT Telemetrie: Corrente consumata, stato PLL, temperatura, Potenza trasmessa Le interfacce del sottosistema di comunicazione sono quindi sia di tipo alimentazione che di tipo dati. 37

38 6.2 Le interfacce meccaniche Il sottosistema di comunicazione deve essere fissato sul DTS mediante 4 viti M3. L antenna deve essere fissata sul DTS sempre mediante serraggio a vite con connettore tipo SMA. 6.3 Requisiti particolari dovuti all ambiente di funzionamento Il sottosistema di comunicazione viene montato sul DTS, e dovendo funzionare all interno di un edificio scolastico non vi sono particolari requisiti inerenti a vibrazioni, accelerazioni e radiazioni. 6.4 Requisiti di interfaccia termica Il sottosistema di comunicazione è progettato per funzionare nella gamma di temperatura da 40 C a + 85 C, e quindi dal punto di vista termico non pone problemi particolari. 6.5 Interfacce di programmazione ad uso didattico Il sottosistema di comunicazione è completamente interfacciabile con un PC attraverso il quale è possibile definire molte caratteristiche del dispositivo e controllare le prestazioni dell apparato stesso. Le caratteristiche programmabili sono le seguenti: Frequenza di trasmissione Frequenza di ricezione Livello del segnale di uscita Larghezza di banda del filtro di ingresso/uscita Tipo di modulazione Le caratteristiche misurabili sono: Livello del segnale in ingresso Livello del segnale di uscita Aggancio sintetizzatore di frequenza La comunicazione con il computer avviene mediante porta seriale con connettore standard tipo DB9, oppure mediante USB con apposito adattatore. Il software utilizzato per la gestione e il controllo del sottosistema di comunicazione funziona su sistemi operativi Windows XP e superiori. 38

39 7. La realizzazione meccanica del sottosistema Comms del DTS Il sottosistema Comms è assiemato su di una scheda a circuito stampato, che comprende sia la parte di elaborazione che quella a radio-frequenza. La sola parte che si trova al di fuori della scheda è l antenna, che viene montata sul pannello superiore del DTS. La figura 24 mostra il lato superiore del circuito stampato, la figura 25 mostra il lato inferiore. La scheda è mostrata senza circuiti integrati e priva del connettore Molex. Fig. 26 il lato superiore del circuito stampato 39

40 Fig. 27 il lato inferiore del circuito stampato Sulla scheda sono presenti inoltre due LED (diodi emettitori di luce): LED rosso che segnala quando è in corso una trasmissione sulla portante RF LED giallo che segnala quando il modulo RF è in ricezione Sono presenti infine dei condensatori ceramici e al tantalio per il disaccoppiamento dell alimentazione. La scheda riceve quindi la tensione dalla scheda Power a 5 V per poi convertirla a 3,3 V tramite un regolatore lineare LDO (Low Drop Out). I connettori ed i relativi piedini sono disposti nel modo seguente: 1 connettore Molex 1 mm a 30 vie, la cui piedinatura è mostrata nella figura 26 40

41 Fig. 28 piedinatura del connettore Molex a 30 vie 1 connettore a 4 vie conforme alle norme DIN 41651, con la piedinatura mostrata nella figura 27 Fig. 29 piedinatura del connettore DIN a 4 vie 1 connettore a 2 vie conforme alle norme DIN 41651, dedicato al collegamento con il pannello solare dedicato al sottosistema Comms. I suoi piedini duplicano i piedini 1 e 2 del connettore a 4 piedini mostrato nella figura 29. Per concludere, la figura 30 seguente mostra la realizzazione del sottosistema Comms completo. Nella fotografia viene mostrato il lato superiore del circuito stampato. In alto si vede l integrato Chipcon CC1020 montato su di un circuitino ausiliario di interconnessione (si veda lo schema della figura 16), che comprende anche un oscillatore a quarzo e il connettore filettato per il collegamento dell antenna. Il circuitino ausiliario è a sua volta è innestato su di uno zoccolo (non visibile nella fotografia). In basso si vede il contenitore tipo DIP (Dual In-line Package) a 20 piedini del microcontrollore PIC16F

42 Fig. 30 La realizzazione del sottosistema Comms del DTS 42