Schedulazione dinamica. Elettronica dei Calcolatori 1
|
|
|
- Mariana Valeria Lanza
- 8 anni fa
- Visualizzazioni
Transcript
1 Schedulazione dinamica Elettronica dei Calcolatori 1
2 Schedulazione dinamica delle operazioni Impossibile risolvere tutti i conflitti staticamente I possibile predire tutti i salti condizionati HW fa durante l esecuzione quello che il compilatore fa durante la generazione del codice. Compilatore piu semplice HW piu complesso Il parallelismo e gestito in HW Il codice puo essere generato indipendentemente dal parallelismo. Dipende da quante istruzioni alla volta possiamo caricare
3 Esecuzione non in ordine (out of order) Esegue le istruzioni indipendenti ma successive a quella bloccata da un conflitto Supponiamo: Operazione fp mulfp mul latenza 3 cicli 2 cicli 1 ciclo 1 ciclo Ordine di caricamento Ordine di esecuzione fp r2 r3 mulfp r3 r4 r5 r6 mul r6 r7 fp r2 r3 r5 r6 mul r6 r7 mulfp r3 r4
4 Schedulazione in Hardware La schedulazione in hardware permette l esecuzione delle operazioni in ordine diverso rispetto al caricamento: Possibilita di WAW e RAW Diversi metodi di schedulazione, diverse soluzioni. La decodifica delle istruzioni (ID) e scomposta i due parti: 1. Issue: decodifica operandi, verifica di hazard strutturali 2. Read: attesa finche non vi siano hazard dei dati, lettura operandi Due metodi principali: Scoreboard Tomasulo
5 Metodo Scoreboard Gestione WAR Stalla la scrittura del risultato fino a quando i registri non sono stati letti Legge i registri solo durante lo stadio di lettura degli operandi Gestione WAW: Identifica gli hazard e stalla la Issue di nuove istruzioni finche le altre non sono completate Scoreboard tiene traccia delle dipendenze e dello stato delle operazioni Invece che ID, EX, WB si hanno IS, RD, EX, WB
6 Stadi di esecuzione di processori con scoreboard 1. Issue (IS): decodifica l istruzione e idenfica hazard strutturali. Se un unita funzionale per l istruzione e libera e nessun altra istruzione ha lo stesso registro destinazione (WAW), la scoreboard manda l istruzione in esecuzione su quell unita funzionale e aggiorna i suoi dati interni. Se esiste un hazard strutturale o un WAW allora la m essa in esecuzione dell istruzione viene stallata e non vengono caricate ulteriori istruzioni finche l hazard viene eliminato. 2. Lettura Operandi (RD): aspetta finche non vi sono hazard quindi legge gli operandi Un operando sorgente e disponibile se istruzioni gia in esecuzione non lo scriveranno, o se il registro contenente l operando sta per essere scritto da un unita funzionale attiva. Quando gli operandi sorgenti sono disponibili la scoraboard ordina all unita funzionale di leggere gli operandi dai registri e iniziare l esecuzione dell operazione. La scoreboard risolve gli hazard di tipo RAW in modo dinamico, e le istruzioni possono essere mandate in esecuzione in ordine diverso dal loro caricamento.
7 Stadi di esecuzione di processori con scoreboard (cont.) 3. Esecuzione (EX): esecuzione dell operazione L unita funzionale esegue l operazione sugli operandi e quando ha terminato lo notifica alla scoreboard. 4.Scrittura del risultato (WR) Se la scoreboard verifica che non vi sono hazard allora scrive il risultato; altrimenti se vi e un WAR stalla finche il registro da scrivere non viene letto.
8 Informazioni contenuta nella scoreboard 1. Stato dell istruzione: in quale stadio si trova 2. Stato dell unita funzionale: Busy: indica se l unita e occupata Op: operazione eseguita dall unita D: registro destinazione S1, S2: registri sorgenti F1, F2: unita funzionali che producono gli operandi in S1 e S2 R1, R2 Flags che indicano che gli operandi in S1 e S2 sono pronti 3. Stato della scrittura del risultato: indica quale unita funzionale scrivera il registro contenente il risultato.
9 Scoreboard ciclo 1 ldfp (r3) (r3) fpr3 1 ldfp (r4) (r4) fpr4 fpmul fpr3 fpr3 fpr4 fp fpr4 fpr4 fpr0 i 4 4 r3 i M M r4 cmplt r4 r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem yes load fpr3 r3 yes mulfp fp 1 me m
10 Scoreboard ciclo 2 ldfp (r3) (r3) fpr3 1 2 ldfp (r4) (r4) fpr4 fpmul fpr3 fpr3 fpr4 fp fpr4 fpr4 fpr0 i 4 4 r3 i M M r4 cmplt r4 r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem yes load fpr3 r3 yes mulfp fp 2 me m
11 Scoreboard ciclo 3 ldfp (r3) (r3) fpr ldfp (r4) (r4) fpr4 fpmul fpr3 fpr3 fpr4 fp fpr4 fpr4 fpr0 i 4 4 r3 i M M r4 cmplt r4 r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem yes load fpr3 r3 yes mulfp fp 3 me m
12 Scoreboard ciclo 4 ldfp (r3) (r3) fpr ldfp (r4) (r4) fpr4 fpmul fpr3 fpr3 fpr4 fp fpr4 fpr4 fpr0 i 4 4 r3 i M M r4 cmplt r4 r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem yes load fpr3 r3 yes mulfp fp 4 me m
13 Scoreboard ciclo 5 ldfp (r3) (r3) fpr ldfp (r4) (r4) fpr4 5 fpmul fpr3 fpr3 fpr4 fp fpr4 fpr4 fpr0 i 4 4 r3 i M M r4 cmplt r4 r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem yes load fpr4 r4 yes mulfp fp 5 me m
14 Scoreboard ciclo 6 ldfp (r3) fpr ldfp (r4) fpr4 5 6 fpmul fpr4 fpr3 fpr3 6 fp fpr3 fpr0 fpr0 i 4 r3 r3 i M r4 r4 cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem yes load fpr4 r4 yes mulfp yes mul fpr3 fpr4 fpr3 no yes fp 6 mulfp me m
15 Scoreboard ciclo 7 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr3 6 fp fpr3 fpr0 fpr0 7 i 4 r3 r3 i M r4 r4 cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem yes load fpr4 r4 yes mulfp yes mul fpr3 fpr4 fpr3 mem no yes fp yes fpr0 fpr3 fpr0 mulfp no yes 7 fp mulfp mem
16 Scoreboard ciclo 8 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr3 6 fp fpr3 fpr0 fpr0 7 i 4 r3 r3 8 i M r4 r4 cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem yes load fpr4 r4 yes mulfp yes mul fpr3 fpr4 fpr3 mem no yes fp yes fpr0 fpr3 fpr0 mulfp yes no yes r3 r3 yes 8 fp mulfp mem
17 Scoreboard ciclo 9 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr3 6 9 fp fpr3 fpr0 fpr0 7 i 4 r3 r3 8 9 i M r4 r4 cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no mulfp yes mul fpr3 fpr4 fpr3 yes yes fp yes fpr0 fpr3 fpr0 mulfp yes no yes r3 r3 yes 9 fp mulfp
18 Scoreboard ciclo 10 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr0 7 i 4 r3 r i M r4 r4 cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no 2 mulfp yes mul fpr3 fpr4 fpr3 yes yes fp yes fpr0 fpr3 fpr0 mulfp yes no 1 yes r3 r3 yes 10 fp mulfp
19 Scoreboard ciclo 11 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr0 7 i 4 r3 r i M r4 r4 cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no 1 mulfp yes mul fpr3 fpr4 fpr3 yes yes fp yes fpr0 fpr3 fpr0 mulfp yes no 0 yes r3 r3 yes 11 fp mulfp
20 Scoreboard ciclo 12 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr0 7 i 4 r3 r i M r4 r4 12 cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no 0 mulfp yes mul fpr3 fpr4 fpr3 yes yes fp yes fpr0 fpr3 fpr0 mulfp yes no yes r4 r4 yes 12 fp mulfp
21 Scoreboard ciclo 13 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr i 4 r3 r i M r4 r cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no 0 mulfp no fp yes fpr0 fpr3 fpr0 yes yes yes r4 r4 yes 13 fp
22 Scoreboard ciclo 14 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr i 4 r3 r i M r4 r cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no 3 mulfp no fp yes fpr0 fpr3 fpr0 yes yes 1 yes r4 r4 yes 14 fp
23 Scoreboard ciclo 15 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr i 4 r3 r i M r4 r cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no 2 mulfp no fp yes fpr0 fpr3 fpr0 yes yes 0 yes r4 r4 yes 15 fp
24 Scoreboard ciclo 16 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr i 4 r3 r i M r4 r cmplt r4 B+L*M 16 Tempo busy op D S1 S2 F1 F2 R1 R2 mem no 1 mulfp no fp yes fpr0 fpr3 fpr0 yes yes 0 yes cmp r4 r4 yes 16 fp
25 Scoreboard ciclo 17 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr i 4 r3 r i M r4 r cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no 0 mulfp no fp yes fpr0 fpr3 fpr0 yes yes yes cmp r4 r4 yes 17 fp
26 Scoreboard ciclo 18 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr i 4 r3 r i M r4 r cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no mulfp no fp no 1 yes cmp r4 r4 yes 18
27 Scoreboard ciclo 19 ldfp (r3) fpr ldfp (r4) fpr fpmul fpr4 fpr3 fpr fp fpr3 fpr0 fpr i 4 r3 r i M r4 r cmplt r4 B+L*M Tempo busy op D S1 S2 F1 F2 R1 R2 mem no mulfp no fp no 0 yes cmp r4 r4 yes 19
28 Algoritmo di Tomasulo Controllo distribuito: controlli e buffer locali alle unita funzionali; I buffer sono chiamati Reservation Station (RS) e contengono gli operandi pendenti. Register Renaming : i registri nelle istruzioni sono rimpiazzati da valori o da puntatori alle RS Elimina WAR, WAW Vi possono essere piu RS che registri e quindi si puo fare delle ottimizzazioni che il compilatore non puo. I risultati da mandare alle unita funzionali vengono dalle RS e non dai registri; i risultati sono inviati a tutte le unita mediante un bus comune. Le operazioni con la memoria sono trattate come unita funzionali.
29 Componenti di una Reservation Station Op: operazioni da eseguire nell unita (e.g., + or ) Vs1, Vs2: valori degli operandi sorgenti. Store buffers has V field, result to be stored R1, R2: Reservation Station che producono i valori Vs1 e Vs2. Busy: indica che una RS e occupata Stato registri risultato: indica quale unita funzionale scrivera un registro.
30 Stadi di esecuzione con Tomasulo 1. Issue (IS): prende l istruzione dalla coda. Se la RS e libera (non vi sono hazard strutturali), viene mandata in esecuzione l istruzione e inviati gli operandi (i registri sono rinominati) 2. Execution (EX): esegue l operazione Quando tutti gli operandi sono pronti esegue l operazione altrimenti controlla il bus comune dei risultati 3. Write (WB): Manda atraverso il bus comune il risultato a tutte le unita in attesa e rende disponibile la RS Normal data bus: data + destination ( go to bus) Common data bus: data + source ( come from bus) 64 bits di dati + 4 bits per la specifica dell unita funzionale sorgente
L unità di elaborazione pipeline L unità Pipelining
Struttura del processore L unità di elaborazione pipeline Corso ACSO prof. Cristina SILVANO Politecnico di Milano Incremento delle Per migliorare ulteriormente le si può: ridurre il periodo di clock aumentare
Hazard sul controllo. Sommario
Hazard sul controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento al Patterson: 4.7, 4.8 1/28 Sommario Riorganizzazione
Aumentare il parallelismo a livello di istruzione (1)
Aumentare il parallelismo a livello di istruzione (1) Architetture Avanzate dei Calcolatori Valeria Cardellini Parallelismo Il parallelismo consente di migliorare le prestazioni grazie all esecuzione simultanea
CPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
Con il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione.
Con il termine Sistema operativo si fa riferimento all insieme dei moduli software di un sistema di elaborazione dati dedicati alla sua gestione. Compito fondamentale di un S.O. è infatti la gestione dell
Calcolatori Elettronici
Calcolatori Elettronici La Pipeline Superpipeline Pipeline superscalare Schedulazione dinamica della pipeline Processori reali: l architettura Intel e la pipeline dell AMD Opteron X4 Ricapitolando Con
Valutazione delle Prestazioni
Valutazione delle Prestazioni Sia data una macchina X, definiamo: 1 PrestazioneX = --------------------------- Tempo di esecuzione X La prestazione aumenta con il diminuire del tempo di esecuzione (e diminuisce
CPU pipeline 4: le CPU moderne
Architettura degli Elaboratori e delle Reti Lezione 25 CPU pipeline 4: le CPU moderne Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/16
Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore
Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni
Architettura hw. La memoria e la cpu
Architettura hw La memoria e la cpu La memoria centrale e la CPU Bus controllo Bus indirizzi Bus dati Bus di collegamento con la cpu indirizzi controllo dati Bus Indirizzi 11 Bus controllo Leggi/scrivi
Sistemi Operativi SCHEDULING DELLA CPU
Sistemi Operativi SCHEDULING DELLA CPU Scheduling della CPU Concetti di Base Criteri di Scheduling Algoritmi di Scheduling FCFS, SJF, Round-Robin, A code multiple Scheduling in Multi-Processori Scheduling
La macchina di Von Neumann. Archite(ura di un calcolatore. L unità di elaborazione (CPU) Sequenza di le(ura. Il bus di sistema
La macchina di Von Neumann rchite(ura di un calcolatore us di sistema Collegamento Unità di Elaborazione (CPU) Memoria Centrale (MM) Esecuzione istruzioni Memoria di lavoro Interfaccia Periferica P 1 Interfaccia
Calcolatori Elettronici. La Pipeline Criticità sui dati Criticità sul controllo Cenni sull unità di controllo
Calcolatori Elettronici La Pipeline Criticità sui dati Criticità sul controllo Cenni sull unità di controllo La pipeline CRITICITÀ SUI DATI Calcolatori Elettronici - Pipeline (2) - Slide 2 L. Tarantino
Architettura di tipo registro-registro (load/store)
Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche
Lezione n.19 Processori RISC e CISC
Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni
DI D AGRA R MM M I M A BLOCC C H C I TEORI R A E D D E SERC R I C ZI 1 1
DIAGRAMMI A BLOCCHI TEORIA ED ESERCIZI 1 1 Il linguaggio dei diagrammi a blocchi è un possibile formalismo per la descrizione di algoritmi Il diagramma a blocchi, o flowchart, è una rappresentazione grafica
Esempio: aggiungere j
Esempio: aggiungere j Eccezioni e interruzioni Il progetto del controllo del processore si complica a causa della necessità di considerare, durante l esecuzione delle istruzioni, il verificarsi di eventi
ARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4
ARCHITETTURE MICROPROGRAMMATE. 1 Necessità di un architettura microprogrammata 1 Cos è un architettura microprogrammata? 4 Struttura di una microistruzione. 5 Esempi di microprogrammi 9 Esempio 1 9 Esempio
CALCOLATORI ELETTRONICI 29 giugno 2011
CALCOLATORI ELETTRONICI 29 giugno 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di una PLA la funzione combinatoria (a 3 ingressi e due uscite)
Guida Rapida all uso del License Manager di ROCKEY4Smart (V. 1.0.10.724)
Guida Rapida all uso del License Manager di ROCKEY4Smart (V. 1.0.10.724) Procedo con un esempio: voglio proteggere una applicazione (nell esempio Blocco Note di Windows: notepad.exe) per distribuirla con
Sistemi Operativi. 5 Gestione della memoria
Gestione della memoria Compiti del gestore della memoria: Tenere traccia di quali parti della memoria sono libere e quali occupate. Allocare memoria ai processi che ne hanno bisogno. Deallocare la memoria
Migliorare le prestazioni di processori e memorie
Migliorare le prestazioni di processori e memorie Corso: Architetture degli Elaboratori Docenti: F. Barbanera, G. Bella UNIVERSITA DI CATANIA Dip. di Matematica e Informatica Tipologie dei Miglioramenti
DMA Accesso Diretto alla Memoria
Testo di rif.to: [Congiu] - 8.1-8.3 (pg. 241 250) 08.a DMA Accesso Diretto alla Memoria Motivazioni Organizzazione dei trasferimenti DMA Arbitraggio del bus di memoria Trasferimento di un blocco di dati
CALCOLATORI ELETTRONICI 15 aprile 2014
CALCOLATORI ELETTRONICI 15 aprile 2014 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado
In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline a CPU molto complesse per applicazioni ad
Principi di architetture dei calcolatori: l architettura ARM. Mariagiovanna Sami Che cosa è ARM In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline
Sistema operativo: Gestione dei processi
Dipartimento di Elettronica ed Informazione Politecnico di Milano Informatica - ICA Prof. Pierluigi Plebani A.A. 2011/2012 Sistema operativo: Gestione dei processi La presente dispensa e da utilizzarsi
Fondamenti di Informatica PROBLEMI E ALGORITMI. Fondamenti di Informatica - D. Talia - UNICAL 1
Fondamenti di Informatica PROBLEMI E ALGORITMI Fondamenti di Informatica - D. Talia - UNICAL 1 Specifica di un algoritmo Primo approccio, scrittura diretta del programma: la soluzione coincide con la codifica
Calcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 PRESTAZIONI DEL CALCOLATORE Massimiliano Giacomin Due dimensioni Tempo di risposta (o tempo di esecuzione): il tempo totale impiegato per eseguire un task (include
Laboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,
Esercizio 2. Client e server comunicano attraverso socket TCP
Esercizio 1 Scrivere una applicazione client/server in cui: Il client, in un ciclo infinito: Legge una stringa da standard input Invia al processo server la stringa. Il server visualizza: L'IP da cui si
La Gestione delle risorse Renato Agati
Renato Agati delle risorse La Gestione Schedulazione dei processi Gestione delle periferiche File system Schedulazione dei processi Mono programmazione Multi programmazione Gestione delle periferiche File
Architettura hardware
Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
CPU pipeline 4: le CPU moderne
Architettura degli Elaboratori e delle Reti Lezione 25 CPU pipeline 4: le CPU moderne Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/17
Coordinazione Distribuita
Coordinazione Distribuita Ordinamento degli eventi Mutua esclusione Atomicità Controllo della Concorrenza 21.1 Introduzione Tutte le questioni relative alla concorrenza che si incontrano in sistemi centralizzati,
Sistemi Operativi. Scheduling della CPU SCHEDULING DELLA CPU. Concetti di Base Criteri di Scheduling Algoritmi di Scheduling
SCHEDULING DELLA CPU 5.1 Scheduling della CPU Concetti di Base Criteri di Scheduling Algoritmi di Scheduling FCFS, SJF, Round-Robin, A code multiple Scheduling in Multi-Processori Scheduling Real-Time
Sistemi Operativi SCHEDULING DELLA CPU. Sistemi Operativi. D. Talia - UNICAL 5.1
SCHEDULING DELLA CPU 5.1 Scheduling della CPU Concetti di Base Criteri di Scheduling Algoritmi di Scheduling FCFS, SJF, Round-Robin, A code multiple Scheduling in Multi-Processori Scheduling Real-Time
CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU
Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi
CALCOLATORI ELETTRONICI 31 marzo 2015
CALCOLATORI ELETTRONICI 31 marzo 2015 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1. Tradurre in linguaggio assembly MIPS il seguente frammento di
Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.
Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere
Il Sistema Operativo. C. Marrocco. Università degli Studi di Cassino
Il Sistema Operativo Il Sistema Operativo è uno strato software che: opera direttamente sull hardware; isola dai dettagli dell architettura hardware; fornisce un insieme di funzionalità di alto livello.
MODELLO DLX IN UNISIM
Architettura e descrizione del modello MODELLO DLX IN UNISIM RINGRAZIAMENTI : I materiali per questa presentazione sono tratti dal tutorial ufficiale di UNISIM - https://unisim.org/site/tutorials/start
Memoria Virtuale. Anche la memoria principale ha una dimensione limitata. memoria principale (memoria fisica) memoria secondaria (memoria virtuale)
Memoria Virtuale Anche la memoria principale ha una dimensione limitata. Possiamo pensare di superare questo limite utilizzando memorie secondarie (essenzialmente dischi) e vedendo la memoria principale
Organizzazione della memoria
Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010
Esempi di algoritmi. Lezione III
Esempi di algoritmi Lezione III Scopo della lezione Implementare da zero algoritmi di media complessità. Verificare la correttezza di un algoritmo eseguendolo a mano. Imparare a valutare le prestazioni
Laboratorio di Informatica
per chimica industriale e chimica applicata e ambientale LEZIONE 4 La CPU e l esecuzione dei programmi 1 Nelle lezioni precedenti abbiamo detto che Un computer è costituito da 3 principali componenti:
Valutazione delle Prestazioni. Valutazione delle Prestazioni. Architetture dei Calcolatori (Lettere. Tempo di risposta e throughput
Valutazione delle Prestazioni Architetture dei Calcolatori (Lettere A-I) Valutazione delle Prestazioni Prof. Francesco Lo Presti Misura/valutazione di un insieme di parametri quantitativi per caratterizzare
Gestione della memoria centrale
Gestione della memoria centrale Un programma per essere eseguito deve risiedere in memoria principale e lo stesso vale per i dati su cui esso opera In un sistema multitasking molti processi vengono eseguiti
La memoria centrale (RAM)
La memoria centrale (RAM) Mantiene al proprio interno i dati e le istruzioni dei programmi in esecuzione Memoria ad accesso casuale Tecnologia elettronica: Veloce ma volatile e costosa Due eccezioni R.O.M.
Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro
Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica prof. ing. Corrado Santoro Schema a blocchi di una CPU Arithmetic Logic Unit Control Unit Register File BUS Control
GESTIONE INFORMATICA DEI DATI AZIENDALI
GESTIONE INFORMATICA DEI DATI AZIENDALI Alberto ZANONI Centro Vito Volterra Università Tor Vergata Via Columbia 2, 00133 Roma, Italy zanoni@volterra.uniroma2.it Rudimenti di programmazione Programming
Lezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!
Architettura del calcolatore
Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale
Aggiornato il 18 giugno 2015. 1 Questa affermazione richiede una precisazione. A parità di altre condizioni, l eliminazione dello stadio ME allunga la
8 Questo documento contiene le soluzioni ad un numero selezionato di esercizi del Capitolo 8 del libro Calcolatori Elettronici - Architettura e organizzazione, Mc-Graw Hill 2009. Sarò grato a coloro che
Corso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa. Raccolta prove scritte. Prova scritta
Corso di Sistemi Operativi Ingegneria Elettronica e Informatica prof. Rocco Aversa Raccolta prove scritte Realizzare una classe thread Processo che deve effettuare un numero fissato di letture da una memoria
Software di sistema e software applicativo. I programmi che fanno funzionare il computer e quelli che gli permettono di svolgere attività specifiche
Software di sistema e software applicativo I programmi che fanno funzionare il computer e quelli che gli permettono di svolgere attività specifiche Software soft ware soffice componente è la parte logica
Operazioni di Comunicazione di base. Cap.4
Operazioni di Comunicazione di base Cap.4 1 Introduzione: operazioni di comunicazioni collettive Gli scambi collettivi coinvolgono diversi processori Sono usati massicciamente negli algoritmi paralleli
Architettura di un calcolatore
2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von
Introduzione. Coordinazione Distribuita. Ordinamento degli eventi. Realizzazione di. Mutua Esclusione Distribuita (DME)
Coordinazione Distribuita Ordinamento degli eventi Mutua esclusione Atomicità Controllo della Concorrenza Introduzione Tutte le questioni relative alla concorrenza che si incontrano in sistemi centralizzati,
L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
Scheduling. Sistemi Operativi e Distribuiti A.A. 2004-2005 Bellettini - Maggiorini. Concetti di base
Scheduling Sistemi Operativi e Distribuiti A.A. 2-25 Bellettini - Maggiorini Concetti di base Il massimo utilizzo della CPU si ottiene mediante la multiprogrammazione Ogni processo si alterna su due fasi
Archivi e database. Prof. Michele Batocchi A.S. 2013/2014
Archivi e database Prof. Michele Batocchi A.S. 2013/2014 Introduzione L esigenza di archiviare (conservare documenti, immagini, ricordi, ecc.) è un attività senza tempo che è insita nell animo umano Primi
Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione
Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia
I processi. Un processo è una attività, controllata da un programma, che si svolge su un processore.
I processi Cos è un processo? Un processo è una attività, controllata da un programma, che si svolge su un processore. Il programma è una entità statica che descrive la sequenza di istruzioni che devono
Il Software. Il software del PC. Il BIOS
Il Software Il software del PC Il computer ha grandi potenzialità ma non può funzionare senza il software. Il software essenziale per fare funzionare il PC può essere diviso nelle seguenti componenti:
Sistemi Operativi GESTIONE DELLA MEMORIA CENTRALE. D. Talia - UNICAL. Sistemi Operativi 6.1
GESTIONE DELLA MEMORIA CENTRALE 6.1 Gestione della Memoria Background Spazio di indirizzi Swapping Allocazione Contigua Paginazione 6.2 Background Per essere eseguito un programma deve trovarsi (almeno
Progetto di RHS MicroAODV per Reti di Sensori A.A. 2007/2008
Progetto di RHS MicroAODV per Reti di Sensori A.A. 2007/2008 Si consideri una rete di sensori MicaZ con sistema operativo TinyOS, dove ogni nodo è identificato da un ID unico e dove è presente un solo
Corso di Sistemi di Elaborazione delle informazioni
Corso di Sistemi di Elaborazione delle informazioni Sistemi Operativi Francesco Fontanella Complessità del Software Software applicativo Software di sistema Sistema Operativo Hardware 2 La struttura del
INFORMATICA. Il Sistema Operativo. di Roberta Molinari
INFORMATICA Il Sistema Operativo di Roberta Molinari Il Sistema Operativo un po di definizioni Elaborazione: trattamento di di informazioni acquisite dall esterno per per restituire un un risultato Processore:
Calcolatori Elettronici. La memoria gerarchica La memoria virtuale
Calcolatori Elettronici La memoria gerarchica La memoria virtuale Come usare la memoria secondaria oltre che per conservare permanentemente dati e programmi Idea Tenere parte del codice in mem princ e
I componenti di un Sistema di elaborazione. CPU (central process unit)
I componenti di un Sistema di elaborazione. CPU (central process unit) I componenti di un Sistema di elaborazione. CPU (central process unit) La C.P.U. è il dispositivo che esegue materialmente gli ALGORITMI.
Università degli Studi di Cassino e del Lazio Meridionale
di Cassino e del Lazio Meridionale Corso di Pipeline Anno Accademico Francesco Tortorella Progettazione del datapath Prima soluzione: d.p. a ciclo singolo Semplice da realizzare Condizionato dal worst
Gestione delle transazioni. Database Management Systems 3ed, R. Ramakrishnan and J. Gehrke 1
Gestione delle transazioni Database Management Systems 3ed, R. Ramakrishnan and J. Gehrke 1 Transazioni v L esecuzione concorrente dei programmi utente è essenziale per le buone prestazioni del DBMS Poiché
SISTEMI OPERATIVI. Gestione della memoria Domande di verifica. Luca Orrù Centro Multimediale Montiferru 18/06/2007
2007 SISTEMI OPERATIVI Gestione della memoria Domande di verifica Luca Orrù Centro Multimediale Montiferru 18/06/2007 Gestione della memoria 1. Si descriva il concetto di memoria virtuale (esame del 19-06-2006)
MODELLO CLIENT/SERVER. Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it
MODELLO CLIENT/SERVER Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it POSSIBILI STRUTTURE DEL SISTEMA INFORMATIVO La struttura di un sistema informativo
FONDAMENTI di INFORMATICA L. Mezzalira
FONDAMENTI di INFORMATICA L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software
Lezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014
Lezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS
Collegamento al sistema
Collegamento al sistema Chi comanda il movimento della testina? Chi comanda la generazione del raggio laser? Chi si occupa di trasferire i dati letti in memoria centrale? Chi comanda la rotazione dei dischi?
CALCOLATORI ELETTRONICI 29 giugno 2010
CALCOLATORI ELETTRONICI 29 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita e
Calcolatori Elettronici
Calcolatori Elettronici Classificazione dei calcolatori elettronici Sistemi basati sull architettura di von Neumann rchitettura dei calcolatori: definizioni Evoluzione dell architettura rchitettura della
Prestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.
Prestazioni CPU Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Prestazioni Si valutano in maniera diversa a seconda dell
Scopo della lezione. Informatica. Informatica - def. 1. Informatica
Scopo della lezione Informatica per le lauree triennali LEZIONE 1 - Che cos è l informatica Introdurre i concetti base della materia Definire le differenze tra hardware e software Individuare le applicazioni
INFORMATICA 1 L. Mezzalira
INFORMATICA 1 L. Mezzalira Possibili domande 1 --- Caratteristiche delle macchine tipiche dell informatica Componenti hardware del modello funzionale di sistema informatico Componenti software del modello
Il Software e Il Sistema Operativo. Prof. Francesco Accarino IIS Altiero Spinelli A.S. 09/10
Il Software e Il Sistema Operativo Prof. Francesco Accarino IIS Altiero Spinelli A.S. 09/10 Cosa Impareremo Programmi e Processi Struttura del Sistema Operativo Sviluppo di Programmi I files e la loro
TRANSAZIONI. Una transazione è una successione di operazioni che si può concludere con successo o con insuccesso.
Una transazione è una successione di operazioni che si può concludere con successo o con insuccesso. Nel caso di successo, i risultati delle operazioni effettuate devono essere resi definitivi; invece,
Il problema del produttore e del consumatore. Cooperazione tra processi
Il problema del produttore e del consumatore Cooperazione tra processi Risorsa consumabile I processi disgiunti possono interferire tra loro a causa dell'uso di risorse permanenti, ma ognuno di essi ignora
Funzioni in C. Violetta Lonati
Università degli studi di Milano Dipartimento di Scienze dell Informazione Laboratorio di algoritmi e strutture dati Corso di laurea in Informatica Funzioni - in breve: Funzioni Definizione di funzioni
Sistema operativo: Gestione della memoria
Dipartimento di Elettronica ed Informazione Politecnico di Milano Informatica e CAD (c.i.) - ICA Prof. Pierluigi Plebani A.A. 2008/2009 Sistema operativo: Gestione della memoria La presente dispensa e
Replicazione. Requisisti di consistenza i clienti devono ricevere risposte consistenti e coerenti. Motivazioni
Replicazione Replicazione dei dati: gestione e manutenzione di un insieme di copie dei dati Motivazioni: - disponibilità - tolleranza ai guasti - prestazioni aching diverso da replicazione aching non aumenta
I Thread. I Thread. I due processi dovrebbero lavorare sullo stesso testo
I Thread 1 Consideriamo due processi che devono lavorare sugli stessi dati. Come possono fare, se ogni processo ha la propria area dati (ossia, gli spazi di indirizzamento dei due processi sono separati)?
Ing. Paolo Domenici PREFAZIONE
Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte
Architettura del Set di Istruzioni (ISA)
Architettura del Set di Istruzioni (ISA) Maurizio Palesi Maurizio Palesi 1 Instruction Set Architecture (ISA) Software instruction set Hardware Maurizio Palesi 2 1 Instruction Set Architecture (ISA) Applicazioni
Architetture moderne
Architetture moderne Esecuzione delle istruzioni in pipeline Predizione dei branch Multiple issue Register renaming Esecuzione fuori ordine Cache non bloccanti Architetture avanzate - 1 Pipelining PIPELINING
Il software. la parte contro cui si può solo imprecare. Funzioni principali del sistema operativo. (continua) Gestione della memoria principale
Funzioni principali del sistema operativo Il software la parte contro cui si può solo imprecare Avvio dell elaboratore Gestione del processore e dei processi in Gestione della memoria principale Gestione
Calcolatori Elettronici B a.a. 2008/2009
Calcolatori Elettronici B a.a. 2008/2009 Tecniche Pipeline: Gestione delle criticità Massimiliano Giacomin 1 Pipeline: i problemi Idealmente, il throughput è di una istruzione per ciclo di clock! Purtroppo,
Sommario. Definizione di informatica. Definizione di un calcolatore come esecutore. Gli algoritmi.
Algoritmi 1 Sommario Definizione di informatica. Definizione di un calcolatore come esecutore. Gli algoritmi. 2 Informatica Nome Informatica=informazione+automatica. Definizione Scienza che si occupa dell
2.5. L'indirizzo IP identifica il computer di origine, il numero di porta invece identifica il processo di origine.
ESERCIZIARIO Risposte ai quesiti: 2.1 Non sono necessarie modifiche. Il nuovo protocollo utilizzerà i servizi forniti da uno dei protocolli di livello trasporto. 2.2 Il server deve essere sempre in esecuzione
L informatica INTRODUZIONE. L informatica. Tassonomia: criteri. È la disciplina scientifica che studia
L informatica È la disciplina scientifica che studia INTRODUZIONE I calcolatori, nati in risposta all esigenza di eseguire meccanicamente operazioni ripetitive Gli algoritmi, nati in risposta all esigenza
Cosa è un foglio elettronico
Cosa è un foglio elettronico Versione informatica del foglio contabile Strumento per l elaborazione di numeri (ma non solo...) I valori inseriti possono essere modificati, analizzati, elaborati, ripetuti
Elementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 6 problema 2 7 problema 3 7 problema 4 10 totale 30
Elementi di Architettura e Sistemi Operativi Bioinformatica - Tiziano Villa 22 Giugno 2012 Nome e Cognome: Matricola: Posta elettronica: problema punti massimi i tuoi punti problema 1 6 problema 2 7 problema
Introduzione alle tecnologie informatiche. Strumenti mentali per il futuro
Introduzione alle tecnologie informatiche Strumenti mentali per il futuro Panoramica Affronteremo i seguenti argomenti. I vari tipi di computer e il loro uso Il funzionamento dei computer Il futuro delle