Sommario. Premessa Architettura ARM Programmer's model (ARM7) Sistemi di sviluppo. S. Salvatori - Microelettronica aprile 2016 (13 di 45)

Transcript

1 Sommario Premessa Architettura ARM Programmer's model (ARM7) Sistemi di sviluppo S. Salvatori - Microelettronica aprile 2016 (13 di 45)

2 Architettura di ARM Elevato numero di di registi registri interni interni registri dedicati al al modo modo di di funzionamento Architettura LOAD/STORE operazioni sui sui dati dati accedono solo solo al al contenuto di di registri Istruzioni a lunghezza fissa (3-address) su su bit bit la la decodifica è semplificata uniformità dei dei campi campi Modi di di indirizzamento semplificati gli gli indirizzi di di load load e store store sono sono determinati dal dal contenuto di di registri e di di campi campi nell istruzione stessa stessa S. Salvatori - Microelettronica aprile 2016 (14 di 45)

3 Alcune novità di ARM Controllo sia sia di di ALU che shifter ogni istruzione può utilizzare ALU e shifter Auto-decrement e auto-increment modi di di indirizzamento automaticamente aggiornati loop ottimizzati Esecuzione condizionata ogni istruzione è eseguita in in base a una una condizione massimizzato il il throughput LOAD/STORE multipli massimizzato il il throughput S. Salvatori - Microelettronica aprile 2016 (15 di 45)

4 Sommario Premessa Architettura ARM Programmer's model (ARM7) Sistemi di sviluppo S. Salvatori - Microelettronica aprile 2016 (16 di 45)

5 Programmer's model r0 r1 usable in user mode r2 r3 system modes only r4 r5 r6 r7 r8 r9 r10 r11 r12 r13 r14 r8_fiq r9_fiq r10_fiq r11_fiq r12_fiq r13_fiq r14_fiq r13_svc r14_svc r13_abt r14_abt r13_irq r14_irq r13_und r14_und r15 (PC) CPSR SPSR_fiq SPSR_svc SPSR_abt SPSR_irq SPSR_und user mode fiq mode svc mode abort mode irq mode undefi ned mode S. Salvatori - Microelettronica aprile 2016 (17 di 45)

6 Program status register S. Salvatori - Microelettronica aprile 2016 (18 di 45)

7 Memory organization Lo stato del processore è determinato oltre che dai registri, anche dalla memoria. L ARM indirizza 2 32 byte l organizzazione può essere: byte (8 bit) half-word (16 bit) word (32 bit) L allineamento è su gruppi di byte: word 4 byte (A00 = 0 e A01 = 0) half-word : 2 byte (A00 = 0, iniziando su indirizzi pari di byte) bit 31 bit word16 14 half-word word8 byte6 5 half-word half-word12 byte3 byte2 byte1 byte byte address S. Salvatori - Microelettronica aprile 2016 (19 di 45)

8 Architettura di tipo load&store Come i RISC, le istruzioni di elaborazione nell ARM lavorano solo su registri; Le uniche operazioni in memoria sono: copia del contenuto di una locazione in un registro (load); copia del contenuto di un registro in una locazione di memoria (store) Le categorie di istruzioni per l ARM sono: Data processing (solo su registri) Data transfer memoria -> registro ; registro -> memoria scambio : registo <-> memoria Control flow branch branch with link (subroutine) trapping (supervisor) S. Salvatori - Microelettronica aprile 2016 (20 di 45)

9 Modo supervisore L ARM consente di lavorare in modalità protetta di supervisore. In questo modo lo user non ha i privilegi del supervisore: si previene che il codice dello user compia operazioni illegali Le funzioni di sistema sono accessibili allo user con chiamate specifiche a supervisore (p.es accesso a periferiche hardware) A livello user, il programmatore lavora con i dati del proprio programma, mentre chiede al sistema operativo il trattamento dei dati verso l esterno del programma stesso. S. Salvatori - Microelettronica aprile 2016 (21 di 45)

10 Tipologia set di istruzioni Load/store 3-address: 2 operandi + risultato Esecuzione condizionata (ogni istruzione) Load/store su registri multipli ALU+shift per la singola istruzione in ciclo di clock open instruction set : nuove istruzioni, nuovi registri (es. coprocessore) Set compresso a 16 bit in modo Thumb S. Salvatori - Microelettronica aprile 2016 (22 di 45)

11 I/O ed eccezioni Durante l'esecuzione normale di un programma, il up esegue le istruzioni una dopo l'altra (fetch-decodeexecute) Le eccezioni sono eventi anomali che prevedono reazioni particolari del processore per gestire la nuova situazione. S. Salvatori - Microelettronica aprile 2016 (23 di 45)

12 I/O ed eccezioni NMI La gestione dell'eccezione prevede l'esecuzione di un codice dedicato, denominato Routine di Servizio dell'eccezione S. Salvatori - Microelettronica aprile 2016 (24 di 45)

13 I/O ed eccezioni Memory mapped I/O Periferica: IRQ o FIQ Eccezioni interrupt trap supervisor call Manipolazione PC r14_exc ; CPSR SPSR_exc modo: exc PC 00..1C 16, dipendente dall eccezione gestione ritorno: PC r14_exc ; CPSR SPSR_exc S. Salvatori - Microelettronica aprile 2016 (25 di 45)

14 Modi di funzionamento USR FIQ IRQ SVC ABT UND SYS USER esecuzione normale del programma FIQ trasferimenti a elevata velocità IRQ gestione interrupt (general-purpose) Supervisor modo protetto per sistema operativo Abort implementare memoria virtuale e/o protezione Undefined emulazione software di coprocessori hardware System eseguire task privilegiati del sistema operativo S. Salvatori - Microelettronica aprile 2016 (26 di 45)

15 Registri di uso generale e PC: mod. ARM priviliged modes exception modes ( 31+6 )x32-bit S. Salvatori - Microelettronica aprile 2016 (27 di 45)

16 Registri di uso generale e PC: mod. Thumb priviliged modes exception modes ( 21+6 )x16-bit S. Salvatori - Microelettronica aprile 2016 (28 di 45)

17 Relazione reg. ARM Thumb S. Salvatori - Microelettronica aprile 2016 (29 di 45)

18 Sommario Premessa Architettura ARM Programmer's model (ARM7) Sistemi di sviluppo S. Salvatori - Microelettronica aprile 2016 (30 di 45)

19 Sistemi di sviluppo ARM o terze parti hanno sviluppato diversi applicativi utili al lavoro di progettazione su ARM Poiché ARM trova largo impiego in sistemi embedded, spesso ci si riferisce a software di tipo cross-develpment: il sistema di sviluppo gira su architetture differenti da quelle stesse del sistema embedded a cui è destinato il codice finale PC in ambiente Windows workstation in ambiente LINUX S. Salvatori - Microelettronica aprile 2016 (31 di 45)

20 Cross-development toolkit Struttura di un cross-development tool-chain: S. Salvatori - Microelettronica aprile 2016 (32 di 45)

21 Cross-development toolkit File sorgente in C o assembly sono compilate in: ARM Object Format aof C source assembler.aof S. Salvatori - Microelettronica aprile 2016 (33 di 45)

22 Cross-development toolkit Il compilatore C: Conforme allo standard ANSI per C ha il supporto di librerie standard può produrre codice assembly ottimizzato (anche Thumb) C source C compiler C libraries.aof asm source assembler S. Salvatori - Microelettronica aprile 2016 (34 di 45)

23 Cross-development toolkit ARM assembler produce codice oggetto che può essere legato a ciò che il compilatore C produce assembler il codice sorgente assembly è prossimo a quello macchina dell ARM con istruzioni tradotte principalmente in singole istruzioni ARM (o Thumb) S. Salvatori - Microelettronica aprile 2016 (35 di 45)

24 Cross-development toolkit Il programma eseguibile è creato dal linker partendo dai file oggetto: ARM Image Format aif riferimenti simbolici tra file oggetto estrazione di file oggetto da routine di libreria incluse tabelle di debug (anche di tipo simbolico si osserva lo stato di variabili anziché registri) genera file oggetto di libreria per futuri programmi linker.aof.aif debug object libraries S. Salvatori - Microelettronica aprile 2016 (36 di 45)

25 Cross-development toolkit il file immagine può anche contenere le tabelle per il debug richieste da: ARM Symbolic Debugger, ARMsd il sistema deve avere l interfaccia (seriale, JTAG) utile al debug l eseguibile è caricato nell hw breakpoints watchpoints linker.aif ARMsd debug S. Salvatori - Microelettronica aprile 2016 (37 di 45)

26 Cross-development toolkit Il debugger ARMsd è in grado di caricare, eseguire e fare il debug di programmi su hardware o su software di simulazione: ARM development board ARM emulator instruction-accurate linker.aif debug cycle-accurate timing-accurate system model ARMsd ARMulator development board S. Salvatori - Microelettronica aprile 2016 (38 di 45)

27 Schede di sviluppo Lo sviluppo del progetto prevede l'interfacciamento verso un hardware reale Debugger interfaccia seriale JTAG S. Salvatori - Microelettronica aprile 2016 (39 di 45)

28 Schede di sviluppo Sezione software: IDE (Integrated Development Environment) editor builder debugger S. Salvatori - Microelettronica aprile 2016 (40 di 45)

29 Schede di sviluppo Sistemi di sviluppo: entry level kit di valutazione development boards soluzioni di tipo professionale costo S. Salvatori - Microelettronica aprile 2016 (41 di 45)

30 Schede di sviluppo Sistemi di sviluppo software: proprietario Keil Hitex... libero gcc - gdb S. Salvatori - Microelettronica aprile 2016 (42 di 45)

31 Perché ARM? x86 embedded PC S. Salvatori - Microelettronica aprile 2016 (43 di 45)

32 Riferimenti S. Furber, ARM, System-on-chip Architecture, 2 nd ed., cap. 2 Storia dell ARM: Caratteristiche dell ARM: ARM7TDMI-S, Technical Reference Manual, rev. r4p3, 2001, ARM, Architecture Reference Manual, D. Seal ed., Addison-Wesley, 2001 S. Salvatori - Microelettronica aprile 2016 (44 di 45)