Stru*ura del computer. Archite*ura dell elaboratore. Funzioni. Archite*ura di Von Neumann. unità funzionali. A. Ferrari

Transcript

1 Stru*ura del computer Archite*ura dell elaboratore La stru*ura 9pica di un calcolatore ele*ronico assume la forma a*uale in base ad almeno due svolte tecnologiche fondamentali: un modello costru?vo storico riconducibile allo scienziato John Von Neumann (archite*ura di Von Neumann) anni 40/ 50 l invenzione del microprocessore da parte del fisico italiano Federico Faggin (microprocessore Intel 4004) A. Ferrari Archite*ura di Von Neumann Unità funzionali Il funzionamento di un calcolatore è descrivibile in termini di poche componen9 (macro- unità) funzionali Ogni macro- unità è specializzata nello svolgimento di una specifica funzione Le diverse unità interagiscono tra loro in modo sincronizzato comunicando a*raverso il bus Processore Memoria Input/Output Bus Archite*ura di Von Neumann unità funzionali Funzioni Memorizzazione Elaborazione Trasferimento Controllo 1

2 Memorizzazione Un calcolatore memorizza i da9 i programmi La memoria è l unità responsabile della memorizzazione dei da9 e dei programmi Una unità di memoria fornisce due sole operazioni memorizzazione di un valore (scri*ura) accesso al valore memorizzato (le*ura) Elaborazione Le istruzioni di un programma corrispondono ad operazioni elementari: operazioni aritme9che operazioni relazionali (confronto tra da9) operazioni su cara*eri e valori di verità altre operazioni numeriche L elaboratore sa svolgere poche 9pologie di operazioni elementari ma in modo molto efficiente Può eseguire decine o cen9naia di milioni di istruzioni al secondo Trasferimento Obie?vo: perme*ere lo scambio di informazioni tra le varie componen9 funzionali del calcolatore trasferimento dei da9 e delle informazioni di controllo Due possibili soluzioni collegare ciascun componente con ogni altro componente collegare tu? i componen9 a un unico canale (bus) L u9lizzo di un bus favorisce la modularità e l espandibilità del calcolatore Controllo Il coordinamento tra le varie par9 del calcolatore è svolto dall unità di controllo (Control Unit - CU) CU è un componente dell unità centrale di elaborazione CPU Ogni componente dal calcolatore esegue le azioni che gli vengono richieste dall unità di controllo Il controllo consiste nel coordinare la scansione temporale dell esecuzione delle operazioni Unità funzionali HW Memoria Memoria Bus Input/Output CPU RAM BIOS ROM 2

3 Random Access Memory (RAM) Stru*ura della RAM E un contenitore di celle. Con9ene le istruzioni e i da9. Le celle sono numerate in sequenza: il numero di ogni cella cos9tuisce il suo indirizzo Il numero totale di celle è definito spazio degli indirizzi o spazio di indirizzamento. L ampiezza dello spazio di indirizzamento fisico è determinato dall ampiezza del bus indirizzi. Specificando l indirizzo di una cella, la CPU è in grado di leggere e/o modificare il valore del byte memorizzato in quella cella La memoria è vola9le: perde il suo contenuto quando la macchina viene spenta Random Access Memory (RAM), perché ogni cella è indirizzabile dire*amente BIOS BIOS (Basic Input/Output System) è un area riservata all interno dello spazio di indirizzamento È una speciale area di memoria che non perde i valori dopo lo spegnimento. Il sistema nella fase di avviamento (Bootstrap), deve imme*ere sul Bus le istruzioni iniziali per configurare i disposi9vi di base come video e tas9era (fase di POST o Power On Self Test) e caricare i programmi del Sistema Opera9vo da una memoria secondaria come ad es. un disco. ROM Le regioni di Memoria che contengono il BIOS sono realizzate in Rom (Read Only Memory), una tecnologia che consente alle celle di mantenere il contenuto anche in assenza di alimentazione Il codice e i programmi contenu9 in maniera non vola9le nella memoria centrale sono de? Firmware (Fw). BUS Il Bus è l unità di interconnessione tra i moduli del modello di Von Neumann. È un fascio ordinato di linee, ognuna delle quali può assumere un valore binario. Processore, Memoria e Input/Output si affacciano sul Bus e possono leggere o modificare i valori presen9 sulle linee che lo compongono. Address bus (Abus) Bus degli indirizzi Data bus (Dbus) Bus dei da9 Control bus (CBus) Bus di controllo Ogni linea ha un significato par9colare I/O- Mem specifica se l indirizzo su Abus iden9fica un disposi9vo di I/O o la memoria R/W iden9fica se l operazione in memoria è di le*ura o scri*ura Bus 3

4 Esempio: trasferimento da9 da CPU a memoria Esercizi Es. 1-3 Pag. 19 Si voglia indicare lo stato del bus al completamento del trasferimento del valore 15 alla cella di indirizzo 19 della memoria, su un bus con 8 linee di DBus, 8 linee di ABus e 3 linee di controllo I/O- Mem, R/W, Wait. Indicare la sequenza dei valori binari delle linee del bus. Input/Output La sezione di Input/Output (I/O) di un calcolatore è dedicata alla comunicazione con l esterno per l acquisizione (input) o la comunicazione (output) di da9. La sezione di I/O è ancora rappresentabile come un contenitore, analogo alla Memoria, anche se dotato di uno spazio di indirizzamento (spazio degli indirizzi di I/O) molto più rido*o. Ogni disposi9vo periferico, di Input o di Output, possiede un proprio range di indirizzi di I/O riservato (indirizzi di I/O, de? anche registri di I/O o porte di I/O) all interno dello spazio di indirizzamento di I/O. Alcuni disposi9vi usano indirizzi di Memoria invece di indirizzi di I/ O. In questo caso si parla di disposi9vi mappa9 in Memoria. Esempio: trasferimento da9 di I/O sul bus Esercizi Esercizi 4-20 pag Scrivere la sequenza dei valori dei bit di un bus (con 8 linee di ABus, 8 di DBus e 3 di CBus I/O- Mem, R/W, Wait) in modo tale che rappresen9 la le*ura del dato presente sull'i/ O alla porta di indirizzo 234 se sulla porta c'è il valore 33. Processore Il Processore è un singolo circuito integrato in grado di effe*uare operazioni decisionali di elaborazione dell'informazione Il microprocessore viene chiamato CPU (Central Processor Unit) Il Processore può essere visto come suddiviso in tre unità funzionali: Unità di Controllo (UC) Area dei Registri Unità Aritme9co- Logica (ALU) 4

5 Stru*ura del processore UC Registri - ALU Memoria centrale L Unità di Controllo imposta i valori sul BUS. I Registri contengono i da9 e i risulta9 delle istruzioni che saranno eseguita dall ALU. L ALU esegue le istruzioni; all interno dell unità si trovano microprogrammi cabla9 dire*amente in hardware, scri? in microcodice con rela9ve microistruzioni Set di istruzioni Ogni processore viene proge*ato con un set di istruzioni specifico denominato ISA (Instruc9on Set Architecture o Instruc9on Set) Ogni istruzione è implementata da un microprogramma Ogni istruzione è contraddis9nta da un numero specifico, denominato Opera9on Code (Op. Code) Ogni istruzione necessita di un numero preciso e definito di parametri che, assieme all Op.Code, determinano la lunghezza dell istruzione (in byte) Un registro speciale del Processore, Program Counter (PC), con9ene l indirizzo dell istruzione da eseguire Processore semplificato Registri: A,B,C a 8 bit Indirizzi a 16 bit Codice opera9vo a 8 bit ISA Programma: visualizza il cara*ere H STORE 100, H carica il valore H all indirizzo 100 LOADA 100 carica nel registro A il valore presente all indirizzo 100 OUT visualizza il contenuto del registro A END fine programma Il programma in memoria I valori numerici e i cara*eri devono essere conver99 in binario, al posto del nome mnemonico si sos9tuisce il codice opera9vo (in binario). I valori binari devono essere rappresenta9 a 8 o 16 bit a seconda del loro 9po Supponendo che il programma inizi all indirizzo 80 5

6 La memoria L esecuzione della prima istruzione provoca l inserimento in memoria del valore 72 all indirizzo 100 Visualizza la sequenza di cara*eri HAL STORE 0 H memorizza all indirizzo di memoria 0 il valore 72 STORE 1 A memorizza all indirizzo di memoria 1 il valore 65 STORE 2 L memorizza all indirizzo di memoria 2 il valore 76 LOADA 0 Carico nel registro A il valore in memoria all ind. 0 OUT Visualizzo Esercizi Esercizi 1-29 pag Esercizio: data la seguente ISA Op. cod. 0 STORE indirizzo valore Memorizza a indirizzo il valore Op. cod. 10 LOADA indirizzo Carica nel registro A il valore che si trova a indirizzo Op. cod. 20 OUT Visualizza il codice ASCII del valore presente nel reg. A Op. cod. 50 END Fine programma Scrivere un programma che stampi sullo schermo l iniziale del proprio mese di nascita sia in formato mnemonico che binario (si suppone che il programma inizi all indirizzo 100) Fasi di esecuzione di una istruzione Fetch l unità di controllo pone sul bus degli indirizzi il valore del Program Counter e legge dalla memoria il codice dell istruzione da eseguire. Decode l unità di controllo decodifica l istruzione e legge i parametri (Operand Fetch) che vengono memorizza9 nei Registri. Execute viene avviato il microprogramma rela9vo all Op.Code. La frequenza in base alla quale vengono esegui9 i microprogrammi è regolata dal clock di CPU (frequenza del Microprocessore). Store Gli eventuali risulta9, pos9 nei Registri, vengono scri? sul Bus dall UC, o verso la Memoria, o verso l I/O. Le fasi e le unità funzionali Tassonomia di Flynn SISD (Single Instruc9on Single Data) Il modello originale che equivale alla macchina di von Neumann. SIMD (Single Instruc9on Mul9ple Data) Alcune singole istruzioni possono operare su più da9 (Array processor) MISD (Mul9ple Instruc9on Single Data) Diverse unità effe*uano diverse elaborazioni sugli stessi da9. È prevista dalla classificazione di Flynn del 1972 ma non è mai stata realizzata. MIMD (Mul9ple Instruc9on Mul9pleData) Più unità di calcolo agiscono su più sequenze di da9 nello stesso tempo 6

7 CISC Archite*ure per microprocessori CISC RISC Complex Instruc9on Set Computer (CISC) Archite*ura per microprocessori formata da un set di istruzioni contenente istruzioni in grado di eseguire operazioni complesse come la le*ura di un dato in memoria, la sua modifica e il suo salvataggio dire*amente in memoria tramite una singola istruzione. Ogni singola istruzione ha un data path a più cicli. Il data path è il percorso dei da9 all interno del Processore durante l esecuzione di una istruzione, e i suoi cicli sono scandi9 dal clock della CPU. Archite*ure CISC Set di istruzioni molto ampio Istruzioni di lunghezza variabile e molto specifiche con corrispondente fase di Decode complessa, un data path a più passi. Sono archite*ure che facilitano la portabilità del sw, sono processori ada? per essere programma9 anche in Assembly. Esempi di sistemi basa9 su archite*ura CISC sono System/360, VAX, PDP- 11, la famiglia Motorola 68000, l'archite*ura x86 di Intel e AMD. RISC Reduced Instruc9on Set Computer (RISC) Archite*ure per microprocessori formate da un set di istruzioni contenente istruzioni in grado di eseguire operazioni semplici che possono essere eseguite in tempi simili. I più comuni processori RISC sono: AVR, PIC, ARM, DEC Alpha, PA- RISC, SPARC, MIPS e POWER. Archite*ura RISC Un archite*ura RISC (Reducted Instruc9on Set Code), possiede un data path a singolo passo. Il set di istruzioni di una archite*ura RISC è limitato, con9ene istruzioni di lunghezza costante (con un numero di operandi fisso), con fase di Decode breve e senza microprogrammi da eseguire nel processore: ogni istruzione è eseguita dire*amente in hardware con pochi cicli di clock. Un elaborazione RISC appare ne*amente più veloce (almeno di un ordine 10). Un istruzione CISC - con mol9 passi nel data path - equivale a numerose istruzioni RISC con data path singolo. I programmi per ISA RISC sono molto più lunghi di analoghi programmi per ISA CISC. Cache Memoria tampone (cache memory) tra processore e bus Ad ogni le*ura effe?va in memoria vengono trasporta9 parallelamente sul bus mol9 byte contenu9 in indirizzi vicini Principio di località spazio- temporale 7

8 Archite*ura Harvard E un 9po di archite*ura in cui vi è separazione tra la memoria contenente i da9 e quella contenente le istruzioni. Viene spesso u9lizzata in processori specializza9 come i DSP (digital signal processor) che vengono u9lizza9 per il tra*amento dei da9 audio o video. 8