Capitolo 3 - Parte IV Complementi sui circuiti combinatori
|
|
- Gianpaolo Orsini
- 7 anni fa
- Visualizzazioni
Transcript
1 Aunti di Elettronica Digitale Caitolo 3 - arte IV Comlementi sui circuiti combinatori Introduzione... Sommatori...2 Introduzione...2 Half-adder...3 Full-adder...4 Sommatore binario arallelo...7 roagazione del carry...9 Sottrattori... Introduzione... Half-subtractor... Full-subtractor... INTRODUZIONE I circuiti logici er sistemi digitali ossono essere combinazionali o sequenziali: un circuito combinazionale consiste di orte logiche le cui uscite sono determinate direttamente dalla resente combinazione di ingressi, senza invece considerare la combinazione di ingressi recedente. Un circuito combinazionale realizza quindi una recisa oerazione di elaborazione degli ingressi, comletamente secificata da un set di funzioni booleane; un circuito sequenziale, invece, aggiunge degli elementi di memoria alle orte logiche: le uscite sono funzione sia degli ingressi sia dello stato degli elementi di memoria; lo stato degli elementi di memoria, a sua volta, è una funzione degli ingressi recedenti. Di conseguenza, le uscite di un circuito sequenziale diendono non solo dagli ingressi resenti, ma anche da quelli assati. Un circuito combinazionale consiste essenzialmente di variabili di ingresso, orte logiche e variabili di uscita. Le orte logiche ricevono i segnali dagli ingressi e generano i segnali er le uscite. Questo rocesso trasforma l informazione binaria contenuta nei dati di ingresso in una re-determinata informazione contenuta nei dati di uscita. In molte alicazioni, la sorgente e/o la destinazione dei dati è costituita da registri, situati sia vicino al circuito combinazionale sia un una unità remota esterna. er definizione, erò, un registro esterno non influenza minimamente il funzionamento di un circuito combinazionale, in quanto, se così fosse, dovremmo arlare di circuito sequenziale. Ogni variabile di ingresso er un circuito combinazionale uò avere due distinti conduttori:
2 Aunti di Elettronica dei Sistemi digitali - Caitolo 3 quando il conduttore è uno solo, allora esso raresenta la variabile o nella forma normale o in quella comlementata: in questo caso, è necessario inserire nel circuito una o iù orte NOT che consentano di ottenere, ove necessario, la comlementazione della variabile; quando, invece, i conduttori sono due, allora una orta la variabile in forma normale, mentre l altro orta la variabile comlementata: in questo caso, non sono quindi necessari invertitori aggiuntivi. Nella maggior arte dei sistemi digitali, le celle di memoria sono raresentate da circuiti (fli-flo) che forniscono sia l uscita in forma normale sia l uscita in forma comlementata. Sommatori INTRODUZIONE I sistemi digitali realizzano una notevole varietà di rocedure er l elaborazione delle informazioni. Tuttavia, le rinciali funzioni realizzate sono le oerazioni aritmetiche, la cui oerazione di base è sicuramente la somma di due bit. La semlice somma di due bit orta chiaramente a 4 ossibili situazioni: Le rime tre somme danno un risultato di lunghezza ; l ultima, invece, in cui entrambi gli addendi valgono, la somma è lunga 2 bit: di questi due bit, quello iù significativo (cioè quello a sinistra) è il cosiddetto carry (riorto), la cui imortanza è nota: quando i due addendi contengono ciascuno iù di bit, il carry ottenuto dalla somma di due bit è sommato alla somma dei due bit successivi (cioè quelli immediatamente a sinistra). Un circuito logico che realizza la somma di 2 bit senza tener conto di alcun riorto è detto halfadder (semi-sommatore); un circuito logico che invece realizza l addizione di 3 bit (i 2 bit che costituiscono i due addendi iù il bit del carry) è detto invece full-adder (addizionatore comleto). Quindi, in generale, un adder è un circuito logico che somma due bit, dando il risultato sotto forma di bit somma (S) e bit del carry (C); se il circuito è un half-adder, esso non tiene conto di un eventuale riorto roveniente da una somma recedente, mentre, se si tratta di un full-adder, esso tiene conto dell eventuale riorto. 2
3 arte IV - Comlementi sui circuiti combinatori HALF-ADDER La tavola di verità di un half-adder (2 ingressi e 2 uscite) è immediata: x y S C E immediato allora trovare le esressioni booleane delle funzioni S e C, in termini di rima forma canonica: S x' y + xy' x y C xy La funzione S è l EXOR degli ingressi, mentre la funzione C è l AND degli ingressi. Lo schema logico di un half-adder è allora il seguente: Se, anziché usare la orta EXNOR volessimo usare solo orte AND,OR e NOT, allora il circuito diventa il seguente: otremmo anche ensare di realizzare le funzioni C e S non iù nella rima forma canonica (somma di rodotti), ma nella seconda forma canonica (rodotto di somme). er fare questo, ci basta scrivere che S x' y + xy' x + y x' + y' C xy Il corrisondente circuito è il seguente: ( )( ) 3
4 E ossibile anche trovare un altra esressione della funzione S: infatti, ossiamo scrivere che [( x y) ']' [ xy + x' y' ]' [ C x' y' ]' S x y + In base a questa esressione, ossiamo realizzare l half adder mediante il seguente circuito: FULL-ADDER Il sommatore comleto è un circuito combinazionale che realizzare la somma aritmetica di 3 bit: 2 di questi raresentano i due addendi, mentre l altro raresenta il carry, er esemio roveniente da una somma recedente. La tabella della verità di questo circuito (costituito da 3 ingressi e 2 uscite) è allora la seguente: x y C S C L ingresso C raresenta il carry recedente ed è un ingresso a tutti gli effetti. Le funzioni S e C ossiede entrambe 4 mintermini e solo il mintermine 7 è comune ad entrambe. Realizzando il circuito con entrambe le funzioni in forma canonica, abbiamo quanto segue: 4
5 arte IV - Comlementi sui circuiti combinatori Vediamo adesso di semlificare le due funzioni, trovandone le forme minime mediante le mae di Karnaugh: x \ yc S x' y' C + x' yc' + xy' C' + xyc x \ yc C yc + xc + xy Abbiamo dunque ricavato che S non è minimizzabile, mentre lo è C. Il nuovo circuito è allora il seguente: 5
6 Aunti di Elettronica dei Sistemi digitali - Caitolo 3 ossiamo anche fare qualche assaggio in iù sull esressione di S e di C: S x' y'c + x' yc' + xy'c' + xyc ( x' y' + xy) C + ( x' y + xy' ) C' ( x y) 'C + ( x y) C' ( x y) C C yc xyc xy + xc + x' yc + xy + xyc ( x + x' ) yc + x( y + y' ) C + xy( C + C' ) + xy'c ( C + C' ) + ( x' y + xy' ) C xy + ( x y) C + xyc + xyc' xyc + x' yc + xy'c + xyc' In base a queste esressioni, ossiamo realizzare il full-adder con il seguente circuito: Ricordando la struttura di un half-adder, si vede abbastanza facilmente che un full-adder si ottiene tramite due half-adder ed una orta OR. 6
7 arte IV - Comlementi sui circuiti combinatori SOMMATORE BINARIO ARALLELO Abbiamo dunque illustrato, nei recedenti aragrafi, come sia fatto un sommatore comleto (fulladder), cioè un circuito combinatorio che effettua la somma di 3 bit in ingresso (2 bit costituiscono i due addendi, mentre il terzo è il carry), dando in uscita sia la somma vera e roria sia l eventuale riorto. Un circuito come questo viene anche usato quando i dati da sommare non hanno lunghezza di bit, ma di n bit. Facciamo subito un esemio, considerando la somma dei numeri binari A e B, la cui somma è S: quando vengono sommati i rimi due bit, un full-adder roduce sia la somma, sia l eventuale riorto; quest ultimo diventa il carry di ingresso er il successivo fulladder, il quale somma il carry alla coia di bit immediatamente iù a sinistra ed il ciclo si riete fino all ultima coia, quella cioè di bit iù significativi. Tutto questo è mostrato nella seguente tabella: carry IN addendo addendo C IN A B som ma carry OUT C S OUT I rimi due bit da sommare sono A e B e bisogna evidentemente considerare un carry di ingresso ari a (C IN, ): la somma è, il che significa che S e che il carry di uscita vale C OUT,. Questo carry di uscita diventa il carry di ingresso er la coia di bit successivi (quindi C IN,2 ), che sono A 2 e B 2 : la somma, er cui S 2 e C OUT,2. Usando questo come carry in ingresso er la terza coia di bit adder (C IN,3 ), i bit da sommare sono adesso A 3 e B 3, er cui la somma è, ossia S 3 e C OUT,3. Infine, questo carry diventa quello di ingresso er l ultima coia di bit (C IN,4 ), il quale somma i bit A 4 e B 4, dando come uscite S 4 e C OUT,4. Questo meccanismo uò essere imlementato in due modi diversi: nel modo seriale, si usa un solo circuito full-adder, cui erò va aggiunta una memoria che tenga conto, doo ogni somma, del carry di ingresso, in modo da utilizzarlo er la somma successivo: in questo caso, i due oerandi A e B vengono inviati al circuito, in modo aunto seriale, uno er volta. Si tratta evidentemente di un circuito sequenziale (data la resenza dell elemento di memoria), il cui funzionamento sarà descritto nei successivi caitoli; nel modo arallelo, invece, i due oerandi vengono trasferiti comletamente e contemoraneamente al circuito, il quale è formato da un numero di full-adder ari alla lunghezza dei due oerandi: in questo caso, il carry di uscita di ogni full-adder viene direttamente ortato al carry di ingresso del full-adder immediatamente a sinistra (fa eccezione ovviamente il carry di uscita dell ultimo full-adder, quello iù a sinistra, che fornisce semlicemente l eventuale riorto dell intera somma). Il circuito combinatorio che effettua una somma in arallelo (binary arallel adder) è dunque fatto nel modo seguente, nell iotesi di oerandi da 4 bit ciascuno: 7
8 Aunti di Elettronica dei Sistemi digitali - Caitolo 3 Un sommatore binario arallelo da 4 bit è un tiico circuito MSI. Esso uò essere usato in molte alicazioni che effettuano oerazioni matematiche. E interessante osservare che se avessimo voluto sintetizzare il circuito combinatorio con il metodo tradizionale, avremmo dovuto trovarne la tabella della verità, considerando 9 ingressi (4 bit er ogni oerando ed il bit del carry er il rimo full-adder) e 5 uscite. Avremo cioè dovuto trovare la tabella di verità di 5 funzioni di 9 variabili, ossia 5 tabelle con righe, il che è imensabile. Al contrario, con il metodo descritto rima, che fondamentalmente è un metodo iterativo di mettere in cascata un certo numero di funzioni note, siamo riusciti ad ottenere una semlice ma efficiente imlementazione. Considerando infine lo schema logico del singolo full-adder, l intero circuito logico è il seguente: 8
9 roagazione del carry arte IV - Comlementi sui circuiti combinatori Dobbiamo adesso necessariamente fare alcune considerazioni circa il funzionamento reale del circuito. In rimo luogo, l addizione di 2 numeri binari in arallelo richiede che tutti i bit dei due addendi siano disonibili, er il calcolo, nello stesso istante, il che significa che i segnali elettrici corrisondenti agli 8 bit (4 er ogni addendo) ed al bit del carry iniziale vengano alicati contemoraneamente ai in di ingresso del circuito (si uò ensare ad un unico integrato che contenga l intero circuito, come in effetti accade nella realtà). Come in tutti i circuiti combinatori, er ottenere l uscita corretta bisogna asettare che il segnale si sia roagato attraverso tutte le orte, da quelle in ingresso a quelle di uscita. Il temo totale di roagazione è ari alla somma dei temi di roagazione introdotti dalle singole orte. E evidente allora che il maggior temo di roagazione, in un circuito logico come quello riortato oco fa, è quello del carry: dato che ogni bit della somma diende dal valore del carry di ingresso, è evidente che ogni stadio darà l uscita finale stabile solo quando il carry di quello stesso stadio si è roagato attraverso tutte le orte logiche che ci sono sul suo ercorso. er chiarirci le idee, consideriamo l uscita S4, ossia la somma di due bit iù significativi: gli ingressi A4 e B4 arrivano nello stesso istante in cui arrivano tutti gli altri ingressi e, dato che ogni circuito combinazionale risonde immediatamente alla sollecitazione in ingresso, doo un certo temo l uscita S4 va ad un certo valore: questo valore, erò, non necessariamente sarà quello corretto, in quanto sicuramente non è ancora arrivato il valore corretto del carry C4, che diende dal carry di uscita dello stadio recedente. Stesso discorso vale ovviamente er gli stadi recedenti. E ossibile analizzare il circuito e ricavare, er isezione, il ritardo che il carry imiega er assare dall ingresso C all uscita C out : si nota infatti facilmente che, in ogni stadio, il carry deve oltreassare rima una orta AND e oi una orta NOT, er cui, trascurando i ritardi dovuti ai collegamenti tra le orte e ritenendo che tutte le orte introducano un uguale ritardo, è evidente che, dall istante in cui avviene l alicazione degli ingressi, è necessario un temo 8 rima di oter avere il valore corretto di C out. er avere, invece, il valore corretto di S4, è facile vedere che è necessario un temo ari a 6. La roagazione del carry è dunque un fondamentale fattore limitante er la velocità con cui due numeri binari ossono essere sommati in arallelo. Così come in tutti i circuiti combinatori, un sommatore arallelo binario darà l uscita corretta solo doo un certo temo, iù o meno lungo a seconda del numero di orte, dall alicazione dell ingresso. E imortante sottolineare che non conta il numero di orte in sé, quanto invece il numero di livelli su cui tali orte sono sistemate: infatti, un circuito di orte sarà estremamente veloce se le orte sono sullo stesso livello, ossia ricevono i segnali nello stesso istante, mentre sarà iù lento se alcune di queste orte devono asettare l uscita di quelle del livello recedente. Consideriamo ad esemio il singolo full-adder 9
10 Aunti di Elettronica dei Sistemi digitali - Caitolo 3 Qui, i livelli sono 3: il rimo livello è costituito dall EXOR dei due bit x ed y e dall AND di x e C ; il secondo livello è costituito dall altro EXOR e dall altra orta AND; l ultimo livello è costituito dalla orta OR. Se tutte le oerazioni aritmetiche di un sistema digitale sono realizzate tramite addizioni successive, è evidente che il temo consumato durante il rocesso di addizione è veramente critico. Una ovvia soluzione al roblema è quella di ridurre il temo di roagazione del carry tramite un utilizzo di orte veloci, che introducano cioè ritardi di roagazione minimi. Non si uò d altra arte scendere al di sotto dei limiti fisici dei circuiti elettronici che imlementano le singole orte. Sottrattori INTRODUZIONE La sottrazione di due numeri binari uò essere effettuata rendendo il comlemento del sottraendo e sommandolo al minuendo. Con questo metodo, l oerazione di sottrazione diventa una oerazione di addizione, che richiede quindi un full-adder del tio descritto rima. D altra arte, è anche ossibile imlementare la sottrazione in maniera diretta, cioè eseguendo le stesse oerazioni che facciamo normalmente con una enna e un foglio: in questo caso, ogni bit del sottraendo è sottratto dal corrisondente bit del minuendo, in modo da ottenere la differenza. Se il minuendo è iù iccolo del sottraendo, viene relevato un dalla osizione immediatamente iù a sinistra. Il fatto che un è stato relevato deve essere ovviamente tenuto in conto quando si fa la sottrazione er la coia di bit immediatamente a sinistra. HALF-SUBTRACTOR Un semi-sottrattore è un circuito combinazionale che sottrae due bit dando in uscita la loro differenza. Esso disone anche di una uscita che indica se è stato relevato un o meno. La tabella della verità è allora la seguente: x y diff borrow La colonna diff dà la differenza tra i due bit considerati, mentre la colonna borrow indica se è stato relevato un (quando borrow) oure no (nel qual caso borrow). Dato che D diff x' y + xy' x y B borrow x' y
11 arte IV - Comlementi sui circuiti combinatori il corrisondente circuito è immediato: Questo circuito è estremamente simile a quello del semisommatore: infatti, la funzione D è identica alla funzione S (somma), mentre la funzione B differisce dalla funzione C(carry) solo er il fatto che l ingresso x viene comlementato. FULL-SUBTRACTOR Un sottrattore comleto è un circuito combinazionale che realizza la sottrazione tra due bit, tenendo conto che un otrebbe essere stato relevato da uno stadio meno significativo osto in cascata. Il circuito ha dunque 3 ingressi e 2 uscite, in accordo alla seguente tavola della verità: x y B D B Le mae di Karnaugh e le esressioni minime delle due funzioni sono le seguenti: x \ yc D x' y' B + x' yb' + xy' B' + xyb x \ yc B x' y + x' B + yb Ancora una volta, l esressione di D è assolutamente analoga a quella della funzione S (somma) di un sommatore comleto, mentre l esressione di B è leggermente diversa da quella della funzione C(carry).
12 Aunti di Elettronica dei Sistemi digitali - Caitolo 3 Il corrisondente circuito è fatto nel modo seguente: ossiamo rovare anche qui a maniolare l esressione di D e di B: D x' y'b + x' yb' + xy' B' + xyb ( x' y' + xy) B + ( x' y + xy' ) B' ( x y) B B x' y + x' B + yb x' y( B + B' ) + x' ( y + y' ) B + ( x + x' ) ( B + B' ) + ( x' y' + xy) B x' y + ( x y) ' B x' y yb x' yb + x' yb' + x' y' B + xyb Adottando queste esressioni, ossiamo realizzare il circuito nel modo seguente: Autore: SANDRO ETRIZZELLI sandry@iol.it sito ersonale: htt://users.iol.it/sandry succursale: htt://digilander.iol.it/sandry 2
Dalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliPer quanto detto prima il fenomeno di svuotamento termina quando la pressione di ristagno è pari a:
Esercizi Si consideri il serbatoio schematicamente raresentato in Fig., in cui è contenuto un gas avente inizialmente (cioè al temo t=0) temeratura T o =0F e ressione oi =0si. Il serbatoio è collegato
DettagliCircuiti Combinatori
Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni
DettagliCALCOLO DELLE PROBABILITÀ. 1. La probabilità che una candela accesa si spenga è p = 1, perché è assolutamente certo che si esaurirà.
CALCOLO DELLE PROBABILITÀ -Definizione di robabilità -Legge additiva (eventi disgiunti) -Probabilità totale -Eventi comosti -Eventi indiendenti -Legge moltilicativa -Probabilità comoste - -Definizione
DettagliAritmetica binaria e circuiti aritmetici
Aritmetica binaria e circuiti aritmetici Architetture dei Calcolatori (lettere A-I) Addizioni binarie Le addizioni fra numerali si effettuano cifra a cifra (come in decimale) portando il riporto alla cifra
Dettaglia 11 s 1 + a 12 s a 1n s n = b 1 a 21 s 1 + a 22 s a 2n s n = b 2..
Matematica II 020304 Ogni sistema di m equazioni lineari in n incognite x 1 x 2 x n si uo raresentare nella forma a 11 x 1 + a 12 x 2 + + a 1n x n = b 1 a 21 x 1 + a 22 x 2 + + a 2n x n = b 2 a m1 x 1
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliCapitolo 2. Funzioni
Caitolo 2 Funzioni 2.1. De nizioni Un concetto di fondamentale imortanza è quello di funzione. roosito la seguente de nizione: Vale a questo De nizione 10 Dati due insiemi (non vuoti) X e Y, si chiama
DettagliEsercizi proposti - Gruppo 7
Argomenti di Matematica er l Ingegneria - Volume I - Esercizi roosti Esercizi roosti - Gruo 7 1) Verificare che ognuina delle seguenti coie di numeri razionali ( ) r + 1, r + 1, r Q {0} r ha la rorietà
DettagliAlgebra di Boole. Fondamenti di Informatica per Meccanici Energetici - Biomedici 1. Politecnico di Torino Ottobre Mr. Boole. Variabile booleana
Fondamenti di Informatica per Meccanici Energetici - iomedici 1 Mr. oole lgebra di oole George oole: Matematico inglese del XIX secolo lgebra che descrive le leggi del pensiero Logica da cui è possibile
DettagliProgetto di Circuiti Aritmetici
Progetto di Circuiti Aritmetici Maurizio Palesi Maurizio Palesi 1 Introduzione Caratteristiche principali di valutazione Velocità Valutata per il caso peggiore Costo Precisione Es., operazioni in virgola
DettagliPORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.
PORTE LOGICHE Premessa Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei
DettagliProbabilità e tempi medi di assorbimento
Probabilità e temi medi di assorbimento 6.1 Probabilità di assorbimento Consideriamo una catena con un numero finito di stati che indichiamo con S = {1, 2,... r}. Sia C una classe chiusa di S. Se la catena
DettagliPSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore
PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave
DettagliProgramma di Matematica Anno Scolastico 2014/2015 Classe 2M
Programma di Matematica Anno Scolastico 04/05 Classe M Modulo : Richiami calcolo letterale Il rodotto notevole di una somma er una di erenza (a+b)(a (a + b) : Cubo di un binomio (a + b) : b): Quadrato
DettagliLa rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell Informazione Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliL editor vi da linea comandi
L editor vi da linea comandi L editor con interfaccia a caratteri, iù usato comunemente fin dalle rime versioni del sistema oerativo Unix, è vi. Il nome vi sta er visual editor, infatti è ossibile vedere
DettagliArchitetture aritmetiche
Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in
DettagliAppunti di informatica. Lezione 3 anno accademico Mario Verdicchio
Appunti di informatica Lezione 3 anno accademico 2015-2016 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliVerifica di ipotesi: approfondimenti
1. Il -value Verifica di iotesi: arofondimenti Il test si uò effettuare: Determinando reventivamente le regioni di accettazione di H 0 e H 1 er lo stimatore considerato (sulla base del livello α e osservando
DettagliElementi di informatica
Elementi di informatica Algebra di Boole Algebra di Boole I circuiti logici sono componenti hardware che manipolano informazione binaria. I circuiti di base sono detti PORTE LOGICHE (logical gate). Allo
DettagliCostruzione di. circuiti combinatori
Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1
DettagliProcedura per la Risoluzione di Integrali Razionali Fratti
Procedura er la Risoluzione di Integrali Razionali Fratti Matteo Tugnoli Marc, 0 Di seguito illustriamo una breve rocedura da alicare nel caso di integrazione di frazioni comoste da olinomi di differenti
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliReti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
DettagliLezione 7 ALU: Moltiplicazione e divisione
Architettura degli Elaboratori e delle Reti Lezione 7 ALU: Moltiplicazione e divisione F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/34 Sommario! Sommatori
DettagliINTRODUZIONE. L obiettivo centrale della tesi consiste nell analizzare, attraverso una opportuna tecnica
INTRODUZIONE L obiettio centrale della tesi consiste nell analizzare attraerso una oortuna tecnica statistica denominata ANALISI DELLE COMPONENTI PRINCIPALI due distinti set di dati relatii allo stato
DettagliReti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
DettagliEffetto di carico in corrente continua e in regime variabile
Effetto di carico in corrente continua e in regime variabile Generalità Misurare la tensione tra due nodi richiede, naturalmente, che lo strumento sia interessato dalla medesima tensione, e quindi che
DettagliComportamento asintotico delle Catene di Markov
Comortamento asintotico delle Catene di Markov In queste note analizzeremo il comortamento asintotico della catene di Markov a temo discreto omogenee, con sazio degli stati di dimensione finita. I risultati
DettagliI fasci di circonferenze
A I fasci di circonferenze Se combiniamo linearmente le equazioni di due circonferenze otteniamo un fascio di circonferenze. Per esemio, date le circonferenze di equazioni la loro combinazione lineare
DettagliESERCITAZIONE 4: MONOPOLIO E CONCORRENZA PERFETTA
ESERCITAZIONE 4: MONOPOLIO E CONCORRENZA PERFETTA Esercizio : Scelta ottimale di un monoolista e imoste Si consideri un monoolista con la seguente funzione di costo totale: C ( ) = 400 + + 0 0 La domanda
DettagliAddizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754
Addizionatori: metodo Carry-Lookahead Costruzione di circuiti combinatori Standard IEEE754 Addizionatori Il circuito combinatorio che implementa l addizionatore a n bit si basa su 1-bit adder collegati
DettagliRappresentazione dei numeri interi in un calcolatore
Corso di Calcolatori Elettronici I Rappresentazione dei numeri interi in un calcolatore Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle
DettagliTre tipi di Sistema Un richiamo
Corso di Studi di Fisica Corso di Chimica Luigi Cerruti www.minerva.unito.it Programma: a che unto siamo? Lezioni 25-26 2010 re tii di Sistema Un richiamo Un aio di riferimenti matematici Sistema isolato:
Dettaglianno scolastico 2009 / 2010 ELETTRONICA per Elettrotecnica ed Automazione
CIRCUITI COMBINATORI Un circuito combinatorio (o rete combinatoria) è un insieme interconnesso di porte logiche il cui output, istante per istante dipende unicamente dallo stato che gli ingressi della
DettagliUGELLO CONVERGENTE. Dai valori noti si ricava: = = e quindi il rapporto: p a
UGELLO CONVERGENE. Si consideri un ugello convergente che scarica in ambiente ( a atm). Sono noti la temeratura di ristagno K, il diametro di uscita dell ugello D.m e la differenza di ressione tra monte
DettagliCorso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione dei numeri relativi
Codice BCD Prima di passare alla rappresentazione dei numeri relativi in binario vediamo un tipo di codifica che ha una certa rilevanza in alcune applicazioni: il codice BCD (Binary Coded Decimal). È un
DettagliTeoria del consumo Viki Nellas
Teoria del consumo Viki Nellas Esercizio Siano = 0 e = 40 i rezzi unitari di mercato di due beni le cui quantità sono indicate con e. Il reddito R di cui disone il consumatore è ari a 5000 a) Si tracci
DettagliNUMERI RAZIONALI E REALI
NUMERI RAZIONALI E REALI CARLANGELO LIVERANI. Numeri Razionali Tutti sanno che i numeri razionali sono numeri del tio q con N e q N. Purtuttavia molte frazioni ossono corrisondere allo stesso numero, er
DettagliOPERAZIONI IN Q = + = = = =
OPERAZIONI IN Q A proposito delle operazioni tra numeri razionali, affinché il passaggio da N a vero e proprio ampliamento è necessario che avvengano tre cose: Q risulti un ) le proprietà di ciascuna operazione
DettagliArithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliI circuiti elementari
I circuiti elementari Nel lavoro diprogrammazione con il computer si fa largo uso della logica delle proposizioni e delle regole dell algebra delle proposizioni o algebra di Boole. L algebra di Boole ha
DettagliIstituzione di Fisica Statistica
Istituzione di Fisica Statistica Comito e rova arziale (December 9, 004) Mattia Donega 8 dicembre 006 Esercizio Un gas classico di N articelle di massa m in equilibrio alla temeratura T è riartito fra
DettagliIl livello logico digitale
Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =
DettagliModuli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori
Moduli Combinatori Moduli Combinatori Corso di Architetture degli Elaboratori Coder Circuito codificatore x x z z k n=2 k x n La linea su cui si ha valore viene codificata in uscita mediante log 2 n bit
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliESERCIZIO 1: Vincolo di bilancio lineare
Microeconomia rof. Barigozzi ESERCIZIO 1: Vincolo di bilancio lineare Si immagini un individuo che ha a disosizione un budget di 500 euro e deve decidere come allocare tale budget tra un bene, che ha un
DettagliUniversità degli Studi di Cassino
Corso di Rappresentazione dei dati numerici Aritmetica dei registri Anno Accademico Francesco Tortorella BIG IDEA: Bits can represent anything!! Caratteri 26 lettere 5 bits (2 5 = 32) Minuscole/maiuscole
DettagliIntroduzione a rischio e rendimento
CAPITOLO 8 Introduzione a rischio e rendimento Semlici PROBLEMI 1. Il risultato atteso è 100 e il rendimento atteso è zero. La varianza è 20 000 (ercentuale al quadrato) e lo scarto quadratico medio è
Dettagli4 STRUTTURE CMOS. 4.1 I componenti CMOS
4.1 4 STRUTTURE CMOS 4.1 I componenti CMOS Un componente MOS (Metal-Oxide-Silicon) transistor è realizzato sovrapponendo vari strati di materiale conduttore, isolante, semiconduttore su un cristallo di
DettagliEsercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT.
Esercizi svolti 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari ND, OR, NOT. a) F= b) F= F= 2. Date le seguenti funzioni logiche ricavare le
DettagliAmplificatore operazionale µa-741
Aunti di ELETTONCA Caitolo 4 Amlificatore oerazionale µa74 Schema semlificato del µa74... Stadio di ingresso del µa74...4 ntroduzione...4 Determinazione del unto di lavoro...5 Analisi er iccoli segnali...7
DettagliSistemi di numerazione
Sistemi di numerazione Sistema di numerazione decimale Sapete già che il problema fondamentale della numerazione consiste nel rappresentare con un limitato numero di segni particolari, detti cifre, tutti
DettagliCorso di Progetto di Strutture. POTENZA, a.a Serbatoi in c.a.p.
Corso di Progetto di Strutture POTENZA, a.a. 2012 2013 Serbatoi in c.a.. Dott. Marco VONA Scuola di Ingegneria, Università di Basilicata marco.vona@unibas.it htt://www.unibas.it/utenti/vona/ I SERBATOI
DettagliRappresentazione di numeri relativi (interi con segno) Rappresentazione di numeri interi relativi (con N bit) Segno e Valore Assoluto
Rappresentazione di numeri relativi (interi con segno) E possibile estendere in modo naturale la rappresentazione dei numeri naturali ai numeri relativi. I numeri relativi sono numeri naturali preceduti
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliEsercitazioni di Reti Logiche. Lezione 3
Esercitazioni di Reti Logiche Lezione 3 Semplificazione & Porte NAND/NOR Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Semplificazione con l uso delle mappe di Karnaugh a 3 variabili a 4 variabili
DettagliI formati delle istruzioni
Appunti di Calcolatori Elettronici Le istruzioni I formati delle istruzioni... 1 Criteri generali di progettazione dei formati delle istruzioni... 2 Cenni all indirizzamento... 4 Indirizzamento immediato...
DettagliCOMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
DettagliCalcolatori Elettronici
Calcolatori Elettronici Lezione 2 Reti Logiche: Sintesi Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Argomenti della lezione q Reti combinatorie Sintesi, Mappe Karnaugh Esercizi 2 Sintesi di reti
DettagliAppunti di informatica. Lezione 4 anno accademico Mario Verdicchio
Appunti di informatica Lezione 4 anno accademico 2016-2017 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliEsempio Le preferenze di un consumatore sono descritte dalla funzione di utilità U = x 1 x 2. Il suo reddito è pari a 400 con p 1 = 4 e p 2 = 10.
4. Effetto reddito ed effetto sostituzione Esemio Le referenze di un consumatore sono descritte dalla funzione di utilità U. Il suo reddito è ari a 400 con 4 e 0. a) Determinare la scelta ottima e come
Dettaglidocente: Germana Scepi
INSEGNAMENTO DI :PIANO DEGLI ESPERIMENTI CORSO DI LAUREA: CLAS docente: Germana Scei Eserimenti in Scienza e Industria I metodi serimentali sono amiamente utilizzati sia nella ricerca scientifica che nel
DettagliNUMERI RAZIONALI E REALI
NUMERI RAZIONALI E REALI CARLANGELO LIVERANI. Numeri Razionali Tutti sanno che i numeri razionali sono numeri del tio q con N e q N. Purtuttavia molte frazioni ossono corrisondere allo stesso numero, er
DettagliUnità Aritmetico-Logica
Unità Aritmetico-Logica A ritmethic L ogic U nit E l unità che esegue le operazioni aritmetiche e le operazioni logiche AND e OR 1-bit ALU : è una componente dell ALU che produce un singolo bit sui 32
Dettagliœ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ Τ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ œ Τ œ Τ œ 2. Auf, auf! die rechte Zeit ist hier Auf,
Rocco De Cia [9..01] Aunti di armonia () l basso cifrato J.S. Bach, Lieder und Arien (BW 9-18) Proseguiamo i nostri esercizi di armonia con i Lieder und Arien di J.S. Bach, una raccolta di canti con basso
DettagliI quesiti dal N. 1 al N. 10 valgono 3 punti ciascuno
Testi_11Mat.qx 19-05-2011 21:24 Pagina 16 Kangourou Italia Gara del 22 marzo 2011 Categoria Per studenti di terza della scuola secondaria di rimo grado o rima della secondaria di secondo grado I quesiti
Dettagli125. Simulazioni del decadimento radioattivo con la TI Voyage 200 di Pietro Romano L. S. Leonardo, Giarre (CT)
Numero 11 Dicembre 29 125. Simulazioni del decadimento radioattivo con la TI Voyage 2 di Pietro Romano [r.romano@tin.it] L. S. Leonardo, Giarre (CT) Abstract.. A grahical calculator, as TI Voyage 2, can
DettagliAltri Modelli di Information Retrieval
Altri Modelli di Information Retrieval Fuzzy IR Modello Booleano Esteso Roberto Basili Basi di Dati Distribuite a.a. 2004-2005 1 Modelli Insemistici Il modello booleano e semlice ed elegante ma imone un
DettagliProcedimento di sintesi. Dalla tavola della verità si ricavano tante funzioni di commutazione quante sono le variabili di uscita
CIRCUITI LOGICI COMBINATORI. Generalità Si parla di circuito logico combinatorio quando il valore dell uscita dipende in ogni istante soltanto dalla combinazione dei valori d ingresso. In logica combinatoria
DettagliImpianto Elettrico Evoluto
Imianto Elettrico Evoluto AUTOMAZIONE LUCI INTRODUZIONE In questo manuale sieghiamo in modo sintetico come imostare la Centralina er il controllo automatico delle luci, rogrammandone lo segnimento in seguito
DettagliLE FUNZIONI ECONOMICHE
M A R I O G A R G I U L O LE FUNZIONI EONOMIHE APPLIAZIONE DELL ANALISI MATEMATIA FUNZIONI EONOMIHE L economia è lo studio di come imiegare, con maggior convenienza, il denaro di cui si disone er raggiungere
DettagliCalcolatori Elettronici Lezione 2 Algebra delle reti Logiche
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali digitali vs. segnali analogici
DettagliE chiaro allora che, rappresentando l evento impossibile e quello certo le due situazioni limite, per un qualunque evento si avrà:
CORSO ELEMENTARE SULLA PROBABILITA Eserimento aleatorio: ogni fenomeno del mondo reale il cui svolgimento è accomagnato da un certo grado di incertezza. rova (tentativo) singola esecuzione di un ben determinato
DettagliCinematica grafica C.R P 2
inematica grafica ome già evidenziato in recedenza, in alternativa alla formulazione analitica e limitatamente ai roblemi iani, è ossibile dare del roblema cinematico una formulazione grafica, che in qualche
DettagliDecodificatore (decoder) 1 su m
Decodificatore (decoder) 1 su m Un decodificatore è una macchina che riceve in ingresso una parola codice (C) su n bit e presenta in uscita la sua rappresentazione decodificata (linee U 0, U N-1 ) su m=2
DettagliCONOSCENZE 1. gli elementi dell'estrazione della radice quadrata di un numero 2. le proprietaá delle radici quadrate
ARITMETICA PREREQUISITI l conoscere le rorietaá delle quattro oerazioni e oerare con esse l conoscere le rorietaá delle otenze l fattorizzare un numero l oerare con le frazioni l arrotondare un numero
Dettagli4 Interi somma di più di due quadrati
4 Interi somma di iù di due quadrati Abbiamo già osservato, risolvendo l equazione diofantea X 2 + Y 2 = n, che non ogni intero ositivo si uò scrivere come somma di due quadrati di interi (ad esemio: 3
DettagliRichiami di Algebra di Commutazione
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa
DettagliLogica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliSISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori
E1y - Presentazione del gruppo di lezioni E 1/3- Dove siamo? A SISTEMI impostazione componenti analogici C D E componenti digitali F SISTEMI progettazione E1y - Presentazione del gruppo di lezioni E 2/3-
DettagliSistemi di particelle identiche
Sistemi di articelle identiche 1. Princiio di indistinguibilità Due articelle si dicono identiche se hanno le stesse caratteristiche fisiche, quali massa, sin, carica elettrica, momento magnetico. Col
DettagliEsercizi svolti di termodinamica applicata
0 ; 0 ; 0 Esercizi solti di termodinamica alicata Ex) A g di aria engono forniti 00 J di calore una olta a ressione costante ed una olta a olume costante semre a artire dallo stesso stato iniziale. Calcolare
DettagliL Q = 1. e nel ciclo di Carnot questo rendimento assume valore massimo pari a : η =
CICLI ERMODINAMICI DIREI: Maccine termice Le maccine ce anno come scoo uello di trasformare ciclicamente in lavoro il calore disonibile da una sorgente termica sono dette maccine termice o motrici e il
DettagliProgetto di travi in c.a.p isostatiche Il fuso del cavo risultante e il fuso di Guyon
Università degli Studi di Roma Tre - Facoltà di Ingegneria Laurea magistrale in Ingegneria Civile in Protezione Corso di Cemento rmato Precomresso / 2015-16 Progetto di travi in c.a. isostatiche Il fuso
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliCodifica e aritmetica binaria
Codifica e aritmetica binaria Corso ACSO prof. Cristina Silvano, Politecnico di Milano Codifica binaria dell informazione Il calcolatore utilizza un alfabeto binario: usiamo dispositivi elettronici digitali
DettagliCOMPITO A. Esercizio 1 (17 punti)
Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta
DettagliLEZIONE DI MATEMATICA SISTEMI DI NUMERAZIONE. (Prof. Daniele Baldissin)
LEZIONE DI MATEMATICA SISTEMI DI NUMERAZIONE (Prof. Daniele Baldissin) L'uomo usa normalmente il sistema di numerazione decimale, probabilmente perché ha dieci dita. Il sistema decimale è collegato direttamente
DettagliCorso di Architettura degli Elaboratori. Porte logiche (I) Architetture degli Elaboratori. Porte logiche (III) Porte logiche (II)
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Porte logiche (I) Invertitore a transistor: quando V in è basso, V out è alto e viceversa
DettagliIntroduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:
INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi
DettagliDott. Dallavalle Riccardo UNITA DIATTICA nr. 5 Gli argomenti di oggi:
Gli argomenti di oggi: Le operazioni matematiche con i numeri INTERI RELATIVI Come facciamo a fare la ADDIZIONE con i numeri interi relativi? Consideriamo un esempio: (+5) + (+7) =? Come potrei fare? Prova
Dettagli