ARCHITETTURA elementi di base

Transcript

1 ARCHITETTURA elementi di base Contenuto della lezione Esame preliminare della struttura del calcolatore, con particolare riferimento all unità di elaborazione e controllo (CPU) Repertorio istruzioni (RISC/CISC) Classificazione architetture Prestazioni Indirizzamento Calcolatori Elettronici (G.B.) Architettura 1

2 Struttura (anni 70) Calcolatori Elettronici (G.B.) Architettura 2

3 Struttura PDP-11 (anni 70-80) POWER SUPPLY MODULO MICROCOMPUTER PDP-11 MODULO DI MEMORIA LETTURA/SCRITTURA MODULO MEMORIA SOLA LETTURA REAL TIME CLOCK BACKPLANE UNIBUS MODULO INTERFACCIA LINEA SERIALE ( CONSOLE ) MODULI OPZIONALI SUPPORTI MAGNETICI ROTANTI STAMPANTE AD ALTA VELOCITA' La console è su linea seriale RS-232 CONVERTITORE A/D CONVERTITORE D/A INTERFACCIA PARALLELA INTERFACCIA SERIALE INTERFACCIA DMA ACCESSORI Calcolatori Elettronici (G.B.) Architettura 3

4 Struttura PC (anni 80) E sparita la console RS232 Il Video e la tastiera sono collegati direttamente alla scheda madre. Per il video c è una RAM apposita Memoria di espansione e periferici sono su schede collegate sul bus Calcolatori Elettronici (G.B.) Architettura 4

5 Struttura PC corrente Calcolatori Elettronici (G.B.) Architettura 5

6 Schema di riferimento Per Il momento lo schema di riferimento sarà quello di figura Corrisponde allo schema dei PC anni 80 Tuttora in largo uso nei sistemi di controllo Calcolatori Elettronici (G.B.) Architettura 6

7 Transazioni sul bus Calcolatori Elettronici (G.B.) Architettura 7

8 Architettura di Von Neuman memoria indifferenziata per dati o istruzioni, solo l'interpretazione da parte di CPU stabilisce se una data configurazione di bit è da riguardarsi come un dato o come un'istruzione Calcolatori Elettronici (G.B.) Architettura 8

9 Architettura Harward Due memorie distinte: la memoria istruzioni e la memoria dati. Il comando di lettura della memoria istruzioni è superfluo, in quanto si può immaginare che questa memoria sia sempre e soltanto letta Calcolatori Elettronici (G.B.) Architettura 9

10 Schema aggregato della CPU Calcolatori Elettronici (G.B.) Architettura 10

11 Fetch-Esecuzione Fetch: Prelievo e decodifica dell istruzione Fase comune a tutte le istruzioni Esecuzione: Fase in cui vengono eseguite le azioni previste dal codice di operazione Fase diversa da istruzione a istruzione Calcolatori Elettronici (G.B.) Architettura 11

12 Componenti essenziali Calcolatori Elettronici (G.B.) Architettura 12

13 Registri di CPU IR: usato per contenere l'istruzione in corso di esecuzione. Caricato in fase di fetch. Rappresenta l'ingresso che determina le azioni svolte durante la fase di esecuzione. PC: tiene traccia dell'esecuzione del programma MAR: contiene l'indirizzo della locazione di memoria da leggere o scrivere. La dimensione di MAR determina l'ampiezza dello spazio di memoria fisica; dalla fine degli anni '80 vengono prodotti microprocessori con bus indirizzi a 32 bit MDR: registro attraverso il quale viene scambiata l'informazione tra la memoria e la CPU Tradizionalmente MDR dà la misura del grado di parallelismo della macchina (8, 16, 32, 64 bit) La dimensione di R0, R1,...Rn: Registri di uso generale Calcolatori Elettronici (G.B.) Architettura 13

14 Fase di Fetch Calcolatori Elettronici (G.B.) Architettura 14

15 Data Path - 1 bus Esecuzione in più passi. Esempio: ADD R3,R1,R2 Richiede Almeno tre periodi di clock: R1_out; TEMPI_in R2_out; TEMPI_out; ADD; TEMPO_in TEMPO_out; R3_in Calcolatori Elettronici (G.B.) Architettura 15

16 Data Path - 3 bus L istruzione ADD R3,R2,R1 viene eseguita in un solo clock: R1_out1; R2_out2; ADD; R3_in Calcolatori Elettronici (G.B.) Architettura 16

17 Logica cablata Calcolatori Elettronici (G.B.) Architettura 17

18 Logica cablata Progetto Come sintesi di rete sequenziale ingressi: IR, stato di UO uscite: comandi Uso di ROM. La rete combinatoria ha come ingressi (indirizzi alla ROM): IR, stato di UO, stato di UC uscite: comandi, ingressi di eccitazione dei FF di stato Logica programmabile (PLA) Progettazione con CAD per VLSI Misura della complessità di UC: N_stati x N_ingressi x N_uscite Calcolatori Elettronici (G.B.) Architettura 18

19 UC microprogrammata Calcolatori Elettronici (G.B.) Architettura 19

20 UC microprogrammata Tecnica affermatasi negli anni 70 UC è una sorta di calcolatore nel calcolatore La memoria di controllo contiene le microistruzioni: mpc: contatore di microprogramma. Contiene l indirizzo della prossima microistruzione All inizio della fase di fetch mpc contiene l indirizzo (I 0 ) del tratto di microprogramma corrispondente al fetch Alla fine della fase di fetch mpc viene aggiornato con il contenuto (o una opportuna decodifica) di IR in modo da puntare alla microroutine che effettua le azioni richieste dalla particolare istruzione Al termine, mpc viene di nuovo caricato con (mi0) Calcolatori Elettronici (G.B.) Architettura 20

21 UC microprogrammata Differenti soluzioni: sequenza di micro control word (CW) microprogramma con subroutine microistruzioni che contengono codificato al loro interno l indirizzo della prossima microistruzione nanoprogrammazione: le microistruzioni sono a loro volta interpretate da una unità nanoprogrammata (68000) Microprogrammazione orizzontale: ogni bit di una CW corrisponde ad una linea di comando Microprogrammazione verticale le CW contengono i comandi in forma convenientemente codificata Bit sliced microprocessors (AMD 29000) Calcolatori Elettronici (G.B.) Architettura 21

22 Cablata o microprogrammata? Fino a fine anni 60: logica cablata (PDP8, HP 2116) Anni 70: microprogrammazione (VAX, Z80, 8086, 68000) Repertorio di istruzioni molto esteso e variato: CISC Il VAX 11/789 (Digital) e il 370/168 (IBM) avevano oltre bit di memoria di controllo Dagli anni 80 si è tornati alla logica cablata; Affermazione delle macchine RISC Istruttivo è esaminare l evoluzione dell architettura Intel: da CISC a (praticamente) RISC Calcolatori Elettronici (G.B.) Architettura 22

23 Ragioni per le CISC Un repertorio di istruzioni esteso è preferibile perché: Istruzioni potenti semplificano la programmazione Riduce il gap tra linguaggio di macchina e linguaggio di alto livello Software crisis L uso efficiente della memoria (all epoca era costosa) era la preoccupazione principale: meglio avere codici compatti Essendo (allora) la memoria di controllo molto più veloce della memoria centrale, portare funzionalità nella prima avrebbe migliorato le prestazioni della macchina Calcolatori Elettronici (G.B.) Architettura 23

24 ...Tuttavia Memorie RAM: molto più veloci delle precedenti a nuclei Cache: riducono ulteriormente i tempi di esecuzione Comportamento dei programmi: l'80% delle istruzioni eseguite corrispondeva al solo 20% del repertorio. conviene investire nella riduzione dei tempi di esecuzione di quel 20%, anziché aggiungere raffinate istruzioni, quasi mai usate, ma responsabili dell'allungamento del tempo di ciclo di macchina conviene costruire processori molto veloci, necessariamente con repertori semplici, e contare sull ottimizzazione del compilatore Calcolatori Elettronici (G.B.) Architettura 24

25 Criteri di progetto per le RISC Le istruzioni devono essere semplici Se l'introduzione di una operazione di macchina fa crescere del 10% il periodo di clock, allora essa deve produrre una riduzione di almeno un 10% del numero totale di cicli eseguiti. Con memorie attuali le istruzioni di macchina possono essere eseguite alla stessa o maggior velocità delle microistruzioni non c'è vantaggio a spostare le funzionalità a livello di microcodice; ciò ha solo l'effetto di rendere più difficoltose modifiche e cambiamenti molto meglio modificare una libreria di sistema che modificare una memoria di controllo. Calcolatori Elettronici (G.B.) Architettura 25

26 Criteri di progetto per le RISC Tutte le istruzioni occupano lo stesso spazio di memoria (una parola) Ristretto numero di formati l'interpretazione del codice avviene attraverso un semplice decodificatore (una rete AND-OR) la codificate ``ordinata'' consente accorgimenti per velocizzare l'esecuzione (pipeline), difficilmente applicabili a repertori di istruzioni complesse La semplificazione del repertorio tende a far aumentare la dimensione del codice non è un problema, vista la tendenza alla riduzione dei costi e all'aumento della densità delle memorie dal punto di vista della velocità i guadagni che si ottengono nel semplificare le istruzioni sono superiori all'effetto negativo del maggior numero di istruzioni per programma. Calcolatori Elettronici (G.B.) Architettura 26

27 Criteri di progetto per le RISC Compilatori ottimizzati. in grado di produrre sequenze ottimizzate di semplici operazioni di macchina, indipendentemente dalla complessità del linguaggio Il compilatore sbroglia in modo automatico e efficiente tutte le complicazioni che possono sorgere nel tradurre da linguaggio di alto livello a linguaggio di basso livello Il compilatore è motivo di semplificazione del repertorio di istruzioni anziché di complicazione Calcolatori Elettronici (G.B.) Architettura 27

28 Criteri di progetto per le RISC Conclusioni L'architettura dovrebbe prevedere solo operazioni tra registri (e non tra registri e memoria o tra memoria e memoria) e semplici operazioni di lettura/scrittura in memoria, con ridotte modalità di indirizzamento Il compilatore deve essere costruito in modo da fare il miglior uso dei registri, tenendo, per quanto possibile, le variabili nei registri stessi, riducendo al minimo il traffico con la memoria Per il precedente motivo la CPU dovrebbe presentare un consistente numero di registri Calcolatori Elettronici (G.B.) Architettura 28

29 Impatto sull architettura iapx86 L 8086 è un tipico rappresentante dell architettura CISC. I modelli successivi si avvicinano sempre più ai RISC Pipeline: una (vera) pipeline appare con il 486 Cache: con il 486 Doppia pipeline con il Pentium Predizione dei salti con il Pentium Dal Pentium Pro: Esecuzione fuori ordine (speculativa) Superscalarità Register renaming Calcolatori Elettronici (G.B.) Architettura 29

30 Prestazioni Si consideri un generico programma N: numero di cicli di clock richiesti per la sua esecuzione f: frequenza del clock t: tempo di CPU richiesto per l'esecuzione t = N / f I: numero di istruzioni di macchina richiesto per la sua esecuzione CPI: numero medio di clock per istruzione di macchina CPI=N / I Calcolatori Elettronici (G.B.) Architettura 30

31 Dipendenza Repertorio Tecnologia Compilatore Architettura Calcolatori Elettronici (G.B.) Architettura 31

32 Prestazioni t= I * CPI/f = I* CPI * T I dipende dal repertorio di istruzioni e dal grado di ottimizzazione del compilatore. Compilatori diversi possono dare luogo a I diversi. Uno stesso compilatore, che genera codice per due macchine diverse, dà I diversi. Un repertorio CISC favorisce il miglioramento delle prestazioni (riduce I). Calcolatori Elettronici (G.B.) Architettura 32

33 Prestazioni t= I * CPI/f = I* CPI * T f è legata alla tecnologia e all'organizzazione architetturale della CPU Oggi 2 GHz sono la norma Istruzioni complesse richiedono di norma frequenze di più basse Istruzioni semplici (RISC) permettono di diminuire i ritardi di propagazione nella logica di controllo e, quindi, di diminuire l'ampiezza del periodo di clock. Calcolatori Elettronici (G.B.) Architettura 33

34 Prestazioni t= I * CPI/f = I* CPI * T CPI dipende dall'architettura e dal repertorio delle istruzioni Istruzioni semplici richiedono un minor numero di cicli. Attraverso tecniche come la pipeline è possibile portare CPI ad un valore molto vicino ad 1. L'aggiunta di più unità di esecuzione in parallello (macchine superscalari) permette di rendere CPI minore di 1. Calcolatori Elettronici (G.B.) Architettura 34

35 Indici di prestazione MIPS (Milioni di istruzioni al secondo) MIPS = I / (t*10 6 ) E un indice che ha poco significato MFLOPS (Milioni di istruzioni in virgola mobile al secondo) MFLOPS = I_vm / (t*10 6 ) Ci sono indici migliori SpecINT 95 SpecFP 95 Calcolatori Elettronici (G.B.) Architettura 35

36 Repertorio stile RISC Il PowerPC ADD RD,RA,RB (OE=0, Rc=0) ADD. RD,RA,RB (OE=0, Rc=1) ADDO RD,RA,RB (OE=1, Rc=0) ADDO. RD,RA,RB (OE=1, Rc=1) Calcolatori Elettronici (G.B.) Architettura 36

37 PowerPC ADD RD,RA,RB (OE=0, Rc=0) ADD. RD,RA,RB (OE=0, Rc=1) ADDO RD,RA,RB (OE=1, Rc=0) ADDO. RD,RA,RB (OE=1, Rc=1) Calcolatori Elettronici (G.B.) Architettura 37

38 PowerPC Calcolatori Elettronici (G.B.) Architettura 38

39 PowerPC addi r1,r2,35 r1:= r2+35 il numero 35 viene codificato in SIMM lwz RD, d(ra) interpretata nel modo seguente: if RA =0 then b:= 0 else b:= RA; EA:= b + EXTS(SIMM); RD:= M[EA]; b Alfa salto relativo: PC:= PC + EXTS(LI) ba Beta salto assoluto: PC:= RXTS(LI) Calcolatori Elettronici (G.B.) Architettura 39

40 Formato Intel Esempio EA= scost(v)+ebx+esi Indir.Fisico= ES:EA CLI 1 solo byte PUSH EAX 1 solo byte PUSH Var[EBX] fino a 6 byte MOV EAX, ES:V[EBX+ESI] 6 byte (probabilmente) EA= scost(v)+ebx+esi Indir.Fisico= ES:EA Calcolatori Elettronici (G.B.) Architettura 40

41 Classificazione architetture In base al modello di esecuzione, ovvero al modo in cui la CPU accede e manipola gli oggetti dell'elaborazione determina il numero di operandi esplicitamente o implicitamente rappresentati nell'istruzione Modello a stack Modello registro-registro Modello registri-memoria Modello memoria-memoria Calcolatori Elettronici (G.B.) Architettura 41

42 Confronto In riferimento all istruzione di alto livello A:= B+C STACK REGISTRO-REGISTRO MEMORIA- REGISTRO (*) MEMORIA- MEMORIA PUSH B LOAD R1, B LOAD B ADD A,B,C PUSH C LOAD R2,C ADD C ADD ADD R3,R1,R2 STORE A POP A STORE A, R3 (*) Assume un registro accumulatore Calcolatori Elettronici (G.B.) Architettura 42

43 Ordinamento Intel: Little Endian Motorola: Big Endian PowerPC: a scelta Calcolatori Elettronici (G.B.) Architettura 43

44 Allineamento in memoria Esempio: parole di 32 bit, formate da quattro banchi di 8 byte La parola tratteggiata è non allineata; ha il byte meno significativo in i+6 (Little Endian) il più significativo in i+9 Occorrerebbero due accessi alla memoria Calcolatori Elettronici (G.B.) Architettura 44

45 Indirizzamento L interpretazione del campo IND può essere differente da macchina a macchina Indirizzo effettivo (EA): Il valore che risulta dal calcolo dell indirizzo attraverso i componenti espliciti contenuti nell istruzione LD RA, VAR MOV AX, VAR ST VET(R28), R12 MOV VET(IS), BX Calcolatori Elettronici (G.B.) Architettura 45

46 Rilocazione Modello lineare Dopo la rilocazione Costruito dal compilatore Deve contenere l indicazione di rilocabile Calcolatori Elettronici (G.B.) Architettura 46

47 Rilocazione Modello segmentato Non c è bisogno di modifiche Calcolatori Elettronici (G.B.) Architettura 47

48 Modalità di indirizzamento (dati) Indirizzamento diretto LD R1, var ; EA= IND R1:= M[EA] Indirizzamento relativo ai registri ST var(r3),r6 ; EA= IND + R3 M[EA]:= R6 Indirizzamento indiretto rispetto ai registri LD R1, (R2) ; EA= R2 Indirizzamento relativo ai registri indiciato e scalato LD R1, var (R2) (Rx) ; EA= IND + R2 + RX*d d è la dimensione dell elemento Calcolatori Elettronici (G.B.) Architettura 48

49 Modalità di indirizzamento (dati) Indirizzamento indiretto rispetto ai registri con autoincr. LD R1, (R2)+ ; EA= R2; R2:= R2 + d Indirizzamento immediato LD R1, 2346 ; R1:= 2346 Indirizzamento tra registri LD R16,R8 ; R16:= R8 Indirizzamento porte di I/O IN R5,Porta ; R5:= porta (di ingresso) Calcolatori Elettronici (G.B.) Architettura 49

50 Modalità di indirizzamento (controllo) Salto, salto condizionato, chiamata e ritorno da sottoprogrammi Diretto Relativo al PC o ad altro registro Esempi JMP DEST ; Diretto o relativo a PC JZ wait ; Di solito relativo a PC call sub ; PUSH(PC); PC<=Indirizzo sub BR R30 ; EA destinazione = R30 BAL sub ; RET ; PC<=POP Calcolatori Elettronici (G.B.) Architettura 50