SOLUZIONE Istruzioni: Indirizzo logico Legittimo? Indirizzo fisico SI NO SI Dati:

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "SOLUZIONE Istruzioni: Indirizzo logico Legittimo? Indirizzo fisico SI NO SI Dati:"

Transcript

1 SRIZIO Segmentazione In un sistema che gestisce la memoria con spazio logico suddiviso in segmento codice e segmento dati (comprensivo della pila) e caricamento in partizioni variabili con rilocazione dinamica, i registri base e limite del segmento codice hanno a un certo istante i valori = 2. e L = 2., mentre i registri base e limite del segmento dati hanno i valori 2 = 4. e L 2 = 2.. Supponendo che il processo in esecuzione estragga istruzioni dagli indirizzi logici., 3. e 2., che riferiscono dati con indirizzi logici 4., 4. e 2., dire se ognuno dei precedenti indirizzi logici è legittimo e, in caso affermativo, calcolare il corrispondente indirizzo fisico. SOLUZION Istruzioni: Indirizzo logico Legittimo? Indirizzo fisico ati:.. SI NO SI NO NO SI 6

2 SRIZIO Segmentazione 2 In un sistema che gestisce la memoria con segmentazione a domanda, l indirizzo logico è di 2 bit, dei quali i primi 6 bit codificano l indice di segmento e i restanti 22 bit definiscono l offset. Ogni elemento della tabella dei segmenti è formato da byte, dei quali byte contiene indicatori utili al gestore della memoria, 3 byte contengono il valore base, e i restanti 3 byte contengono il valore limite. Si chiede:. Il massimo numero di segmenti di un processo; 2. La massima dimensione di un segmento (in byte); 3. La massima dimensione della tabella dei segmenti (in byte); 4. Il massimo valore possibile per l indirizzo di origine di un segmento; SOLUZION. Massimo numero di segmenti di un processo: 2 6 segmenti = 64 segmenti 2. Massima dimensione di un segmento (in byte): 2 22 byte = 4 Mbyte 3. Massima dimensione della tabella dei segmenti (in byte): 64*= 44 byte 4. Massimo valore possibile per l indirizzo di origine di un segmento:

3 SRIZIO Tabelle delle pagine Si consideri un sistema dove gli indirizzi logici hanno la lunghezza di 32 bit e le pagine logiche e fisiche hanno ampiezza di 4 kyte. Per la gestione della memoria con paginazione dinamica si utilizzano tabelle delle pagine a 2 livelli. La tabella di primo livello comprende 2 elementi. Gli elementi di ogni tabella di primo o secondo livello occupano 4 byte, di cui è riservato agli indicatori (pagina caricata, riferita, modificata, ecc.) mentre i rimanenti individuano un indice di blocco fisico. Si chiede:. la lunghezza del campo offset, in numero di bit; 2. la lunghezza delle tabelle di secondo livello (numero di elementi); 3. lo spazio occupato in memoria da ogni tabella di secondo livello (numero di byte); 4. la massima dimensione della memoria fisica (numero di blocchi e di byte, espressi come potenze di 2). SOLUZION. lunghezza del campo offset : 2 bit 2. lunghezza (numero di elementi) di ogni tabella di secondo livello: 2 elementi 3. spazio occupato in memoria da ogni tabella di secondo livello (numero di byte) : 2 2 byte 4. massima dimensione della memoria fisica : 2 24 blocchi 2 24 * 2 2 = 2 36 byte (gli indici dei blocchi di memoria fisica sono codificati con 3 byte)

4 SRIZIO Tabella delle pagine 2 Un sistema gestisce la memoria con paginazione e usa indirizzi logici di 32 bit, blocchi di memoria di kbyte e tabelle delle pagine a due livelli. La tabella delle pagine di livello (o directory) e quelle di 2 livello hanno uguale dimensione. Ogni elemento della tabella di primo livello e di quelle di secondo livello contiene l indice di un blocco di memoria e 2 bit di controllo. La memoria fisica ha una capacità di 4 Gbyte (= 2 32 byte) omande:. Nell indirizzo logico, quanti bit sono riservati all offset nella tabella di livello, quanti all offset nella tabella di 2 livello e quanti all offset nella pagina logica? 2. Quanti bit sono necessari per codificare un indice di blocco e quanti bit contiene ogni elemento dei tabella di primo o di secondo livello? 3. Quanti byte e quanti blocchi di memoria occupa ogni tabella? SOLUZION Il numero di blocchi fisici è Offset in Tab livello (numero di bit): bit Offset in Tab 2 livello (numero di bit): bit Offset in pagina logica (numero di bit): bit 2. it necessari per codificare un indice di blocco: 22 bit Lunghezza in bit di ogni elemento di tabella: 24 bit (22 bit per l indice di blocco + 2 bit di controllo) 3. Numero di byte occupati da ogni tabella: Numero di blocchi occupati da ogni tabella: 2 elementi di 3 byte 6 * 2 byte 6 blocchi

5 SRIZIO Tabella delle pagine 3 Si consideri un sistema che gestisce la memoria con paginazione dinamica con le seguenti caratteristiche: indirizzi logici di 32 bit e ampiezza dello spazio logico di ogni processo pari a 2 32 byte; pagine logiche e blocchi fisici di Kyte; tabelle delle pagine a due livelli; la tabella di primo livello comprende 2 elementi; tutti gli elementi della tabella di primo e di secondo livello hanno lunghezza pari a 32 bit, di cui sono indicatori e i restanti 22 codificano l indice di un blocco fisico; In questo sistema è presente il processo P, che ha allocato nello spazio virtuale due aree di memoria: rea : 2 Mbyte a partire dalla locazione * 24 rea 2: 4 Mbyte a partire dalla locazione 46* 24 Si chiede:. La lunghezza, in numero di bit, delle componenti dell indirizzo logico che indirizzano, rispettivamente, la tabella di primo livello, di secondo livello, e l offset; 2. Lo spazio occupato in memoria dalla tabella di primo livello e da ogni tabella di secondo livello (in byte); 3. La massima dimensione della memoria fisica (numero di blocchi e di byte, espressi come potenze di 2); 4. Lo spazio indirizzabile da una tabella di secondo livello;. Quali elementi della tabella di primo livello sono usati per indirizzare l rea ; 6. Quali elementi della tabella/ delle tabelle di secondo livello sono usate per indirizzare l rea ;. Quali elementi della tabella di primo livello sono usati per indirizzare l rea 2;. Quali elementi della tabella/ delle tabelle di secondo livello sono usate per indirizzare l rea 2; Soluzione. Lunghezza del campo che indirizza la tabella di livello: bit 2. Lunghezza del campo che indirizza la tabella di 2 livello: 2 bit 3. Lunghezza del campo offset: bit 4. Spazio occupato in memoria dalla tabella di livello: 4 kyte. Spazio occupato in memoria dalla tabella di 2 livello: 6 kyte 6. Massima dimensione della memoria fisica: 2 22 blocchi = ytes. Spazio indirizzabile da una tabella di 2 livello: 2 2+ ytes = 4 Mytes. L rea occupa le locazioni comprese tra *24 e (+24) *24, quindi tra Kbyte (estremo incluso) e 2Mbyte+Kbyte (estremo escluso). Si tratta di locazioni comprese nei primi 4Mbyte della memoria virtuale, che sono indirizzabili dalla prima tabella di secondo livello. Quindi l rea è indirizzata dall elemento della tabella di primo livello.. Ogni elemento di una tabella di 2 livello indirizza Kbyte, quindi l rea è indirizzata dagli elementi della tabella di secondo livello compresi tra: e L rea 2 occupa le locazioni comprese tra 46* 24 e (46+46) *24, quindi tra 4 Myte (estremo incluso)e Myte (estremo escluso). Si tratta di locazioni comprese nei secondi 4Mbyte della memoria virtuale, che sono indirizzabili dalla seconda tabella di secondo livello. Quindi l rea 2 è indirizzata dall elemento della tabella di primo livello.. Ogni elemento di una tabella di 2 livello indirizza Kbyte, quindi l rea 2 è indirizzata dagli elementi della tabella di secondo livello compresi tra e 46-. In altri termini, per indirizzare l rea 2 si utilizzano tutti gli elementi della tabella di secondo livello di indice.

6 SRIZIO Tabella delle pagine 4 Si consideri un sistema dove gli indirizzi logici hanno la lunghezza di 32 bit e le pagine logiche e i blocchi fisici hanno ampiezza di 2 kyte.per la gestione della memoria con paginazione a domanda si utilizzano tabelle delle pagine a 3 livelli. Le tabelle di primo, secondo o terzo livello hanno tutte uguale lunghezza.per ogni tabella, gli elementi occupano 3 byte e riservano 4 bit agli indicatori (bit di presenza, riferimento, modifica e protezione in scrittura). I rimanenti bit codificano un indice di blocco fisico. Si chiede:. la lunghezza del campo offset, in numero di bit; 6. la lunghezza delle tabelle di secondo livello (numero di elementi);. lo spazio occupato in memoria da ogni tabella di secondo livello (numero di byte);. la massima estensione della memoria fisica (numero di blocchi e di byte, espressi come potenze di 2). SOLUZION. lunghezza del campo offset : bit 6. lunghezza, in numero di elementi, di ogni tabella di primo, secondo o terzo livello: 2 elementi. spazio occupato da ogni tabella di primo, secondo o terzo livello, in numero di byte : 3* 2 = 34 byte. massima estensione della memoria fisica : 2 2 blocchi 2 2 * 2 = 2 3 byte 2 Gbyte.

7 SRIZIO Segmentazione paginata In un sistema che gestisce la memoria con segmentazione paginata, l indirizzo logico è di 32 bit, dei quali i primi 6 bit codificano l indice di segmento e i restanti 26 bit definiscono l offset all interno del segmento. I 26 bit dell offset codificano l indice di pagina con 4 bit e l offset all interno della pagina con i restanti 2 bit. Si chiede: il massimo numero di segmenti di un processo, la dimensione di una pagina (in byte); la massima dimensione di un segmento (in numero di pagine); la massima dimensione della tabella delle pagine (in numero di descrittori). SOLUZION. Massimo numero di segmenti di un processo: 2 6 segmenti = 64 segmenti 6. imensione di una pagina: 2 2 = 4K. Massima dimensione di un segmento : 2 4 = 6K pagine Massimo numero di descrittori nella tabella delle pagine: 2 4 = 6K

8 sercizio Segmentazione paginata 2 Si consideri un sistema che gestisce la memoria con segmentazione, con spazio logico suddiviso in segmento codice, segmento dati e pila (rispettivamente individuati dagli indici,, 2) e caricamento in partizioni variabili con rilocazione dinamica. un certo istante i registri base e limite del segmento codice, dati e pila hanno rispettivamente i valori =.4 e L= 3., = 2. e L=.22 e 2=. e L2= 3.2. Supponendo che il processo in esecuzione riferisca i seguenti indirizzi logici, formati da coppie contenenti l indice di segmento e l offset,. <,.4>, 2. <2, 3.>, 3. <3,.>, 4. <, 2.3>, si chiede se ognuno dei precedenti indirizzi logici è legittimo e, in caso affermativo, di qual è il corrispondente indirizzo fisico. Soluzione Indirizzo logico Legittimo? Indirizzo fisico 4. <,.4>, SI 4.. <2, 3.>, SI. 6. <3,.>, NO. <, 2.3>, NO

9 SRIZIO Page daemon Un sistema operativo simile a UNIX, che gestisce la memoria con paginazione a domanda, utilizza il processo Pageaemon, con parametri lotsfree= e minfree=2, e l algoritmo di sostituzione Second hance. Gli elementi della oremap hanno i campi Proc (processo a cui è assegnato il blocco; il campo è vuoto se il blocco è libero); Pag (pagina del processo caricata nel blocco), Rif (bit di pagina riferita utilizzato da Second hance). l tempo t sono presenti i processi,,, e la ore Map ha la configurazione mostrata in figura, con il puntatore dell algoritmo di sostituzione posizionato sul blocco. I primi 6 blocchi della memoria fisica sono riservati al sistema operativo e sono ignorati dall algoritmo di sostituzione. Proc Pag Rif locco ore Map al tempo t Il Pageaemon interviene al tempo t e successivamente ogni msec. d ogni intervento, Pageaemon avanza per msec occupando in modo esclusivo il processore e scarica fino a 3 pagine o, in alternativa, se il numero di pagine libere è minore di minfree, esegue lo swapout di un processo. La selezione dei processi candidati allo swapout avviene in ordine alfabetico. In caso di errori di pagina, i blocchi liberi vengono assegnati in ordine crescente di indice. onsiderare la seguente evoluzione del sistema:. al tempo t al tempo t+ avanza il processo Pageaemon; 2. al tempo t+ al tempo t+ avanzano i processi e, che riferiscono nell ordine le pagine,, 6, 2,, 4, 2, 3. al tempo t+ al tempo t+ avanza il processo Pageaemon; 4. al tempo t+ al tempo t+2 avanzano i processi e, che riferiscono nell ordine le pagine 3, 6, 2,,, 2, 3, ;. al tempo t+2 al tempo t+2 avanza il processo Pageaemon. Mostrare la configurazione della oremap ai tempi,,, 2 e 2 SOLUZION (Modificare incrementalmente la configurazione iniziale della oremap, aggiornando anche la posizione del puntatore) Proc Pag Rif locco ore Map al tempo t+ (scaricata pagina) Proc Pag Rif loc co ore Map al tempo t+ (2 blocchi liberi) Proc Pag Rif loc co ore Map al tempo t+ (scaricate 3 pagine)

10 Proc Pag Rif locco ore Map al tempo t+2 ( blocco libero) Proc Pag Rif locco ore Map al tempo t+2 (scaricato il processo : il numero di pagine libere rimane < lotsfree, ma Pageraemon ha il vincolo di scaricare un solo processo in ogni intervento) )

11 SRIZIO Page daemon bis Un sistema operativo simile a UNIX, che gestisce la memoria con paginazione a domanda, utilizza il processo Pageaemon, con parametri lotsfree= e minfree=4, e l algoritmo di sostituzione Second hance. Per l eventuale swapout, i processi sono considerati in ordine alfabetico. Notare che non si considera il parametro desfree. Gli elementi della oremap hanno i campi Proc (processo a cui è assegnato il blocco), Pag (pagina del processo caricata nel blocco) e Rif (bit di uso, utilizzato da Second hance); questi campi sono vuoti se il blocco è libero. I blocchi di indici,, 2, 3, 4, e sono riservati al sistema operativo e sono ignorati dal Pageaemon. Il Pageaemon interviene al tempo t sono quando sono presenti i processi,,,, e rimane in esecuzione per tutto il tempo necessario ad applicare la sua politica, utilizzando in modo esclusivo il processore (in altri termini, nessuno dei processi avanza in questo intervallo di tempo. onsiderando le ipotesi a), b), c) d) per la configurazione della oremap e per la posizione del puntatore al tempo t, definire per ciascuna ipotesi la configurazione della oremap e la posizione del puntatore al termine dell intervento del Pageaemon (riempire solo le caselle modificate). Inoltre elencare, con formato (proc, pag), le pagine eventualmente scaricate o i processi eventualmente scaricati. SOLUZION Ipotesi a) S. S. S. S. O. O. O. O. S. S. O. O onfigurazione della oremap e posizione del puntatore al tempo t (per esempio: il blocco 2 è assegnato alla pagina del processo, con bit di uso,e il puntatore è posizionato sul blocco 2) S. S. S. S. S. S. O. O. O. O. O. O onfigurazione della oremap e posizione del puntatore al termine dell intervento di Pageaemon Pagine scaricate: (, ), (, ), (, ) Processi scaricati: Ipotesi b) S. S. S. S. S. S. O. O. O. O. O. O S. S. S. S. S. S. O. O. O. O. O. O onfigurazione della oremap e posizione del puntatore al tempo t onfigurazione della oremap e posizione del puntatore al termine dell intervento di Pageaemon Pagine scaricate: Processi scaricati: Ipotesi c) S. S. S. S. S. S. O. O. O. O. O. O onfigurazione della oremap e posizione del puntatore al tempo t

12 S. S. S. S. S. S. O. O. O. O. O. O onfigurazione della oremap e posizione del puntatore al termine dell intervento di Pageaemon Pagine scaricate: (, ), (, 6), (, 4), (, 3), (, ) Ipotesi d) S. S. S. S. S. S. O. O. O. O. O. O Processi scaricati: onfigurazione della oremap e posizione del puntatore al tempo t S. S. S. S. S. S. O. O. O. O. O. O onfigurazione della oremap e posizione del puntatore al termine dell intervento di Pageaemon Pagine scaricate: Processi scaricati:,

13 sercizio second chance Un sistema operativo simile a UNIX, che gestisce la memoria con paginazione a domanda, utilizza il processo Pageaemon, con parametri lotsfree= e minfree=3, e l algoritmo di sostituzione Second hance. Gli elementi della oremap hanno i campi Proc (processo a cui è assegnato il blocco; il campo è vuoto se il blocco è libero); Pag (pagina del processo caricata nel blocco), Rif (bit di pagina riferita utilizzato da Second hance). l tempo t sono presenti i processi,,, e la ore Map ha la configurazione mostrata in figura, con il puntatore dell algoritmo di sostituzione posizionato sul blocco. I primi 2 blocchi della memoria fisica sono riservati al sistema operativo e sono ignorati dall algoritmo di sostituzione. Proc Pag Rif locco ore Map al tempo t Pageaemon interviene al tempo t e successivamente ogni msec. d ogni intervento, Pageaemon avanza per msec occupando in modo esclusivo il processore e scarica fino a 4 pagine (per arrivare a lotsfree pagine libere) se il numero di pagine libere è almeno minfree. Se invece il numero di pagine libere è minore di minfree, allora esegue lo swapout di uno o più processi fino ad arrivare ad almeno lotsfree pagine libere. La selezione dei processi candidati allo swapout avviene in ordine di dimensione (per primi i processi più grandi). In caso di errori di pagina, i blocchi liberi vengono assegnati in ordine crescente di indice. onsiderare la seguente evoluzione del sistema (i tempi sono espressi in millisecondi): al tempo t al tempo t+ avanza il processo Pageaemon; al tempo t+ al tempo t+ i processi,, e riferiscono nell ordine le pagine:, 3,,, 2, 6, 3, 2,,, al tempo t+ al tempo t+ avanza il processo Pageaemon; al tempo t+ al tempo t+2 i processi,, e riferiscono nell ordine le pagine: 2,,,, 4,,, 6,, 6, al tempo t+2 al tempo t+2 avanza il processo Pageaemon. Mostrare la configurazione della oremap ai tempi,,, 2 e 2 Soluzione (Modificare incrementalmente la configurazione iniziale della oremap, aggiornando anche la posizione del puntatore) Proc Pag Rif locco ore Map al tempo t+ Pagine scaricate: 2,, 4 Proc Pag Rif locco ore Map al tempo t+ Proc Pag Rif locco ore Map al tempo t+ Pagine scaricate:, 2, 6, 3, 4,, (intero processo )

14 Proc Pag Rif locco ore Map al tempo t+2 Proc - - Pag Rif - - locco ore Map al tempo t+2 Pagine scaricate: 6, 2

15 sercizio LRU locale e working set In un sistema che gestisce la memoria con paginazione, sono presenti i processi, e. Lo stato di occupazione della memoria al tempo è descritto dalla seguente ore Map, dove per ogni blocco si specifica il processo a cui appartiene la pagina caricata e l indice della pagina medesima. d esempio, nel blocco è caricata la pagina 6 del processo. Proc Pag locc o un certo tempo le tabelle delle pagine dei tre processi sono le seguenti, dove il campo Rif contiene il tempo virtuale (locale al processo) al quale è avvenuto l ultimo riferimento alla pagina. Pagina locco Rif Pagina locco Rif Pagina locco Rif Processo Processo Processo Per la gestione della memoria si utilizza un algoritmo di sostituzione LRU locale con controllo del working set. Il working set assegnato ai tre processi (inteso come numero di blocchi a disposizione del processo, anche se momentaneamente non occupati) ha dimensione. l verificarsi di un errore di pagina, la pagina riferita viene caricata in un blocco disponibile se il numero di blocchi occupati dal processo è minore del limite assegnato al suo working set; in caso contrario si applica l algoritmo di sostituzione. I blocchi disponibili vengono assegnati in ordine crescente di indice. Si chiede come si modificano la ore Map e le Tabelle delle pagine se, a partire dal tempo considerati, si verificano le seguenti sequenze di riferimenti alla memoria (considerare le due alternative): 4. lternativa : - ai tempi 2, 22, 23 e 24 il processo riferisce le pagine 2, 3,, ; - quindi ai tempi 3, 4, e 6 il processo riferisce le pagine,, 4,. lternativa 2: - ai tempi 3, 4, e 6 il processo riferisce le pagine,, 6, ; - quindi ai tempi, 2, 2 e 22 il processo riferisce le pagine,, 6,

16 Soluzione 6. lternativa : - ai tempi 2, 22, 23 e 24 il processo riferisce le pagine 2, 3,, ; - quindi ai tempi 3, 4, e 6 il processo riferisce le pagine,, 4, Proc Pag locc o Pagina locco Rif Pagina locco Rif Pagina locco Rif Processo Processo Processo. lternativa 2: - ai tempi 3, 4, e 6 il processo riferisce le pagine,, 6, ; - quindi ai tempi, 2, 2 e 22 il processo riferisce le pagine,, 6, Proc Pag locc o Pagina locco Rif Pagina locco Rif Pagina locco Rif Processo Processo Processo

17 sercizio Paginazione a domanda Un sistema operativo simile a UNIX, che gestisce la memoria con paginazione a domanda, utilizza il processo Pageaemon, con parametri lotsfree= 6 e minfree=2, e l algoritmo di sostituzione Second hance globale. Gli elementi della oremap hanno i campi Proc (processo a cui è assegnato il blocco; il campo è vuoto se il blocco è libero); Pag (pagina del processo caricata nel blocco), Rif (bit di pagina riferita utilizzato da Second hance). l tempo t sono presenti i processi,,, e la ore Map ha la configurazione mostrata in figura, con il puntatore dell algoritmo di sostituzione posizionato sul blocco 6. Proc Pag Rif locco ore Map al tempo t Il Pageaemon interviene al tempo t e successivamente ogni msec. d ogni intervento, Pageaemon avanza per msec occupando in modo esclusivo il processore e scarica pagine occupate fino a che il numero di pagine libere è pari a lotsfree+2 o, in alternativa, se il numero di pagine libere è minore di minfree, esegue lo swap out di alcuni processi. Per semplicità, la selezione dei processi candidati allo swap out avviene in ordine di dimensione (per primi i processi che occupano più blocchi), e i processi vengono scaricati finché in memoria ci sono almeno lotsfree+2 blocchi liberi. Il Pageaemon esegue anche lo swap in dei processi (sempre in ordine di dimensione), dei quali vengono caricate in memoria le sole pagine riferite al momento dello swap out. Lo swap in avviene quando il numero di blocchi liberi è pari al numero di pagine del processo da caricare più lotsfree+2. In caso di errori di pagina, i blocchi liberi vengono assegnati in ordine crescente di indice. onsiderare la seguente evoluzione del sistema:. al tempo t al tempo t+ avanza il processo Pageaemon; 2. al tempo t+ al tempo t+ avanzano i processi, e, che riferiscono nell ordine le pagine, 6,,,,,,,,,, 3. al tempo t+ al tempo t+ avanza il processo Pageaemon; 4. al tempo t+ al tempo t+2 avanzano i processi, e, che riferiscono nell ordine le pagine,,, 2, 3,,, 2,,, 6. al tempo t+2 al tempo t+2 avanza il processo Pageaemon. Mostrare la configurazione della oremap ai tempi,,, 2 e 2 Soluzione Proc Pag Rif locco ore Map al tempo t+ Scaricate le pagine:,, 6, 2, Proc Pag Rif locco ore Map al tempo t+ aricate le pagine:,,,,, Proc Pag 6 2 Rif locco ore Map al tempo t+ Scaricate le pagine:,, 3, 3,,

18 Proc Pag Rif locco ore Map al tempo t+2 aricate le pagine:,,, 2, 3,, Proc Pag 2 Rif locco ore Map al tempo t+2 Swapout dei processi e uno tra, e (ad esempio )

19 sercizio LRU globale In un sistema che gestisce la memoria con paginazione, sono presenti i processi, e. Lo stato di occupazione della memoria al tempo è descritto dalla seguente tabella, dove per ogni blocco si specifica nell ordine: il processo a cui appartiene la pagina caricata, l indice della pagina e il tempo al quale è avvenuto l ultimo riferimento alla pagina stessa. d esempio, nel blocco è caricata la pagina 6 del processo, il cui ultimo riferimento è avvenuto al tempo. SO SO SO SO SO SO,3,,,,6,,4,3,,,4, Per la gestione della memoria si utilizza un algoritmo di sostituzione LRU globale. Si considerino le seguenti sequenze di eventi (da considerare in alternativa): a) Il processo riferisce la pagina 3 al tempo 3, la pagina 6 al tempo 4 e la pagina 4 al tempo ; b) Il processo riferisce la pagina al tempo 3, la pagina al tempo 4 e la pagina al tempo ; c) Il processo riferisce la pagina 4 al tempo 3, la pagina al tempo 4 e la pagina al tempo ; ire quali pagine vengono scaricate dalla memoria e caricate in memoria ai tempi t= 3, t=4 e t=: Soluzione (a) (b) (c) t= Pagina scaricata Pagina caricata... Nel blocco

20 sercizio Working set Un sistema simile a Windows gestisce la memoria con paginazione a domanda mediante un Working Set Manager. un certo tempo, lo stato di occupazione della memoria (senza considerare i blocchi riservati al sistema operativo) è quello descritto nella seguente ore Map, i cui elementi hanno valore nullo se il blocco è libero, o altrimenti identificano il processo e la pagina a cui il blocco è assegnato.,6,,,4,2,,,,6,2,,,, Nel sistema sono presenti i processi, e, le cui tabelle delle pagine sono le seguenti (il campo TempoRif registra il tempo virtuale del processo al quale è avvenuto l ultimo riferimento alla pagina): Pagina locco TempoRif Pagina locco TempoRif Pagina locco TempoRif Processo - Processo - 4 Processo - 6 ogni processo è assegnato un WorkingSet mmissibile di 4 pagine. Per ogni pagina riferita da un processo che avanza, si procede nel modo seguente: Se la pagina è presente in memoria, si scrive il valore attuale del tempo virtuale del processo nel campo TempoRif della tabella delle pagine. Se si verifica un PageFault, la pagina riferita viene caricata in un blocco disponibile (anche se il numero di pagine caricate, o insieme residente, supera la dimensione del Working Set mmissibile), registrando il valore attuale del tempo virtuale del processo nel campo TermpoRif. I blocchi disponibili vengono assegnati in ordine crescente di indice. Il Working Set Manager viene attivato quando il numero di blocchi disponibili si riduce a 2, e si comporta nel modo seguente: - considera i soli processi la cui dimensione dell insieme residente (numero di pagine caricate in memoria) superi quello del WorkingSet mmissibile (che è 4 per tutti i processi) e per questi processi ordina globalmente le pagine per valori decrescenti del parametro TempoVirtuale- TempoRif, dove TempoVirtuale è il valore attuale del tempo virtuale del processo; - scarica dalla memoria le pagine secondo questo ordinamento, fino a quando il numero di blocchi disponibili diventa uguale a. In caso di parità tra due o più pagine si considera l ordine alfabetico dei processi. partire dal tempo considerato il sistema evolve nel modo seguente: vanza il processo, che ai tempi virtuali 2, 3, 4 e riferisce rispettivamente le pagine, 2,, e vanza il processo, che ai tempi virtuali,, 2, 3 e 4 riferisce rispettivamente le pagine 6,,, 6 e. Si chiede la configurazione della oremap e delle tabelle delle pagine dei 3 processi al termine dei punti e 2. Nei casi nei quali viene eseguito il Working Set Manager indicare anche il tempo virtuale dei processi al momento dell esecuzione del Working Set Manager, e quante e quali pagine vengono rimosse. Soluzione ) onfigurazione della oremap e delle tabelle delle pagine al termine del punto :,6,,,,,4,2,,,,6,2,,,,

21 Pagina locco TempoRif Pagina locco TempoRif Pagina locco TempoRif Processo - Processo - 4 Processo - 6 Non è stato eseguito il Working Set Manager 2) onfigurazione della oremap e delle tabelle delle pagine al termine del punto 2:,6,,,,,,4,2,,,,,6,2,,,, Pagina locco TempoRif Pagina locco TempoRif Pagina locco TempoRif Processo - Processo - 4 Processo - 6 Viene quindi eseguito il Working Set Manager che rimuove 6 pagine dei soli processi e. Il tempo attuale del processo è: Il tempo attuale del processo è: 6 TempoVirtuale- TempoRif delle pagine dei processi e : 6. 3; ; 2 ; 4 ; 4; 6 2; ;. 2; 4; 2 3; ; 6 ; ; ; Vengono quindi rimosse le pagine:,, 4, 2,, 6,6,,,,,,2,,,,, Pagina locco TempoRif Pagina locco TempoRif Pagina locco TempoRif

22 4 4 2 Processo - Processo - 4 Processo - 6

Docente Prò Giuseppe - Corso PENTEST MIND PROJECT A cura di Prò Giuseppe

Docente Prò Giuseppe - Corso PENTEST MIND PROJECT A cura di Prò Giuseppe A cura di Prò Giuseppe GESTORE DELLA MEMORIA Simula l esistenza di una pluralità di memoria centrale ciascuna associata ad uno dei processi virtuali generati dal nucleo, mascherando ai livelli successivi

Dettagli

GESTIONE DELLA MEMORIA CENTRALE

GESTIONE DELLA MEMORIA CENTRALE GESTIONE DELLA MEMORIA CENTRALE E MEMORIA VIRTUALE 7.1 Gestione della memoria Segmentazione Segmentazione con paginazione Memoria Virtuale Paginazione su richiesta Sostituzione delle pagine Trashing Esempi:

Dettagli

Sistemi Operativi Esercizi Gestione Memoria

Sistemi Operativi Esercizi Gestione Memoria Sistemi Operativi Esercizi Gestione Memoria Docente: Claudio E. Palazzi cpalazzi@math.unipd.it Crediti per queste slides ad A. Memo e T. Vardanega Sistemi Operativi - C. Palazzi 64 Esercizio 1 Dato un

Dettagli

Gestione della memoria

Gestione della memoria Gestione della memoria Gestione della memoria In un sistema multiprogrammato il numero di processi è > del numero di processori, ciò implica: unità di elaborazione virtuale memoria virtuale Un gestore

Dettagli

I processi Unix. Entry della tabella dei processi

I processi Unix. Entry della tabella dei processi I processi Unix Ciascun processo Unix può evolvere in stato utente o in stato kernel. Il passaggio dall uno all altro stato avviene mediante SVC. Poiché il processo può andare in attesa di un evento nell

Dettagli

Corso di Informatica

Corso di Informatica Corso di Informatica Modulo T4 3-Gestione della memoria 1 Prerequisiti Rilocazione dinamica Spazio degli indirizzi Descrittore di processo Descrittore della memoria 2 1 Introduzione Una volta conosciute

Dettagli

Esercizio: memoria virtuale

Esercizio: memoria virtuale Siano dati un indirizzo logico con la struttura ed il contenuto mostrati in figura, dove è anche riportata la funzione di rilocazione. Si indichi l indirizzo fisico corrispondente all indirizzo logico

Dettagli

Esercizio: memoria virtuale

Esercizio: memoria virtuale Siano dati un indirizzo logico con la struttura ed il contenuto mostrati in figura, dove è anche riportata la funzione di rilocazione. Si indichi l indirizzo fisico corrispondente all indirizzo logico

Dettagli

Memoria Virtuale. Alessandro A. Nacci ACSO 2014/2014

Memoria Virtuale. Alessandro A. Nacci ACSO 2014/2014 Memoria Virtuale Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 2014/2014 1 2 Algoritmo LRU! Buone prestazioni in media! Utilizza bit di controllo che riportano le informazioni sugli accessi alle

Dettagli

Sistemi Operativi: Prof.ssa A. Rescigno Anno Acc. 2008-2009. Esercitazione. Memoria virtuale

Sistemi Operativi: Prof.ssa A. Rescigno Anno Acc. 2008-2009. Esercitazione. Memoria virtuale Sistemi Operativi: Prof.ssa A. Rescigno Anno Acc. 2008-2009 Esercitazione Università di Salerno Memoria virtuale 1. Si assuma che un processo abbia m frames (inizialmente tutti vuoti) a disposizione e

Dettagli

17. Qual è il primo indirizzo della subnet cui appartiene un host indirizzo /27? /27

17. Qual è il primo indirizzo della subnet cui appartiene un host indirizzo /27? /27 ICD - Corso di Reti di Calcolatori e Comunicazione Digitale Esercizi B CLASSLESS ADDRESSING 17. Qual è il primo indirizzo della subnet cui appartiene un host indirizzo 167.199.170.82/27? 167.199.170.64/27

Dettagli

Gestione della Memoria

Gestione della Memoria Gestione della Memoria Informatica B Il modello della memoria 2 E un modello lineare La memoria è una sequenza di celle numerate da 0 fino a un valore massimo M Il numero che identifica ogni cella è detto

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 205-6 Pietro Frasca Lezione 3 Martedì 7--205 Paginazione su richiesta Con la tecnica della paginazione

Dettagli

Simuliamo ora il funzionamento di LRU sulla reference string data:

Simuliamo ora il funzionamento di LRU sulla reference string data: 1. Un computer ha quattro frame, i cui istanti di caricamento, di ultimo riferimento e i reference bit sono riportati nella seguente tabella: Frame Caric. Rifer. R 2 135 287 1 1 240 250 1 0 169 253 0 3

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16 Pietro Frasca Lezione 11 Martedì 10-11-2015 1 Memoria partizionata Le tecniche di memoria partizionata

Dettagli

Gestione della memoria

Gestione della memoria Gestione della memoria centrale Gestione della memoria Concetti generali. Swapping. Allocazione contigua di memoria. Paginazione. Segmentazione. Segmentazione con paginazione. Esempio: Pentium Intel Background

Dettagli

Il Gestore della Memoria. Tecnica a Partizioni Fisse e a Partizioni Variabili

Il Gestore della Memoria. Tecnica a Partizioni Fisse e a Partizioni Variabili Il Gestore della Memoria Tecnica a Partizioni Fisse e a Partizioni Variabili Compiti del gestore della Memoria Mantenere traccia dello stato, libera o occupata, di ciascuna zona della memoria. Assegnare

Dettagli

Basi di Dati e Sistemi Informativi. Organizzazione fisica dei dati. Corso di Laurea in Ing. Informatica Ing. Gestionale Magistrale

Basi di Dati e Sistemi Informativi. Organizzazione fisica dei dati. Corso di Laurea in Ing. Informatica Ing. Gestionale Magistrale Giuseppe Loseto Corso di Laurea in Ing. Informatica Ing. Gestionale Magistrale Struttura DBMS Gestore delle interrogazioni Decide le strategie di accesso ai dati per rispondere alle interrogazioni Gestore

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 10 Giovedì 7-11-2013 1 Gestione della memoria La memoria principale è

Dettagli

Sistemi operativi 2/ed Paolo Ancilotti, Maurelio Boari, Anna Ciampolini, Giuseppe Lipari Copyright 2008 The McGraw-Hill Companies srl

Sistemi operativi 2/ed Paolo Ancilotti, Maurelio Boari, Anna Ciampolini, Giuseppe Lipari Copyright 2008 The McGraw-Hill Companies srl SOLUZIONI DEI PROBLEMI DEL CAPITOLO 4. Soluzione: Adottando lo schema best-fit la partizione libera utilizzata per allocare un segmento di dimensione pari a 56 byte è quella le cui dimensioni siano le

Dettagli

Esercitazione E2 Memoria virtuale

Esercitazione E2 Memoria virtuale Esercitazione E2 Memoria virtuale Sistemi Operativi - prof. Silvio Salza - a.a. 2008-2009 E2-1 Memoria virtuale 1 Si consideri un sistema a memoria virtuale con indirizzi virtuali a 32 bit, indirizzi fisici

Dettagli

GESTIONE DELLA MEMORIA CENTRALE

GESTIONE DELLA MEMORIA CENTRALE GESTIONE DELLA MEMORIA CENTRALE E MEMORIA VIRTUALE 7.1 Gestione della memoria Segmentazione Segmentazione con paginazione Memoria Virtuale Paginazione su richiesta Sostituzione delle pagine Trashing Esempi:

Dettagli

SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI

SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI ESERCIZIO 1 (10 Punti) Si implementi una rete sequenziale la cui uscita valga Z=1 solo quando viene riconosciuta la sequenza in ingresso

Dettagli

La gerarchia delle memorie

La gerarchia delle memorie La gerarchia delle memorie Gestione della memoria Ogni processo, per avanzare necessità che il relativo programma risieda nella memoria centrale, Tale programma è costituito da memoria e dati. Lo spazio

Dettagli

Sistemi operativi e distribuiti

Sistemi operativi e distribuiti Sistemi operativi e distribuiti La memoria virtuale Memoria Virtuale Separazione della memoria logica da quella fisica Un programma potrebbe risiedere in memoria solo parzialmente Lo spazio di indirizzamento

Dettagli

Matlab/Octave - Esercitazione 13

Matlab/Octave - Esercitazione 13 Facoltà di Ingegneria Industriale Dipartimento di Elettronica e Informazione MATLAB/Octave Laurea in Ingegneria - Esercitazione Energetica, 13 Meccanica e dei Trasporti Matlab/Octave - Esercitazione 13

Dettagli

Sistemi operativi - Concetti ed esempi -Settima edizione

Sistemi operativi - Concetti ed esempi -Settima edizione Capitolo 9: Memoria virtuale Capitolo 9: Memoria virtuale Introduzione Paginazione su richiesta Copiatura su scrittura Sostituzione delle pagine Allocazione di frame Paginazione degenere (thrashing) File

Dettagli

GESTIONE DELLA MEMORIA CENTRALE 6.1 D. - UNICAL

GESTIONE DELLA MEMORIA CENTRALE 6.1 D. - UNICAL GESTIONE DELLA MEMORIA CENTRALE 6.1 Gestione della Memoria Background Spazio di indirizzi Swapping Allocazione Contigua Paginazione 6.2 Background Per essere eseguito un programma deve trovarsi (almeno

Dettagli

Esercitazione su Gerarchie di Memoria

Esercitazione su Gerarchie di Memoria Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,

Dettagli

Modello della memoria in Unix. Unix: Gestione della Memoria. Gestione della memoria in UNIX - fondamenti. Gestione della memoria in UNIX - storia

Modello della memoria in Unix. Unix: Gestione della Memoria. Gestione della memoria in UNIX - fondamenti. Gestione della memoria in UNIX - storia Modello della memoria in Unix I processi Unix lavorano su uno spazio di indirizzamento virtuale Es. 0,..., 2 32 1 su indirizzi a 32bit Ogni processo ha uno spazio indirizzi separato per i segmenti text,

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2016-17 Pietro Frasca Lezione 12 Martedì 22-11-2016 Partizioni variabili Un miglioramento dell uso

Dettagli

Gestione della memoria. Introduzione Swapping Allocazione contigua Paginazione

Gestione della memoria. Introduzione Swapping Allocazione contigua Paginazione Gestione della memoria Introduzione Swapping Allocazione contigua Paginazione Introduzione In un sistema monoprogrammato la memoria centrale è divisa in due parti: una per il sistema operativo, l altra

Dettagli

SISTEMI OPERATIVI. Gestione della memoria. Gestione della memoria. Partizionamento Paginazione Segmentazione Memoria virtuale. 08.

SISTEMI OPERATIVI. Gestione della memoria. Gestione della memoria. Partizionamento Paginazione Segmentazione Memoria virtuale. 08. SISTEMI OPERATIVI 08.a Gestione della memoria Gestione della memoria Partizionamento Paginazione Segmentazione Memoria virtuale 1 Obiettivi La gestione della memoria (effettuata dal SO usando gli accorgimenti

Dettagli

Corso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI

Corso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI Corso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI 1. Si consideri il programma C seguente (gli #include necessari sono omessi): / programma principale / 1.

Dettagli

Gestione della Memoria

Gestione della Memoria Gestione della Memoria Multiprogrammazione e gestione della memoria L obiettivo primario della multiprogrammazione e` l uso efficiente delle risorse computazionali: Efficienza nell uso della CPU Velocita`

Dettagli

Università degli Studi di Padova - Corso di Laurea in Informatica

Università degli Studi di Padova - Corso di Laurea in Informatica Sistemi Operativi 17 giugno 2016 er. A Università degli Studi di Padova - Corso di Laurea in Informatica Regole dell'esame Il presente esame scritto deve essere svolto in forma individuale in un tempo

Dettagli

INFORMATICA GENERALE. Informatica Generale

INFORMATICA GENERALE. Informatica Generale INFORMATICA GENERALE a.a. 006/007 COGNOMI A-L Silvano Antonelli -Ricevimento : durante il corso: Martedì ore 5.0 presso Dipartimento di Informatica, Largo Pontecorvo Stanza 94 negli altri periodi: su appuntamento

Dettagli

Gestione Memoria. Gestione della memoria

Gestione Memoria. Gestione della memoria Gestione Memoria Gestione della memoria Il sistema operativo ha il compito di: Assegnare ad ogni processo la memoria di cui ha bisogno per la sua esecuzione Isolare i processi facendo in modo che i processi

Dettagli

SISTEMI OPERATIVI. Gestione della memoria Domande di verifica. Luca Orrù Centro Multimediale Montiferru 18/06/2007

SISTEMI OPERATIVI. Gestione della memoria Domande di verifica. Luca Orrù Centro Multimediale Montiferru 18/06/2007 2007 SISTEMI OPERATIVI Gestione della memoria Domande di verifica Luca Orrù Centro Multimediale Montiferru 18/06/2007 Gestione della memoria 1. Si descriva il concetto di memoria virtuale (esame del 19-06-2006)

Dettagli

Gestione della memoria per sistemi multiprogrammati. Obiettivi. Partizioni fisse. Partizioni fisse. Fondamenti di Informatica

Gestione della memoria per sistemi multiprogrammati. Obiettivi. Partizioni fisse. Partizioni fisse. Fondamenti di Informatica FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Gestione della memoria centrale 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide

Dettagli

Struttura interna del Sistema Operativo. 3. La gestione della memoria virtuale

Struttura interna del Sistema Operativo. 3. La gestione della memoria virtuale Struttura interna del Sistema Operativo 3. La gestione della memoria virtuale Il concetto di memoria virtuale Separare il concetto di spazio di indirizzamento di un programma eseguibile e dimensione effettiva

Dettagli

Sistemi Operativi Il Sistema Operativo Windows (parte 3)

Sistemi Operativi Il Sistema Operativo Windows (parte 3) Sistemi Operativi Il Sistema Operativo Windows (parte 3) Docente: Claudio E. Palazzi cpalazzi@math.unipd.it Crediti per queste slides al Prof. Tullio Vardanega Architettura di NTFS 1 NTFS file system adottato

Dettagli

La macchina di Von Neumann

La macchina di Von Neumann Università degli Studi di Palermo Facoltà di Ingegneria La macchina di Edoardo Ardizzone & Ignazio Infantino Appunti per il corso di Fondamenti di Informatica Corso di Laurea in Ingegneria Informatica

Dettagli

Il concetto di memoria virtuale. Struttura interna del Sistema Operativo. Memoria virtuale: indirizzi virtuali. Codifica Esadecimale

Il concetto di memoria virtuale. Struttura interna del Sistema Operativo. Memoria virtuale: indirizzi virtuali. Codifica Esadecimale Il concetto di memoria virtuale Struttura interna del Sistema Operativo 3. La gestione della memoria virtuale 25 marzo 2004 Separare il concetto di spazio di indirizzamento di un programma eseguibile e

Dettagli

Memoria virtuale. Riassumendo Meccanismo di traduzione indirizzi con tabella TLB Ogni processo ha la sua PMT Politiche della memoria virtuale E

Memoria virtuale. Riassumendo Meccanismo di traduzione indirizzi con tabella TLB Ogni processo ha la sua PMT Politiche della memoria virtuale E Spazio di indirizzamento virtuale Riprendiamo lo spazio di indirizzamento virtuale del programma di inversione stringa LO SPAZIO DI INDIRIZZAMENTO VIRTUALE DI UN PROCESSO É Spazio di indirizzamento virtuale

Dettagli

8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache

8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene

Dettagli

Sistemi operativi e distribuiti

Sistemi operativi e distribuiti Sistemi operativi e distribuiti La memoria Indirizzi fisici e indirizzi logici Importante separazione di concetti Ci permette di separare la parte software da la parte hardware Indirizzo logico (o virtuale):

Dettagli

MEMORIA VIRTUALE. G. Frosini Memoria virtuale Slide 1

MEMORIA VIRTUALE. G. Frosini Memoria virtuale Slide 1 MEMORIA VIRTUALE G. Frosini Memoria virtuale Slide 1 MEMORIA VIRTUALE Programma: utilizza indirizzi che prendono il nome di indirizzi logici: l insieme degli indirizzi logici costituisce il cosiddetto

Dettagli

Sistemi Operativi. 5 Gestione della memoria

Sistemi Operativi. 5 Gestione della memoria Gestione della memoria Compiti del gestore della memoria: Tenere traccia di quali parti della memoria sono libere e quali occupate. Allocare memoria ai processi che ne hanno bisogno. Deallocare la memoria

Dettagli

ARCHITETTURA DEI CALCOLATORI

ARCHITETTURA DEI CALCOLATORI A09 139/3 Graziano Frosini Giuseppe Lettieri ARCHITETTURA DEI CALCOLATORI VOLUME III ASPETTI ARCHITETTURALI AVANZATI E NUCLEO DI SISTEMA OPERATIVO Con riferimento al Personal Computer all ambiente di

Dettagli

Sistema Operativo - Gestione della Memoria lista argomenti di studio

Sistema Operativo - Gestione della Memoria lista argomenti di studio Sistema Operativo - Gestione della Memoria lista argomenti di studio Istruzioni assembly salti assoluti salti relativi Linking Rilocazione Statica Istruzioni rilocabili (salti relativi) Istruzioni Non

Dettagli

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione: Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.

Dettagli

Codifica dell informazione

Codifica dell informazione Codifica dell informazione Gli algoritmi sono costituiti da istruzioni (blocchi sequenziali, condizionali, iterativi) che operano su dati. Per trasformare un programma in una descrizione eseguibile da

Dettagli

Organizzazione di un SO monolitico

Organizzazione di un SO monolitico Organizzazione di un SO monolitico Applicazioni Interprete di comandi (shell) Interfaccia grafica (desktop) Gestore del Gestore delle processore / Gestore della periferiche/ Scheduler(s) memoria dispositivi

Dettagli

Esercizi svolti sulle cache - Soluzioni

Esercizi svolti sulle cache - Soluzioni Esercizi svolti sulle cache - Soluzioni 1. Si progetti una cache di 16K a 8 vie per un sistema con indirizzamento al byte di 32bit, bus dati a 32 bit, bus indirizzi a 30bit, e word di 4 byte. In quale

Dettagli

Il supporto al sistema operativo

Il supporto al sistema operativo Politecnico di Milano Il supporto al sistema operativo Prof. Mariagiovanna Sami sami@elet.polimi.it 2007- Obiettivi e Funzioni Perché introdurre il sistema operativo? Convenienza Rende più facile usare

Dettagli

Esempio: quanto mi piace questo corso! qufuafantofo mifi pifiafacefe qufuefestofo coforsofo!

Esempio: quanto mi piace questo corso! qufuafantofo mifi pifiafacefe qufuefestofo coforsofo! Esercizio 1 Scrivere un programma che acquisisca da tastiera una sequenza di caratteri terminata da! e riporti sul monitor una sequenza derivata dalla precedente secondo le regole dell alfabeto farfallino

Dettagli

Sistemi Operativi Il Sistema Operativo Windows (parte 2)

Sistemi Operativi Il Sistema Operativo Windows (parte 2) Sistemi Operativi Il Sistema Operativo Windows (parte 2) Docente: Claudio E. Palazzi cpalazzi@math.unipd.it Crediti per queste slides al Prof. Tullio Vardanega Gestione della memoria 1 Ogni processo dispone

Dettagli

Il Sistema Operativo

Il Sistema Operativo Il Sistema Operativo Il sistema operativo Con il termine sistema operativo si intende l insieme di programmi e librerie che opera direttamente sulla macchina fisica mascherandone le caratteristiche specifiche

Dettagli

SOLUZIONI: Memoria virtuale

SOLUZIONI: Memoria virtuale SOLUZIONI: Memoria virtuale INTRODUZIONE Memoria Virtuale: Si parla di memoria virtuale quando la memoria principale viene utilizzata come cache per la memoria di massa (dischi, nastri): - I programmi

Dettagli

Esercitazione su Gerarchie di Memoria

Esercitazione su Gerarchie di Memoria Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,

Dettagli

Esercizi sulla macchina assembler, strutturazione a livelli, spazio di indirizzamento

Esercizi sulla macchina assembler, strutturazione a livelli, spazio di indirizzamento Architettura degli Elaboratori, a.a. 2005-06 Esercizi sulla macchina assembler, strutturazione a livelli, spazio di indirizzamento Esercizio 1 (svolto) a) Compilare in assembler Risc (Cap. V) un programma

Dettagli

Memory management 49

Memory management 49 Memory management 49 Gestione della memoria I processi Unix lavorano su uno spazio di indirizzamento virtuale (Es. 0,..., 2 32 1 su indirizzi i i a 32 bit); Ogni processo ha uno spazio indirizzi separato

Dettagli

YYY02 Esercizi per Teoria. Esercizi per preparazione alla prova scritta

YYY02 Esercizi per Teoria. Esercizi per preparazione alla prova scritta YYY02 Esercizi per Teoria Esercizi per preparazione alla prova scritta Esercizio YYY02_02 - Busy Waiting In linguaggio ANSI C, siano dichiarate le seguenti variabili, e siano queste variabili debitamente

Dettagli

Strutture fisiche e strutture di accesso ai dati

Strutture fisiche e strutture di accesso ai dati Strutture fisiche e strutture di accesso ai dati 1 A L B E R T O B E L U S S I P R I M A P A R T E A N N O A C C A D E M I C O 2 0 1 2-2 0 1 3 Gestore dei metodi di accesso 2 E il modulo del DBMS che esegue

Dettagli

La memoria-gerarchia. Laboratorio di Informatica - Lezione 3 - parte I La memoria - La rappresentazione delle informazioni

La memoria-gerarchia. Laboratorio di Informatica - Lezione 3 - parte I La memoria - La rappresentazione delle informazioni La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso, misurata in base al tempo impiegato dal processore per accedere ad uno specificato indirizzo

Dettagli

Esempi di domande della seconda provetta

Esempi di domande della seconda provetta Esempi di domande della seconda provetta Data la seguente stringa di riferimenti a pagine virtuali: S = 1, 7, 5, 1, 2, 1, 7, 1, 5, 7, 2, 1, 5 valutare la percentuale di Page Fault se il rimpiazzamento

Dettagli

Unix: Gestione della Memoria

Unix: Gestione della Memoria Unix: Gestione della Memoria 1 Modello della memoria in Unix I processi Unix lavorano su uno spazio di indirizzamento virtuale Es. 0,...,2 32 1 su indirizzi a 32bit Ogni processo ha uno spazio indirizzi

Dettagli

Gestione della memoria in UNIX - storia. Gestione della memoria in UNIX - fondamenti. Unix: Gestione della Memoria. Modello della memoria in Unix

Gestione della memoria in UNIX - storia. Gestione della memoria in UNIX - fondamenti. Unix: Gestione della Memoria. Modello della memoria in Unix Unix: Gestione della Memoria Gestione della memoria in UNIX - storia Fino a 3BSD (1978): solo segmentazione con swapping; Da 3BSD: segmentazione e paginazione; Da 4BSD (1983): segmentazione e paginazione

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La

Dettagli

9. Memoria Virtuale. 9. Memoria Virtuale. 9. Memoria Virtuale

9. Memoria Virtuale. 9. Memoria Virtuale. 9. Memoria Virtuale 1 (es. 1) Consideriamo un processo con m frame inizialmente vuoti. La stringa di riferimento è lunga p e contiene riferimenti a n pagine diverse. Per un qualsiasi algoritmo di rimpiazzamento: a) qual è

Dettagli

9. Memoria Virtuale. 9. Memoria Virtuale. 9. Memoria Virtuale

9. Memoria Virtuale. 9. Memoria Virtuale. 9. Memoria Virtuale 1 (es. 1) Consideriamo un processo con m frame inizialmente uoti. La stringa di riferimento è lunga p e contiene riferimenti a n pagine dierse. Per un qualsiasi algoritmo di rimpiazzamento: a) qual è il

Dettagli

Architettura dei calcolatori e sistemi operativi. M2 Organizzazione della memoria virtuale Struttura dello spazio virtuale kernel e utente

Architettura dei calcolatori e sistemi operativi. M2 Organizzazione della memoria virtuale Struttura dello spazio virtuale kernel e utente Architettura dei calcolatori e sistemi operativi M2 Organizzazione della memoria virtuale Struttura dello spazio virtuale kernel e utente 18.01.2015 Architettura Intel x64 Lo spazio di indirizzamento virtuale

Dettagli

La Gestione della Memoria

La Gestione della Memoria La Gestione della Memoria Gestione della Memoria Centrale A livello hardware: ogni sistema di elaborazione è equipaggiato con un unico spazio di memoria. Compiti del Sistema Operativo: allocare memoria

Dettagli

La gestione della memoria. Lezione 16 Sistemi Operativi

La gestione della memoria. Lezione 16 Sistemi Operativi La gestione della memoria Lezione 16 Sistemi Operativi La memoria come risorsa La memoria centrale è una risorsa fondamentale di un sistema di calcolo L accesso a memoria centrale è una delle operazioni

Dettagli

Sistemi Operativi. Il file system Casi di studio. Sistemi Operativi. Corso di laurea in Informatica. AA 2002/03 Bruschi, Rosti

Sistemi Operativi. Il file system Casi di studio. Sistemi Operativi. Corso di laurea in Informatica. AA 2002/03 Bruschi, Rosti Il file system Casi di studio 1 CP/M Control Program for Microcomputer Predecessore del MS-DOS Dimensione media 16K File system predisposto per Floppy Allocazione dei file come lista-linkata di blocchi

Dettagli

SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015

SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015 SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (7 punti) Disegnare il circuito

Dettagli

I formati delle istruzioni

I formati delle istruzioni Appunti di Calcolatori Elettronici Le istruzioni I formati delle istruzioni... 1 Criteri generali di progettazione dei formati delle istruzioni... 2 Cenni all indirizzamento... 4 Indirizzamento immediato...

Dettagli

Si può simulare una struttura di directory a multilivelli con una struttura di directory a singolo livello?"

Si può simulare una struttura di directory a multilivelli con una struttura di directory a singolo livello? Si può simulare una struttura di directory a multilivelli con una struttura di directory a singolo livello?" SOL Se è permesso che i nomi dei file abbiano lunghezza arbitraria, basta associare al nome

Dettagli

Codifica dei Numeri. Informatica ICA (LC) 12 Novembre 2015 Giacomo Boracchi

Codifica dei Numeri. Informatica ICA (LC) 12 Novembre 2015 Giacomo Boracchi Codifica dei Numeri Informatica ICA (LC) 12 Novembre 2015 Giacomo Boracchi giacomo.boracchi@polimi.it Rappresentazione dei Numeri Codifica dei Numeri in Base 10 Le cifre che abbiamo a disposizione sono

Dettagli

Esercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1

Esercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1 Esercizio 1 Sia data una memoria cache di tipo a indirizzamento diretto (direct-mapped), con blocchi di dimensioni pari a una sola parola per blocco, e contenente. La parola è lunga 16 bit, e la memoria

Dettagli

Cognome Nome Matricola Ordin.

Cognome Nome Matricola Ordin. Basi di dati II, primo modulo Tecnologia delle basi di dati Prova parziale 27 marzo 2009 Compito A Scrivere il nome su questo foglio e su quello protocollo. Rispondere su questo foglio, eventualmente con

Dettagli

Gestione della Memoria. Sistemi Operativi T AA

Gestione della Memoria. Sistemi Operativi T AA Gestione della Memoria Sistemi Operativi T AA 2009-2010 1 Multiprogrammazione e gestione memoria Obiettivo primario della multiprogrammazione è l uso efficiente delle risorse computazionali: Efficienza

Dettagli

Macchina di Riferimento: argomenti

Macchina di Riferimento: argomenti Macchina di Riferimento: argomenti L'architettura di una macchina MIPS Organizzazione della memoria I registri della CPU L'esecuzione dei programmi Il ciclo fetch-execute Il simulatore SPIM 1 Architettura

Dettagli

Sistemi Operativi GESTIONE DELLA MEMORIA CENTRALE. D. Talia - UNICAL. Sistemi Operativi 6.1

Sistemi Operativi GESTIONE DELLA MEMORIA CENTRALE. D. Talia - UNICAL. Sistemi Operativi 6.1 GESTIONE DELLA MEMORIA CENTRALE 6.1 Gestione della Memoria Background Spazio di indirizzi Swapping Allocazione Contigua Paginazione 6.2 Background Per essere eseguito un programma deve trovarsi (almeno

Dettagli

di correggere 2 bit, purché siano contigui

di correggere 2 bit, purché siano contigui UNIVERSITÀ EGLI STUI I CAMERINO - LAUREA IN INFORMATICA I Q U E S T I O N A R I O 1) Quali tra le seguenti rappresenta il valore corretto di un codice di Hamming con h=3 del valore originario: 0x2B18 a)

Dettagli

19/09/14. Il codice ASCII. Altri codici importanti. Extended ASCII. Tabella del codice ASCII a 7 bit. Prof. Daniele Gorla

19/09/14. Il codice ASCII. Altri codici importanti. Extended ASCII. Tabella del codice ASCII a 7 bit. Prof. Daniele Gorla Il codice ASCII ASCII è un acronimo per American Standard Code for Information Interchange Nato nell IBM nel 1961, diventa standard ISO (International Organization for Standardization) nel 1968. Codifica

Dettagli

Sistemi Operativi Esercizi Ricapitolazione. Docente: Claudio E. Palazzi

Sistemi Operativi Esercizi Ricapitolazione. Docente: Claudio E. Palazzi Sistemi Operativi Esercizi Ricapitolazione Docente: Claudio E. Palazzi cpalazzi@math.unipd.it Problema Numerosi operai in una fabbrica preparano un unico prodotto con l utilizzo di na quantità del componente

Dettagli

Nel microprocessore 8086 abbiamo una gran quantità di registri

Nel microprocessore 8086 abbiamo una gran quantità di registri I registri del microprocessore 8086 Nel microprocessore 8086 abbiamo una gran quantità di registri AH AL AX 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 B H B L BX 1 0 1 0 1 0 0 1 1 1 0 1 1 0 1 0 C H C L CX 1 0 1 1

Dettagli

Famiglia dei processori INTEL

Famiglia dei processori INTEL Famiglia dei processori INTEL 1975 2002 8080-8086 - 80286-80386 - 80486 - Pentium - Pentium II-III-IV - Itanium Compatibilità del SW (assemby) 8086 80286 80386 80486 Pentium Pentium III Perché studiare

Dettagli

AXO. Operativi. Architettura dei Calcolatori e Sistemi. memoria virtuale

AXO. Operativi. Architettura dei Calcolatori e Sistemi. memoria virtuale AXO Architettura dei Calcolatori e Sistemi Operativi memoria virtuale concetto di memoria virtuale Separare il concetto di: spazio di indirizzamento di un programma eseguibile e dimensione effettiva della

Dettagli

Si avrà quindi Logical Address e Physical Address

Si avrà quindi Logical Address e Physical Address C1 APPENDICE. SIMULATORE DEGLI INDIRIZZI Permette di svolgere esercizi di traduzione da indirizzi logici a indirizzi fisici. Esempio con tabella delle pagine a 1 livello Tabella delle pagine a 1 livello

Dettagli

Marco Listanti. Indirizzamento IP. DIET Dept. Telecomunicazioni (Canale 2) - Prof. Marco Listanti - A.A. 2016/2017

Marco Listanti. Indirizzamento IP. DIET Dept. Telecomunicazioni (Canale 2) - Prof. Marco Listanti - A.A. 2016/2017 Marco Listanti Esercizi i 7 Indirizzamento IP Frammentazione IP Esercizio 1 (1) Si identifichi la classe a cui appartengono i seguenti indirizzi IP 11100101 01011110 01101110 00110011 101.123.5.45 231.201.5.45

Dettagli

Descrivere i vantaggi di un sistema a memoria virtuale

Descrivere i vantaggi di un sistema a memoria virtuale Descrivere i vantaggi di un sistema a memoria virtuale Concetti fondamentali! Paginazione su richiesta (Demand paging)! Algoritmi di sostituzione delle pagine! Algoritmi di allocazione dei frame! Il problema

Dettagli

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione: Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 19 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.

Dettagli

Miglioramento delle prestazioni

Miglioramento delle prestazioni Miglioramento delle prestazioni Migliorare sia larghezza di banda sia latenza: uso di cache multiple Introdurre una cache separata per istruzioni e dati (split cache) Beneficio: Le operazioni di lettura/scrittura

Dettagli

Varie tipologie di memoria

Varie tipologie di memoria Varie tipologie di memoria velocita` capacita` registri CPU memoria cache memoria secondaria (Hard Disk) Gestione della memoria Una parte della viene riservata per il SO I programmi per poter essere eseguiti

Dettagli

Memoria Virtuale e I/O

Memoria Virtuale e I/O Memoria Virtuale e I/O Paolo Baldan Baldan@dsi.unive.it Introduzione CPU - progettazione - prestazioni ideali Le prestazioni reali sono influenzate (pesantemente) da memoria e I/O. Memoria - gerarchie

Dettagli

Gerarchie di memoria Memorie a componenti dinamici 1

Gerarchie di memoria Memorie a componenti dinamici 1 Gerarchie di memoria Memorie a componenti dinamici 1 Denominate Dynamic RAM Memorizzazione su componenti capacitivi 1 transistor per bit (4-6 per Static RAM), dunque maggiore densità Richiede un ciclo

Dettagli

Registri della CPU. Memoria Centrale. Memoria di Massa. Memorie di altri sistemi in rete

Registri della CPU. Memoria Centrale. Memoria di Massa. Memorie di altri sistemi in rete + Veloce + Vicina alla CPU + Costosa Registri della CPU Memoria cache di primo livello sul microprocessore L1 - Capiente Memoria cache di secondo livello sul microprocessore L2 Memoria Centrale - Veloce

Dettagli