8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache

Transcript

1 Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene 256 parole (da 16 bit) Si chiede di indicare la struttura degli indirizzi per la memoria cache nelle situazioni seguenti: - cache a indirizzamento diretto (direct mapped) - cache completamente associativa - cache set-associativa (associativa a gruppi) a 4 vie memoria di lavoro: indirizzo di 30 bit memoria cache: indirizzo di 20 bit blocchi: indirizzo di 8 bit (a) cache a indirizzamento diretto 8 bit per la parola nel 12 bit per l indice del nella cache 10 bit di (b) cache completamente associativa 8 bit per la parola nel 22 bit di (c) cache set-associativa (associativa a gruppi) a 4 vie 8 bit per la parola nel 10 bit per l insieme (gruppo) nella cache 12 bit di Informatica 2 Prova di venerdì 4 luglio 2008 CON SOLUZIONI pagina 7 di 14

2 Seconda parte - memoria di lavoro di 4 K byte, indirizzata a livello di singolo byte - cache di 1 K byte, indirizzata a livello di singolo byte - ogni della cache contiene 256 byte Considerando la sequenza di richieste alla memoria riportata qui sotto, si chiede di completare la tabella che illustra il comportamento di una cache a indirizzamento diretto nel rispetto delle indicazioni seguenti: - Nella colonna esito riportare H (hit) se il richiesto si trova nella cache, M (miss) se invece il deve essere caricato dalla memoria. - Nelle colonne deve essere riportato il numero del della memoria che si trova nel corrispondente della cache. Si noti che questi valori sono riportati come numeri decimali (base dieci), mentre le etichette sono scritte in binario. Per questo motivo l indirizzo individua un byte compreso nel 0000 due = 0 dieci. - Nella colonna azione deve essere indicato il cui si accede (in caso di successo, H) o il in cui vengono caricati i della memoria (in caso di fallimento, M). - Nella cache ci sono quattro blocchi denotati rispettivamente 0_cache, 1_cache, 2_cache e 3_cache. Note: dei 12 bit di indirizzo, 8 servono per individuare il byte nel e i rimanenti 4 sono l indice del in memoria centrale. Nella cache ci sono quattro blocchi, quindi il 9 e il 10 bit (da destra) indicano il in cache, mentre i restanti 2 bit formano l. 0_cache 1_cache 2_cache 3_cache passo indirizzo richiesto esito azione situazione iniziale M M H M M M carica 14 in 2_cache carica 1 in 1_cache accesso a 1_cache carica 12 in 0_cache carica 3 in 3_cache carica 9 in 1_cache Informatica 2 Prova di venerdì 4 luglio 2008 CON SOLUZIONI pagina 8 di 14

3 Esercizio n. 3 Memoria Cache Prima parte - memoria di 2 GigaByte (indirizzata a livello di byte) - cache di 512 KByte - ogni della cache contiene 512 Byte Si chiede di indicare la struttura degli indirizzi per la memoria cache nelle situazioni seguenti: - cache a indirizzamento diretto (direct mapped) - cache completamente associativa - cache set-associativa (associativa a gruppi) a 4 vie Memoria di lavoro: Memoria cache: Blocchi: indirizzo di 31 bit indirizzo di 19 bit indirizzo di 9 bit (a) Cache a indirizzamento diretto 10 bit per l indice del nella cache 12 bit di (b) Cache completamente associativa 22 bit di (c) Cache set-associativa a 4 vie 8 bit per l insieme nella cache 14 bit di Informatica 2 Esame di lunedì 3 luglio 2006 pagina 6 di 10

4 Seconda parte - memoria di lavoro di 4 KByte, indirizzata a livello di singolo byte - cache di 512 Byte - ogni della cache contiene 128 Byte Considerando la sequenza di richieste alla memoria riportata qui sotto, si chiede di completare la tabella che illustra il comportamento di una cache set-associativa a 2 vie nel rispetto delle indicazioni seguenti: Nella colonna esito riportare H (hit) se il richiesto si trova nella cache, M (miss) se invece il deve essere caricato dalla memoria. Nelle colonne deve essere riportato il numero del della memoria che si trova nel corrispondente della cache. Si noti che questi valori sono riportati come numeri decimali (base dieci), mentre le etichette sono scritte in binario. Per questo motivo l indirizzo individua un byte compreso nel due = 0 dieci (che quindi ha come il valore binario 0000). Nella colonna azione deve essere indicato il cui si accede (in caso di successo, H) o il in cui vengono caricati i della memoria (in caso di fallimento, M). Nella cache ci sono quattro blocchi denotati dalle lettere A, B, C e D, che sono organizzati in due insiemi: si ipotizzi che i blocchi A e B siano compresi nell insieme 0 e che i blocchi C e D facciano invece parte dell insieme 1. La politica di sostituzione adottata nella cache è quella LRU (Least Recently Used). Note: dei 12 bit di indirizzo, 7 servono per individuare il byte nel. Nella cache ci sono quattro blocchi organizzati in due gruppi, quindi l 8 bit (da destra) indica l insieme, mentre i restanti 4 bit formano l. Blocco A Blocco B Blocco C Blocco D Passo Indirizzo richiesto Esito Azione Situazione iniziale M Carica 5 in D H Accesso a C H Accesso a 2 in A M Carica 24 in B M Carica 15 in D M Carica 22 in A 3) Calcolare il numero totale di bit di cache necessari, considerando oltre allo spazio occupato dai anche i bit aggiuntivi necessari per il funzionamento della cache, considerando che per la scrittura la cache utilizza la politica di write back e che è necessario un bit per gestire la sostituzione con la politica di LRU. Quanto è in percentuale il numero di bit aggiuntivo rispetto ai bit di soli? Ogni contiene: 128 Byte + 4 bit di + 1 bit di + 1 bit per indicare la scrittura + 1 bit per indicare LRU 4 ( ) = 4124 bit % = / 4096 = 0,006 % Informatica 2 Esame di lunedì 3 luglio 2006 pagina 7 di 10

5 Esercizio n. 8 Memoria Cache Prima parte Si consideri un sistema di memoria primaria (= centrale + cache) caratterizzato dalle dimensioni seguenti: memoria di 2 Giga Byte (indirizzata a livello di byte) cache di 2 Mega Byte ogni della cache contiene 512 Byte Si chiede di indicare la struttura degli indirizzi per la memoria cache nelle situazioni seguenti: - cache a indirizzamento diretto (direct mapped) - cache completamente associativa (fully associative) - cache associativa per gruppi (set-associative) a 8 vie Memoria di lavoro: indirizzo di 31 bit (2 Giga = 2 31 ) Memoria cache: indirizzo di 21 bit (2 Mega= 2 21 ) Blocchi: indirizzo di 9 bit (512 = 2 9 ) (a) Cache a indirizzamento diretto 12 bit per l indice del nella cache 10 bit di (b) Cache completamente associativa 22 bit di (c) Cache associativa per gruppi a 8 vie 9 bit per l insieme (gruppo) nella cache 13 bit di Commento: per tutti e tre i casi si usino le solite formule di dimensionamento delle parti di indirizzo (si veda il libro del corso Hamacher et alii Introduzione all Architettura del Calcolatore 2 edizione). Informatica 2 Esame di martedì 24 luglio CON SOLUZIONI pagina 19 di 22

6 Seconda parte Si supponga che il sistema di memoria primaria sia caratterizzato dall avere una cache istruzioni e una cache separate, collegate alla memoria centrale. Si vuole calcolare il tempo medio di accesso alla memoria di un programma, sapendo che in media il 25 % delle istruzioni eseguite dal programma richiede un accesso a un dato in memoria (in lettura o scrittura). Il tempo di hit, ossia il tempo per trasferire un dato da cache o istruzioni al processore, vale un ciclo di clock. La penalità di fallimento per caricare un intero di istruzioni o dalla memoria centrale alla cache vale 100 cicli di clock. Le cache istruzioni e hanno frequenza di fallimento (miss rate) di 5 % e 10 %, rispettivamente. Per prima cosa si normalizzano i parametri percentuali nel testo riportandoli nell intervallo [0, 1]: 100 % di prelievo di istruzione= 1 (ogni istruzione viene prelevata) 25 % di accesso a dato = 0,25 (una istruzione su 4 accede a dato) miss rate della cache di istruzione 5 % = 0,05 miss rate della cache di dato 10 % = 0,1 Naturalmente gli hit rate normalizzati corrispondenti ai due miss rate normalizzati sopra si calcolano per differenza rispetto a 1 (dunque si hanno gli hit rate 0,95 e 0,9 per istr. e dato, rispettivamente) Fatta dunque pari a 1 la frazione di istruzioni eseguite, ciascuna di esse va prelevata dalla cache di istruzione e dunque comporta altrettanti accessi a tale unità di cache. Una frazione pari a 0,25 di esse effettua (in aggiunta al proprio prelievo) anche un accesso a cache di dato e dunque comporta altrettanti accessi a tale unità di cache. Pertanto la frazione totale di accessi a memoria cache (senza distinguere se di istruzione o dato) è pari a 1 + 0,25 = 1,25. Si può così esprimere il tempo medio di accesso al sistema memoria primaria (= centrale + cache) in funzione dei tempi medi di prelievo di istruzione e di accesso a dato. T medio accesso mem. = 1 / 1,25 T medio istr. + 0,25 / 1,25 T medio dato = 0,8 T medio istr. + 0,2 T medio dato Si applica poi la solita formula T medio acc. mem. = hit rate T cache + miss rate penalità di fallimento, adattandola secondo il tipo di cache in gioco. T medio istr. = hit rate istr. T cache istr. + miss rate istr. penalità di fall. cache istr. = 0,95 1 ciclo + 0, cicli = 0,95 + 5,05 = 6 cicli di clock Il 101 è dato da 100 per caricare il in cache + 1 per caricare il dato dalla cache al processore; in prima approssimazione va bene usare anche solo 100, dato che T medio dato = hit rate dato T cache dato + miss rate dato penalità di fall. cache dato = 0,9 1 ciclo + 0,1 101 cicli = 0,9 + 10,1 = 11 cicli di clock Infine si compongono i due tempi medi, nel modo indicato all inizio. T medio accesso mem. = 0,8 6 cicli + 0,2 11 cicli = 4,8 + 2,2 = 7 cicli di clock Rispetto a una situazione senza cache, dove tutti gli accessi vanno direttamente in memoria centrale, si scende da 100 a 7 cicli di clock per accesso, con un guadagno piuttosto consistente che vale circa 100 / % cioè circa 14 volte tanto. Ciò è ragionevole se si pensa che la cache è 100 volte più veloce della memoria centrale e che i tassi di miss sono modesti (benché non piccolissimi). In pratica il sistema di memoria con cache si attesta su una prestazione intermedia tra quella senza cache e quella con solo cache. Fatto 1 il tempo di accesso a cache, si hanno i tempi 1 (solo cache) < 14 (cache + centrale) < 100 (solo centrale), pari a circa 0, 1 e 2 come ordini di grandezza. Informatica 2 Esame di martedì 24 luglio CON SOLUZIONI pagina 20 di 22