Livello RTL. Livello RTL. Realizzazione di un Multiplexer. Multiplexer. Multiplexers MULTIPLEXER. ),..., z(

Transcript

1 Fndament d Infrmatca B Fndament d Infrmatca B DESCRIZIONE LIVELLO REGISTRO REGISTER TRANSFER LEVEL (RTL) I MODULI BASE RTL STRUTTURE DI INTERCONNESSIONE DESCRIZIONE E PROGETTO A LIVELLO RTL In questa lezne sn presentate le caratterstche e mdul prmtv del lvell a trasferment fra regstr (RTL). Quest mdul crrspndn a element fsc dspnbl sa nella prgettazne dscreta sa n quella VLSI. S dscutn le strutture d ntercnnessne che hann un rul estremamente mprtante nelle prestazn de sstem d elabrazne. Lezne n. 8 Albert Brgg Gann Cnte A.A Lez. 8 - Mdul RTL Lvell RTL 2 Nn esstn smbl adttat unversalmente per crcut a lvell d regstr L schema n fgura rappresenta un mdul generc a lvell RTL Le nfrmazn bnare sn raggruppate n md da frmare parle wrd vettr I cmpnent prmtv sn crcut sequenzal cmbnatr prgettat per elabrare mmagazznare parle I cmpnent a lvell regstr sn ( sn stat) blcch elementar ntegrat MSI Fndament d Infrmatca B Fndament d Infrmatca B Lvell RTL E' mmedatamente superre al lvell lgc nella gerarcha d anals d un sstema d elabrazne Lez. 8 - Mdul RTL Lezne n.8 n.8 3 Questa rappresentazne nn è cdfcata, ma quand s rappresenta un mdul RTL, s fa rferment mdell d quest tp. Negl ultm ann sn stat ntrdtt lnguagg d descrzne dell HW a lvell lgc, RTL e funznale Lez. 8 - Mdul RTL Fndament d Infrmatca B 4

2 MODULO Prte generalzzate Multplexers Cdfcatr e decdfcatr Matrc lgche Mdul artmetc Regstr a scrrment Cntatr Lvell RTL FUNZIONE Operazn bleane Instradament dat Verfca e cnversne d cdc Funzn bleane cmplesse Operazn numerche (smmatr, ALU,) Cnversne sere-parallel parallel-sere. Memrzzazne Cntrll e generazne d temprzzazn Lez. 8 - Mdul RTL Fndament d Infrmatca B 5 M d u l c m b n a t r M d u l s e q u e n z a l Operazne bleana su parle (vettr d bt): z( X z( x 0 0,0, X,..., x,..., X n 1,0 ),..., z( x Cn n=2, z NAND, OR... Operazn cn scalar 1 Lvell RTL ) n 1 = 0, m 1 yx = ( yx y + X,..., x = ( y + x n 1, m 1 Lez. 8 - Mdul RTL Fndament d Infrmatca B 6 0 )., yx,..., yx 1 0 m 1 ), y + x,..., y + x 1 m 1 ) Multplexer Realzzazne d un Multplexer Selezna un fra pù dat d ngress e l nva vers una destnazne cmune. I dat n ngress sn vettr d bt. MULTIPLEXER Multplexer a n-ngress d m-bt Espansne a lvell lgc d un multplexer a 2 ngress e 4 bt. Lez. 8 - Mdul RTL Fndament d Infrmatca B 7 Lez. 8 - Mdul RTL Fndament d Infrmatca B 8

3 Us de Multplexer Us de Multplexer Cn sl multplexer è pssble realzzare una qualunque funzne bleana. E' pssble realzzare k funzn d 3 varabl cn 7 multplexer a 2 ngress d k bt. Per una funzne d n varabl è necessar un multplexer cn: 2 n ngress da 1 bt. n ngress per la selezne cdfcata. Agl ngress del multplexer vengn pst valr assunt dalla funzne per le vare cmbnazn delle varabl d ngress della funzne stessa. Le varabl della funzne sn pst agl ngress d selezne. Lez. 8 - Mdul RTL Fndament d Infrmatca B 9 Lez. 8 - Mdul RTL Fndament d Infrmatca B 10 Decdfcatre Un decdfcatre decder demultplexer è un crcut cmbnatr che: pne ad 1 una e sl una delle 2 n varabl d uscta. la varable è scelta n funzne del valre degl ngress (n). Matrc Lgche Crcut cmbnatr a due lvell cn struttura tplgca rdnata. Esemp cn n=2 Le funzn lgche specfche sn prgrammate a partre da una struttura Hardware preesstente. Matrc lgche prgrammabl (PLA) dal cstruttre dall utlzzatre. Lez. 8 - Mdul RTL Fndament d Infrmatca B 11 Lez. 8 - Mdul RTL Fndament d Infrmatca B 12

4 Matrc Lgche Matrc Lgche - Smmatre Un schema pù dettaglat d una matrce lgca è l seguente: Pan AND Pan OR s = AB C BC A D A B C D bc ac ab c = ab+ bc+ ac ut ABC D a b c s c ut AB C+ A D ABC D BC + A D Lez. 8 - Mdul RTL Fndament d Infrmatca B 13 Lez. 8 - Mdul RTL Fndament d Infrmatca B 14 Element Artmetc Lnguagg d Descrzne dell HW Sn gl element cmbnatr pù cmpless. Esemp: La descrzne dell HW medante schem nn ha prdtt tecnche frmal standardzzate d us generalzzat. Smmatre parallel Cmparatre S sn nvece affermat lnguagg descrzne dell HW che dervan da lnguagg d prgrammazne ad alt lvell qual ADA C. I pù affermat lnguagg d quest tp sn: VERILOG - rgn ndustral, derva da C. VHDL - VHSIC (Very Hgh Speed IC) Hardware Descrptn Language, derva da ADA, prmss dal DD. Quest lnguagg sn tpcamente utlzzat ne prcess d prgettazne che utlzzan tecnche autmatche (CAD). Lez. 8 - Mdul RTL Fndament d Infrmatca B 15 Lez. 8 - Mdul RTL Fndament d Infrmatca B 16

5 Element d Memra Regstr a Scrrment Gl element d memra a lvell RTL sn regstr. I regstr sn csttut da element d memra (FLIP-FLOP) cllegat per memrzzare e perare su nsem d bt. ngress Inseme d Flp- Flp d tp D che realzza un regstr cn ngress e uscta parallel. x0 x1 x2 x3 z0 z1 z2 z3 uscte ngress Ingress serale e uscta serale. I Flp-Flp sn cnness n md che bt pssan trasferrs rdnatamente da un element a quell adacente. Il trasferment avvene ad gn clp d clck. uscta Lez. 8 - Mdul RTL Fndament d Infrmatca B 17 Lez. 8 - Mdul RTL Fndament d Infrmatca B 18 Regstr Generalzzat Cntatr J J J Cntatre asncrn Svlge le seguent funzn: Ingress parallel Abltazne scrrment Ingress serale Scrrment a destra Uscta parallela Scrrment a snstra Uscta serale I cntatr sn mdul che hann cme sl ngress l segnale d clck. L stat ntern del sstema evlve pnend sulle uscte la sequenza de cdc desderata. Utlzz: Generatr d sequenze, Dvsr d frequenza. Lez. 8 - Mdul RTL Fndament d Infrmatca B 19 Lez. 8 - Mdul RTL Fndament d Infrmatca B 20

6 Strutture d Intercnnessne Le strutture d ntercnnessne cllegan mdul che devn scambars nfrmazn. In un sstema d calcl le prestazn, l affdabltà e l cst delle ntercnnessn hann un rul fndamentale. Tp: la cnnessne può essere d tp sere (un sl fl) parallel (pù cnnessn fsche). Prestazn: s msuran n (M,K)bytes (M,K)bt al secnd trasfert. Affdabltà: dpende prncpalmente dal cnnettre. Cst: legat al tp d cnnessne e alla standardzzazne. Bus Internamente ad un sstema dgtale la prncpale struttura d ntercnnessne è l BUS. Il BUS è un nseme d cnduttr che trasferscn le nfrmazn da un element srgente a un element destnazne. BUS dedcat. Cllega n md esclusv due mdul. BUS cndvs. Cllega tra lr pù mdul. Cllegament fra element dvers avvengn n temp dvers (tme multplexng). Lez. 8 - Mdul RTL Fndament d Infrmatca B 21 Lez. 8 - Mdul RTL Fndament d Infrmatca B 22 Bus Dedcat Bus Cndvs Mnr cst, struttura mdulare. Prestazn nferr rspett a bus dedcat. La cnnessne cmpleta d N mdul rchede N(N-1) bus dedcat. Il sstema d ntercnnessne cnsente d effettuare cntempraneamente pù perazn d trasferment d dat. L'us d una struttura d ntercnnessne cndvsa e standardzzata è stat un aspett crucale nella evluzne de mdern sstem d elabrazne. La realzzazne d sstem mdular n grad d essere cnfgurat a pacere a partre da element dspnbl sul mercat cnsente d rdurre d mlt cst de sstem cmplet. Lez. 8 - Mdul RTL Fndament d Infrmatca B 23 Lez. 8 - Mdul RTL Fndament d Infrmatca B 24