Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
|
|
- Rachele Mantovani
- 6 anni fa
- Visualizzazioni
Transcript
1 Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali
2 Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2
3 Analisi di Reti Sequenziali Passare dallo schema logico di una Rete Sequenziale alla descrizione del suo comportamento tramite ASF. ) Assegnare i nomi alle variabili di ingresso (x) di uscita (z) e di stato (y). 2) Individuare le espressioni booleane che rappresentano le uscite (z) e le variabili di stato futuro (Y). 3) Costruzione della tabella di flusso. 4) Tracciamento e studio del diagramma degli stati. 3/6/2 Corso di Reti Logiche 29/ 3
4 Modello di Rete Sequenziale ingresso x x 2 z x n stato presente y.. y k Rete Combinatoria Y.. Y k z 2 z m stato futuro uscita 3/6/2 Corso di Reti Logiche 29/ 4
5 Esercizio n. Fare l analisi della rete sequenziale mostrata in figura Q D Clock Q Q D Clock 3/6/2 Corso di Reti Logiche 29/ 5
6 Esercizio n. Fare l analisi della rete sequenziale mostrata in figura ) Assegnare i nomi alle variabili di ingresso (x) di uscita (z) e di stato attuale (y) e Futuro (Y). 2) Individuare le espressioni booleane che rappresentano le uscite (z) e le variabili di stato futuro (Y). 3) Costruire la tabella di flusso. 4) Tracciare e analizzare il diagramma degli stati. Q Q Q D Clock D Clock 3/6/2 Corso di Reti Logiche 29/ 6
7 Esercizio n.- Soluzione Fare l analisi della rete sequenziale mostrata in figura y Y x y Y ) Assegnare i nomi alle variabili di ingresso (x) di uscita (z) e di stato attuale (y) e futuro (Y). 2) Individuare le espressioni booleane che rappresentano le uscite (z) e le variabili di stato futuro (Y). 3) Costruire la tabella di flusso. 4) Tracciare e analizzare il diagramma degli stati. y Q Q Q D Clock D Clock 3/6/2 Corso di Reti Logiche 29/ 7
8 Esercizio n.- Soluzione Fare l analisi della rete sequenziale mostrata in figura Y Y = = x y x + ( y + x) y x y Y y Y ) Assegnare i nomi alle variabili di ingresso (x) di uscita (z) e di stato attuale (y) e futuro (Y). 2) Individuare le espressioni booleane che rappresentano le uscite (z) e le variabili di stato futuro (Y). 3) Costruire la tabella di flusso. 4) Tracciare e analizzare il diagramma degli stati. y Q Q Q D Clock D Clock 3/6/2 Corso di Reti Logiche 29/ 8
9 Esercizio n.- Soluzione Fare l analisi della rete sequenziale mostrata in figura Y Y = = x y x + ( y + x) y x y Y y Y ) Assegnare i nomi alle variabili di ingresso (x) di uscita (z) e di stato attuale (y) e futuro (Y). 2) Individuare le espressioni booleane che rappresentano le uscite (z) e le variabili di stato futuro (Y). 3) Costruire la tabella di flusso. 4) Tracciare e analizzare il diagramma degli stati. y Q Q Q D Clock D Clock 3/6/2 Corso di Reti Logiche 29/ 9
10 Esercizio n.- Soluzione Si tratta di una rete di MOORE con un ingresso e 2 FF quindi 4 stati. Per vedere come si comporta genero l automa corrispondente x ingresso y y indicano lo stato attuale Y Y indicano lo stato futuro x y y f z f y M Mp Y Y 3/6/2 Corso di Reti Logiche 29/
11 3) Costruzione della tabella di flusso. Si tratta prima di ricavare la Tabella Caratteristica ovvero Y Y in funzione delle 3 variabili x yy dalle equazioni booleane. In questo caso si ottiene Y Y = = x y x Esercizio n.- Soluzione + ( y + x) y x y y Y Y 3/6/2 Corso di Reti Logiche 29/
12 Esercizio n.- Soluzione 3) Costruzione della tabella di flusso. x yy x y y Y Y 3/6/2 Corso di Reti Logiche 29/ 2
13 Esercizio n.- Soluzione 3) Tracciamento e analisi del diagramma degli stati. x yy 3/6/2 Corso di Reti Logiche 29/ 3
14 3) Tracciamento e analisi del diagramma degli stati. Si tratta di ricavare Y Y in funzione delle 3 variabili x yy dalle equazioni booleane. In questo caso si ottiene Y Y = = x y x Esercizio n.- Soluzione + ( y + x) y x y y Y Y 3/6/2 Corso di Reti Logiche 29/ 4
15 Esercizio n.2 Data la rete sequenziale mostrata in figura caratterizzata dalle funzioni: Y Y = = x y x + ( y + x) y x y Y Dire quale sequenza deve essere applicata in ingresso (x) affinché la rete giunga nello stato (Y=Y=) partendo dallo stato (Y=Y=), assumendo all inizio x=. y y Q Q Q D Clock D Clock Y 3/6/2 Corso di Reti Logiche 29/ 5
16 Esercizio n.2 - Soluzione Per rispondere alle domanda occorre fare l analisi della rete. Fare l analisi della rete significa determinare l Automa. In questo caso si ottiene:. 3/6/2 Corso di Reti Logiche 29/ 6
17 Esercizio n.2 - Soluzione Per rispondere alle domanda occorre fare l analisi della rete. Fare l analisi della rete significa determinare l Automa. In questo caso si ottiene:. x yy 3/6/2 Corso di Reti Logiche 29/ 7
18 Esercizio n.2 - Soluzione x yy Dire quale sequenza deve essere applicata a x affinché la rete giunga nello stato (Y =Y =) partendo dallo stato (Y =Y =), assumendo all inizio x=. La risposta è: 3/6/2 Corso di Reti Logiche 29/ 8
19 Sintesi di Reti Sequenziali Passare da una descrizione a parole del funzionamento di una macchina sequenziale alla Rete logica corrispondente. Consiste nei seguenti passi:. Specifica dei requisiti 2. Progetto dell ASF 3. Determinazione della tabella di flusso (minimizzazione) 4. Determinazione delle Mappe di Karnaugh (minimizzazione) 5. Realizzazione dello schema logico 3/6/2 Corso di Reti Logiche 29/ 9
20 Specifica dei requisiti. Specifica dei requisiti 2. Progetto dell ASF 3. Determinazione della tabella di flusso (minimizzazione) 4. Determinazione delle Mappe di Karnaugh (minimizzazione) 5. Realizzazione dello schema logico Il primo passo di specifica dei requisiti (che deve avere la rete) consiste nella descrizione a parole di quello che si vuole ottenere dalla rete, dei legami esistenti fra sequenze di uscita e sequenze in ingresso. 3/6/2 Corso di Reti Logiche 29/ 2
21 Progetto dell ASF. Specifica dei requisiti 2. Progetto dell ASF 3. Determinazione della tabella di flusso (minimizzazione) 4. Determinazione delle Mappe di Karnaugh (minimizzazione) 5. Realizzazione dello schema logico Dopo la prima fase di specifica dei requisiti si passa alla descrizione in maniera astratta ma significativa (attraverso l automa a stati finiti) del funzionamento della rete sequenziale. In tale fase viene prodotto il DIAGRAMMA DEGLI STATI (automa a stati finiti), la cui realizzazione dipende solitamente dall'abilità del progettista. La costruzione del DIAGRAMMA DEGLI STATI ha come obiettivo l'introduzione degli stati interni. 3/6/2 Corso di Reti Logiche 29/ 2
22 Determinazione della tabella di flusso Per descrivere ulteriormente la procedura di sintesi ci serviremo di un esempio. Immaginiamo di aver definito l ASF di seguito rappresentato, già con gli stati α,β,γ codificati (per 3 stati bastano 2 FF ovvero 2 variabili di stato).. Specifica dei requisiti 2. Progetto dell ASF 3. Determinazione della tabella di flusso (minimizzazione) 4. Determinazione delle Mappe di Karnaugh (minimizzazione) 5. Realizzazione dello schema logico x x 2 y y 2 α=() β=() γ=(),,,,,,,,,,,, /6/2 Corso di Reti Logiche 29/ 22
23 Determinazione della tabella di flusso Si tratta di un Automa di Mealy corrisponde ad un modello del tipo riportato in figura x x 2 ingresso Z uscita y y 2 indicano lo stato attuale Y Y 2 indicano lo stato futuro x x2 y y2 f z f y M Mp Y Y2 Z 3/6/2 Corso di Reti Logiche 29/ 23
24 Determinazione delle Mappe K. Specifica dei requisiti 2. Progetto dell ASF 3. Determinazione della tabella di flusso (minimizzazione) 4. Determinazione delle Mappe di Karnaugh (minimizzazione) 5. Realizzazione dello schema logico x x 2 Come si vede lo stato è descritto da 2 FF, ovvero 2 variabili di stato y,y2 y y 2 α=() β=() γ=(),,,,,,,,,,,, /6/2 Corso di Reti Logiche 29/ 24 Stato Futuro, output prodotto
25 Determinazione delle Mappe K Quindi dalla tabella di flusso si possono derivare 3 tabelle x x 2 y y 2 α=() β=() γ=(),,,,,,,,,,,, /6/2 Corso di Reti Logiche 29/ 25
26 Determinazione delle Mappe K Tabella n. che descrive la funzione Y stato futuro del FF- x x 2 y y 2 α=() β=() γ=(),,,,,,,,,,,, /6/2 Corso di Reti Logiche 29/ 26
27 Determinazione delle Mappe K Tabella n. che descrive la funzione Y stato futuro del FF- x x 2 y y 2 α=() β=() γ=() Y = x 2 y + x y + 2 x x 2 y 2 3/6/2 Corso di Reti Logiche 29/ 27
28 Determinazione delle Mappe K Tabella n.2 che descrive la funzione Y 2 stato futuro del FF-2 α=() β=() γ=(),,,,,,,,,,,, /6/2 Corso di Reti Logiche 29/ 28
29 Determinazione delle Mappe K Tabella n.2 che descrive la funzione Y 2 stato futuro del FF-2 x x 2 y y 2 α=() β=() γ=() Y 2 = x x 2 + x x 2 + x y 3/6/2 Corso di Reti Logiche 29/ 29
30 Determinazione delle Mappe K Tabella n.3 che descrive la funzione di uscita, Z α=() β=() γ=(),,,,,,,,,,,, /6/2 Corso di Reti Logiche 29/ 3
31 Determinazione delle Mappe K Tabella n.3 che descrive la funzione di uscita, Z x x 2 y y 2 α=() β=() γ=() Z= x x 2 + x x 2 + x 2 y y 2 3/6/2 Corso di Reti Logiche 29/ 3
32 Realizzazione schema logico. Specifica dei requisiti 2. Progetto dell ASF 3. Determinazione della tabella di flusso (minimizzazione) 4. Determinazione delle Mappe di Karnaugh (minimizzazione) 5. Realizzazione dello schema logico Date le espressioni in forma minima: Y = x 2 y + x y + 2 x x 2 y 2 Y 2 = x x 2 + x x 2 + x y Z = x x 2 + x x 2 + x 2 y y 2 si può con facilità disegnare lo schema logico del circuito sequenziale associato: 3/6/2 Corso di Reti Logiche 29/ 32
33 Realizzazione schema logico Per la sintesi della parte combinatoria del circuito sequenziale si può utilizzare un PLA. Per la memorizzazione delle variabili di stato possono essere utilizzati dei FF-D. 3/6/2 Corso di Reti Logiche 29/ 33
34 Realizzazione schema logico y y 2 x 2 x Y = x 2 y + x y + x x 2 y 2 Y 2 = x x 2 + x x 2 + x y Z=x x 2 + x x 2 + x 2 y y 2 Y Y2 Z 3/6/2 Corso di Reti Logiche 29/ 34
35 Realizzazione schema logico x x 2 ingresso Z uscita y y 2 indicano lo stato attuale Y Y 2 indicano lo stato futuro y y 2 x 2 x Y Y2 Z 3/6/2 Corso di Reti Logiche 29/ 35
36 Esercizio n.3 Sintesi di una Rete Sequenziale Dato l automa descritto dalla Tabella di flusso fare la sintesi della rete sequenziale corrispondente utilizzando un Latch SR. (Traccia: utilizzare la funzione inversa indicata nella Tabella 2) Tabella y x Tabella 2 y Y S R - - 3/6/2 Corso di Reti Logiche 29/ 36
37 Esercizio n.3 - Soluzione Si tratta di un automa di MOORE ad un solo ingresso (x) a 2 stati (un solo elemento di memoria M), quindi lo schema sarà del tipo: x y f y M Y però trattandosi di un Latch SR lo schema potrebbe essere 3/6/2 Corso di Reti Logiche 29/ 37
38 Esercizio n.3 - Soluzione E un Automa di MOORE ad un solo ingresso (x) e a 2 stati (un solo Latch SR ), quindi si tratta di trovare lo schema di connessione di x y y che determina i segnali S ed R in modo che avvengano correttamente le transizioni di stato indicate nell automa dato. x y y f S R Q Q o 3/6/2 Corso di Reti Logiche 29/ 38
39 Esercizio n.3 - Soluzione Schema per S ed R S = R =.. x y y f S R Q Q o 3/6/2 Corso di Reti Logiche 29/ 39
40 Esercizio n.3 - Soluzione Partendo dalla tabella inversa possiamo risolvere il problema facilmente. Infatti la Tabella 2 inversa indica per ogni possibile transizione di stato la configurazione dei segnali SR da inviare in ingresso. Tabella y x Tabella 2 y Y S R - - 3/6/2 Corso di Reti Logiche 29/ 4
41 Esercizio n.3 - Soluzione ) Partendo dalla tabella di flusso si vede che: se x= e y= allora Y= se x= e y= allora Y= se x= e y= allora Y= se x= e y= allora Y= Allora riscriviamo la tabella di flusso andando a mettere negli incroci (riga-colonna) non soloy (lo stato futuro) ma la coppia yy (stato attuale stato futuro). Tabella y x Tabella y x 3/6/2 Corso di Reti Logiche 29/ 4
42 Esercizio n.3 - Soluzione 2) Sostituiamo nella Tabella di flusso alle coppie yy i valori SR corrispondenti della Tabella inversa. Tabella y Y S R - - y x 3/6/2 Corso di Reti Logiche 29/ 42
43 Esercizio n.3 - Soluzione 2) Sostituiamo nella Tabella di flusso alle coppie yy i valori SR corrispondenti della Tabella inversa. otteniamo y Y S R - - Tabella y x Tabella y x - - 3/6/2 Corso di Reti Logiche 29/ 43
44 Esercizio n.3 - Soluzione la tabella che ci indica le espressioni per S ed R Tabella y x - - SR 3/6/2 Corso di Reti Logiche 29/ 44
45 Esercizio n.3 - Soluzione Tabella y x - - y Y - S= xy y Y - R=xy 3/6/2 Corso di Reti Logiche 29/ 45
46 Esercizio n.3 - Soluzione Da cui risulta il seguente schema: x S Q R Q 3/6/2 Corso di Reti Logiche 29/ 46
47 Riepilogo ANALISI RETI SEQUENZIALI: passare dallo schema logico di una Rete Sequenziale alla descrizione del suo comportamento tramite ASF -assegnare i nomi alle variabili di ingresso (x) di uscita (z) e di stato (y) -individuare le espressioni booleane che rappresentano le uscite e le variabili di stato futuro -costruzione della tabella di flusso -tracciamento e studio del diagramma degli stati. 3/6/2 Corso di Reti Logiche 29/ 47
48 Riepilogo 2 SINTESI RETI SEQUENZIALI: passare da una descrizione a parole del funzionamento di una macchina sequenziale alla Rete logica corrispondente -specifica dei requisiti -progetto dell ASF -determinazione della tabella di flusso (minimizzazione) -determinazione delle Mappe di Karnaugh (minimizzazione) -realizzazione dello schema logico 3/6/2 Corso di Reti Logiche 29/ 48
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 ASF
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 ASF Sommario Introduzione alle reti sequnziali La definizione di ASF ASF di Mealy e Moore Diagrammi di stato e Tabelle di flusso Automi equivalenti Minimizzazione
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliCOMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliReti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliReti sequenziali asincrone
Reti sequenziali asincrone Esercizio Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente,
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliCOMPITO A. Esercizio 1 (17 punti)
Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta
DettagliAUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliEsercizio sugli automi di Moore
Esercizio sugli automi di Moore 1. Sintesi di un automa di Moore: Gestione di un sistema di inscatolamento. Si vuole costruire una rete sequenziale che controlli un sistema di inscatolamento. Braccio1
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliCompito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati
Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
DettagliESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome
ESAME di PROGETTAZIONE di SISTEMI DIGITALI 11 Febbraio 2016 FILA A Nome e Cognome Esercizio 1 (6 punti). Si considerino otto registri R 1... R 8. Si progetti una rete di interconnessione tale che: se R
DettagliMinimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
Dettagli6.3 Analisi e Sintesi
Il progetto della rete asincrona è dunque molto delicato e richiede l applicazione di diversi accorgimenti; obiettivo di questo paragrafo è presentare tutta la problematica in modo ordinato, individuando
DettagliOttimizzazione delle reti combinatorie
Ottimizzazione delle reti combinatorie Ottimizzazione delle reti combinatorie L ottimizzazione di un circuito comporta normalmente un compromesso tra: Prestazioni (ritardo di propagazione) Area (o costo)
DettagliCalcolatori Elettronici Gli Automi
Calcolatori Elettronici Gli Automi Prof. Emiliano Casalicchio Agenda Automi fini: Metodi e modelli di descrizione Sintesi (Cenni) Ridondanza ed equivalenza (cenni) Modelli fisici re: sincrone Realizzazione
DettagliMacchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
DettagliPORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.
PORTE LOGICHE Premessa Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei
DettagliLezione 6 Richiami di Geometria Analitica
1 Piano cartesiano Lezione 6 Richiami di Geometria Analitica Consideriamo nel piano due rette perpendicolari che si intersecano in un punto O Consideriamo ciascuna di queste rette come retta orientata
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Cosa sono le reti logiche? Fino ad ora abbiamo visto Rappresentazione dell informazione Assembler L obbie:vo di questo corso è mostrare come si proge>o una computer
DettagliCostruzione di. circuiti combinatori
Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliEsercizi di logica. Ivan Valbusa 5 dicembre 2012
Esercizi di logica Ivan Valbusa 5 dicembre 2012 Gli esercizi proposti di seguito coprono solo una piccola parte del programma del corso. Sono mediamente più difficili di quelli presenti sul manuale di
DettagliEsercitazioni di Reti Logiche. Lezione 3
Esercitazioni di Reti Logiche Lezione 3 Semplificazione & Porte NAND/NOR Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Semplificazione con l uso delle mappe di Karnaugh a 3 variabili a 4 variabili
DettagliFunzioni booleane. Vitoantonio Bevilacqua.
Funzioni booleane Vitoantonio Bevilacqua bevilacqua@poliba.it Sommario. Il presente paragrafo si riferisce alle lezioni del corso di Fondamenti di Informatica e Laboratorio di Informatica dei giorni 9
DettagliAlgebra di Boole X Y Z V. Algebra di Boole
L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole che
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliMappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO
Mappe di Karnaugh 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto
DettagliCalcolatori Elettronici
Calcolatori Elettronici Lezione 11 -- 19/1/2012 Reti Logiche: esercizi sulle le reti combinatorie Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Argomenti della lezione Reti combinatorie Decoder,
DettagliECONOMIA APPLICATA ALL INGEGNERIA (Docente: Prof. Ing. Donato Morea)
ESERCIZIO n. 1 - La produzione ed i costi di produzione (1 ) Un impresa utilizza una tecnologia descritta dalla seguente funzione di produzione: I prezzi dei fattori lavoro e capitale sono, rispettivamente,
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliRichiami di Algebra di Commutazione
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa
DettagliELEMENTI DI PROGRAMMAZIONE a.a. 2012/13 MACCHINE, ALGORITMI, PROGRAMMI
ELEMENTI DI PROGRAMMAZIONE a.a. 22/3 MACCHINE, ALGORITMI, PROGRAMMI Andrea Prevete, UNINA2 23 UNA GERARCHIA DI MACCHINE macchine combinatorie macchine sequenziali (automi a stati finiti)... macchine di
DettagliCaratteristiche Area/Ritardo
Caratteristiche Area/Ritardo Maurizio Palesi Maurizio Palesi 1 Motivazioni L ottimizzazione di un circuito comporta normalmente un compromesso tra: Prestazioni (ritardo di propagazione) Area (o costo)
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliCalcolatori Elettronici Lezione 2 Algebra delle reti Logiche
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali digitali vs. segnali analogici
DettagliCompito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker
Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker Esercizio 1 Il pendolino Roma/Milano compie il seguente percorso: parte da Roma, arriva a Firenze
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliCircuiti Sequenziali & Somma FP
Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due
DettagliQuadro riassuntivo di geometria analitica
Quadro riassuntivo di geometria analitica IL PIANO CARTESIANO (detta ascissa o coordinata x) e y quella dall'asse x (detta ordinata o coordinata y). Le coordinate di un punto P sono: entrambe positive
DettagliEsercitazione 17 Marzo 2016 Viki Nellas
Esercitazione 7 Marzo 06 Viki Nellas Esercizio : Rendimenti di scala Determinare i rendimenti di scala delle seguenti funzioni di produzione: a) q + b) q c) q ( L + K) d) q αy Soluzione I rendimenti di
DettagliAlgebra di Boole. Tavole di verità. Fondamenti di Informatica Algebra di Boole. Si basa su tre operazioni logiche: AND (*) OR (+) NOT (!
Fondamenti di Informatica Algebra di Boole Prof.ssa Enrica Gentile Informatica e Comunicazione Digitale a.a. 2-22 Algebra di Boole Si basa su tre operazioni logiche: AND (*) OR () NOT (!) Gli operandi
DettagliPROGETTO E VERIFICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON FLIP-FLOP JK.
PROGETTO E VERIICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON LIP-LOP JK. Definizione della funzione logica Ci proponiamo la realizzazione
DettagliReti Logiche Appello del 1 marzo 2011
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. 1 Si consideri la macchina sequenziale sincrona a
DettagliCorso di Reti Logiche
Corso di Reti Logiche Minimizzazione degli Stati nelle Macchine Sequenziali Dipartimento di Informatica e Sistemistica Università Degli Studi di Napoli Federico II 1 Le Macchine o Automi E necessario individuare
DettagliUNITÀ DIDATTICA 5 LA RETTA
UNITÀ DIDATTICA 5 LA RETTA 5.1 - La retta Equazione generica della retta Dalle considerazioni emerse nel precedente capitolo abbiamo compreso come una funzione possa essere rappresentata da un insieme
DettagliIntroduzione agli Algoritmi 4. Problemi. Dal Problema alla Soluzione
Sommario Problemi e soluzioni Definizione informale di algoritmo e esempi Proprietà degli algoritmi Input/Output, Variabili Algoritmi senza input o output 1 2 Problema Definizione (dal De Mauro Paravia):
DettagliAlgebra di Boole Algebra di Boole
1 L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
Architettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliDomande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
DettagliLe variabili logiche possono essere combinate per mezzo di operatori detti connettivi logici. I principali sono:
Variabili logiche Una variabile logica (o booleana) è una variable che può assumere solo uno di due valori: Connettivi logici True (vero identificato con 1) False (falso identificato con 0) Le variabili
DettagliIl livello logico digitale
Il livello logico digitale prima parte Introduzione Circuiti combinatori (o reti combinatorie) Il valore dell uscita in un determinato istante dipende unicamente dal valore degli ingressi in quello stesso
DettagliSoluzione dei sistemi lineari con metodo grafico classe 2H
Soluzione dei sistemi lineari con metodo grafico classe H (con esempi di utilizzo del software open source multipiattaforma Geogebra e calcolatrice grafica Texas Instruments TI-89) Metodo grafico Il metodo
DettagliStudio di circuiti contenenti diodi Uso di modelli semplificati
STUDIO DI CIRCUITI CONTENENTI DIODI USO DI MODELLI SEMPLIFICATI 1 Primo modello 2 Secondo modello 4 Terzo modello 6 La caratteristica e la retta di carico 8 Studio di circuiti contenenti diodi Uso di modelli
DettagliArchitetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997
1 II Compito di Esonero (A) - 16/1/1997 Non è ammessa la consultazione di nessun testo, nè l utilizzo di nessun tipo di calcolatrice. Ogni esercizio riporta, fra parentesi, il suo valore in trentesimi
DettagliRIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA
RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA Il numero degli stati di un automa può risultare elevato, perché l insieme stesso degli stati può essere ridondante, in quanto vi possono essere più stati che
DettagliSintesi di Reti Sequenziali Sincrone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliMinimizzazione di circuiti combinatori multilivello
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 5 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 007-008 Minimizzazione di circuiti combinatori multilivello
Dettagliorario ricevimento via e-mail: orario ufficio risposta entro 3 giorni
FACOLTA : INGEGNERIA CORSO DI LAUREA: INFORMATICA INSEGNAMENTO: CONTROLLI DIGITALI Modulo 1 NOME DOCENTE: Prof. Giovanni Fedecostante indirizzo e-mail: giovanni.fedecostante@uniecampus.it orario ricevimento
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliI circuiti elementari
I circuiti elementari Nel lavoro diprogrammazione con il computer si fa largo uso della logica delle proposizioni e delle regole dell algebra delle proposizioni o algebra di Boole. L algebra di Boole ha
DettagliAlgebra di Boole. Andrea Passerini Informatica. Algebra di Boole
Andrea Passerini passerini@disi.unitn.it Informatica Variabili logiche Una variabile logica (o booleana) è una variable che può assumere solo uno di due valori: True (vero identificato con 1) False (falso
DettagliIntroduzione alla programmazione
Introduzione alla programmazione Risolvere un problema Per risolvere un problema si procede innanzitutto all individuazione Delle informazioni, dei dati noti Dei risultati desiderati Il secondo passo consiste
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliMacroeconomia. - Curva di Phillips; - Inflazione, produzione e crescita della moneta.
Dipartimento di Economia, Statistica e Finanza Corso di Laurea in ECONOMIA Macroeconomia - Curva di Phillips; - Inflazione, produzione e crescita della moneta. Esercitazione del 21.04.2016 (+ soluzioni)
DettagliProgettazione di curve (sistemi lineari)
Elementi di Informatica e Applicazioni Numeriche T Progettazione di curve (sistemi lineari) Un Problema Più Complesso Si desidera progettare un tratto di una pista da moto-cross Il tratto è rettilineo,
DettagliLinguaggi di programmazione - Principi e paradigmi 2/ed Maurizio Gabbrielli, Simone Martini Copyright The McGraw-Hill Companies srl
Approfondimento 2.1 Non è questo il testo dove trattare esaurientemente queste tecniche semantiche. Ci accontenteremo di dare un semplice esempio delle tecniche basate sui sistemi di transizione per dare
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
Dettagli