Università di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a Reti Logiche

Transcript

1 Università di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a. 267 Reti Logiche Appellodel25ottobre27 Secondeprove (Rev. 2, 272) (D2) La derivata di una funzione di commutazione f(x,x 2,...,x k,...,x n,x n ) rispetto alla variabile x k èdefinita come / x k = f(x,x 2,...,,...,x n,x n ) f(x,x 2,...,,...,x n,x n ) Data la funzione f(x,x 2,x 3,x 4 )=x 3 x 4 +x (x 3 x 4 )+x x 4 (x 2 x 3 ), determinare delle espressioni algebriche per le sue derivate rispetto a ciascuna della variabili. È possibile ottenere i risultati richiesti mediante pure manipolazioni algebriche; ad esempio, per la determinazione di / x, si comincia col calcolo dei cofattori rispetto a x : f(,x 2,x 3,x 4 ) = x 3 x 4 + x 4 (x 2 x 3 ) f(,x 2,x 3,x 4 ) = x 3 x 4 +( x 3 x 4 ) dopo di che l espressione di / x ottenuta dalla definizione di derivata x = f(,x 2,x 3,x 4 ) f(,x 2,x 3,x 4 )= = [ x 3 x 4 + x 4 (x 2 x 3 )] [ x 3 x 4 +( x 3 x 4 )] può essere semplificata mediante manipolazioni e riduzioni algebriche. Tuttavia gli stessi risultati possono essere ottenuti in modo molto più semplice e rapido partendo dalla tavola di verità della funzione f(x,x 2,x 3,x 4 ) (Tav. I) dove per convenienza ciascun Tav. I Tavola di verità della funzione. () () (2) (3) (4) (5) (6) (7) (8) (9) () () (2) (3) (4) (5) xx2x3x4 f mintermine è identificato dal corrispondente numero decimale. A partire da questa tavola, si possono facilmente determinare le tavole di verità dei cofattori relativi alla variabile x :

2 Appello del 25 ottobre 27 Seconde prove 2 Tav. II Tavola di verità di / x ottenuta dalle tavole di verità dei cofattori per x. x2x3x4 f x = f x = / x x= fx = f x 2 x 3 x 4 = x3x4 + x2x4 x Fig. Espressione algebrica di / x ottenuta mediante mappa di Karnaugh. la tavola di verità di f(,x 2,x 3,x 4 )=f x = si ottiene dalla Tav. I estraendone le righe per le quali x =,ossialerighe,,2,3,4,5,6,7; la tavola di verità di f(,x 2,x 3,x 4 )=f x= si ottiene dalla Tav. I estraendone le righe per le quali x =, ossia le righe 8, 9,,, 2, 3, 4, 5. Dalle due tavole di verità co risultanti si determina poi immediatamente, mediante OR riga per riga, la tavola di verità di / x. Il procedimento è sintetizzato nella Tav. II. Per ottenere infine un espressione algebrica semplificata di / x,èsufficiente riportarne la tavola di verità su una mappa di Karnaugh e ricavare un espressione in somma di prodotti (Fig. ). Lo stesso procedimento può essere adottato per la determinazione di / x 2 (Fig. 2): dalla Tav. I si ricava la tavola di verità di f(x,,x 3,x 4 )=f x2 = estraendone le righe per le quali x 2 =,ossialerighe,,2,3,8,9,,; dalla Tav. I si ricava la tavola di verità di f(x,,x 3,x 4 )=f x2 = estraendone le righe per le quali x 2 =, ossia le righe 4, 5, 6, 7, 2, 3, 4, 5; dalle due tavole di verità co ottenute si calcola, mediante operazione di OR, la tavola di verità di / x 2 ; si riporta quest ultima tavola di verità in una mappa di Karnaugh e si determina un espressione algebrica semplificata per / x 2. Per quanto riguarda / x 3 (Fig. 3): dalla Tav. I si ricava la tavola di verità di f(x,x 2,,x 4 )=f x3 = estraendone le righe per le quali x 3 =,ossialerighe,,4,5,8,9,2,3; dalla Tav. I si ricava la tavola di verità di f(x,x 2,,x 4 )=f x3 = estraendone le righe per le quali x 3 =, ossia le righe 2, 3, 6, 7,,, 4, 5;

3 Appello del 25 ottobre 27 Seconde prove 3 xx3x4 f x 2 = f x 2 = / x 2 x2= fx2= f x x 3 x 4 x2 = xx 4 (a) (b) (c) Fig. 2 Calcolo di / x 2 : (a) tavola di verità dei cofattori e della derivata, (b) mappa di Karnaugh, (c) espressione algebrica finale. xx2x4 f x 3 = f x 3 = / x 3 x3= fx3= f x x 2 x 4 x3 = x+ x4 (a) (b) (c) Fig. 3 Calcolo di / x 3 : (a) tavola di verità dei cofattori e della derivata, (b) mappa di Karnaugh, (c) espressione algebrica finale. dalle due tavole di verità co ottenute si calcola, mediante operazione di OR, la tavola di verità di / x 3 ; si riporta quest ultima tavola di verità in una mappa di Karnaugh e si determina un espressione algebrica semplificata per / x 3. Infine, per la determinazione di / x 4 (Fig. 4): dalla Tav. I si ricava la tavola di verità di f(x,x 2,x 3, ) = f x4 = estraendone le righe per le quali x 4 =, ossia le righe, 2, 4, 6, 8,, 2, 4; dalla Tav. I si ricava la tavola di verità di f(x,x 2,x 3, ) = f x4= estraendone le righe per le quali x 4 =, ossia le righe, 3, 5, 7, 9,, 3, 5; dalle due tavole di verità co ottenute si calcola, mediante operazione di OR, la tavola di verità di / x 4 ; si riporta quest ultima tavola di verità in una mappa di Karnaugh e si determina un espressione algebrica semplificata per / x 4.

4 Appello del 25 ottobre 27 Seconde prove 4 xx2x3 f x 4 = f x 4 = / x 4 x4= fx4= f x x 2 x 3 x4 = xx3+ xx2 (a) (b) (c) Fig. 4 Calcolo di / x 4 : (a) tavola di verità dei cofattori e della derivata, (b) mappa di Karnaugh, (c) espressione algebrica finale. In conclusione, le derivate della funzione data possono essere espresse algebricamente come: x = x 3 x 4 + x 2 x 4 x 2 = x x 4 x 3 = x + x 4 x 4 = x x 3 + x x 2

5 Appello del 25 ottobre 27 Seconde prove 5 (D3) Progettare una rete iterativa che accettainingressounnumerobinario = x n x n 2...x x in complemento a 2 e produce in uscita il suo valore assoluto =. La rete deve avere due distinte modalità di comportamento, a seconda del segno di, ossia del valore di x n : se, ossiasex n =, dovrà produrre = ; se <, ossiasex n =, dovrà produrre =. (Come si ricorderà, in una rappresentazione in complemento a 2 l opposto di un numero si ottiene sommando aritmeticamente al complemento a di : = +.) Una possibile struttura, che fa uso di celle Full Adder (), appare in Fig. 5. Il bit di segno x n determina la modalità di comportamento: se x n =, ciascun bit di viene avviato direttamente, tramite i multiplexer, al Full Adder; poiché il secondo operando del Full Adder è sempre e il carryin generale è forzato a(essendox n =), nessuna cella genera carryout e tutte le celle ricevono carryin pari a, cosicché l uscita è = +=; se x n =, ciascun bit di viene complementato e avviato al Full Adder, mentre il carryindell addizionatorevieneforzatoa(essendox n =), in modo che l uscita è = +=. Il carryout generale rimane inutilizzato. Si noti come l uscita, che è per definizione un numero positivo, abbia il bit di segno y n forzatodirettamentea;intalmodolaretevienead essere costituita da n celle anziché da n. Si cominci ad osservare che il blocco invertitore/multiplexer realizza la funzione x k x n + x k x n = x k x n di conseguenza, la rete può essere modificata come in Fig. 6. Inoltre, dal momento che ciascun Full Adder ha un operando fisso a, esso può evidentemente essere sostituito con un Half Adder (HA) che ha struttura più semplice. La struttura finale della cella per la rete iterativa desiderata è allora quella illustrata in Fig, 7. È possibile seguire un diverso approccio partendo dal noto algoritmo seriale per la negazione (complementazione a 2) di un numero binario, che consiste nello scandire i bit a partire dal meno significativo lasciandoli invariati fino a che non viene incontrato un, e complementandoli sempre dal successivo bit in poi. Ad esempio: 228 = complementare? +228 = no no no La singola cella, in tal caso, dovrà ricevere (su un ingresso che si può continuare a indicare con ) e ritrasmettere (su un uscita che si può continuare a indicare con ) alla successiva cella più significativa l informazione relativa alla complementazione. Se, come nella soluzione precedente, si assume che x n vengaapplicatocomeingresso alla cella meno significativa, allora = sta ad indicare che l operando della cella non va complementato, mentre =sta ad indicare chel operandovacomplementato. Il comportamento generale della cella può allora essere definito dall algoritmo illustrato in Fig. 8 e dalla conseguente tavola di verità che appare in Tav. III, dove S rappresenta il segno di, ossia x n :

6 Appello del 25 ottobre 27 Seconde prove 6 x n x n 2 xn 3 x x "" "" "" "" "" x n y n yn 2 yn 3 y y Fig. 5 Struttura della rete con celle Full Adder. x n xn 2 xn 3 x x "" "" "" "" "" x n y n yn 2 yn 3 y y Fig. 6 Rete con Full Adder dopo eliminazione dei multiplexer. x k x n Half Adder y k Fig. 7 Cella con uso di Half Adder.

7 Appello del 25 ottobre 27 Seconde prove 7? n y yk xk =? n y yk xk yk xk n x k =? y Fig. 8 Algoritmo per la generica cella. Tav. III Tavola di verità della cella. Sxk yk

8 Appello del 25 ottobre 27 Seconde prove 8 S x k yk S x k (a) S yk = S xk + Sxk + xk = xk (b) y k x k (c) Fig. 9 Realizzazione della cella: (a) mappe di Karnaugh, (b) equazioni, (c) circuito. xn xn 2 xn 3 x x S S S S "" yn yn 2 y n 3 y y Fig. Struttura finale della rete iterativa per il calcolo del valore assoluto. se S =, ossia se, allora viene ignorato, èundon t care, e l operando x k viene lasciato invariato e avviato all uscita y k ; se S =,ossiase<, allora: se =, tutti i bit incontrati finora sono stati degli zeri, dunque l operando x k viene lasciato invariato e avviato all uscita; per quanto riguarda la generazione di, si hanno due ulteriori casi: se x k =,deveessere =perché il successivo bit x k+ di deve restare invariato; se x k =,deveessere =perché tutti i successivi bit x k+, x k+2,... di devono essere complementati; se =, l operando x k viene complementato e avviato all uscita, mentre deve essere =per continuare a forzare la complementazione dei successivi bit di. La cella viene allora realizzata come appare in Fig. 9, mentre la rete finale appare in Fig..

9 Appello del 25 ottobre 27 Seconde prove 9 (D4) Progettare un circuito divisore di frequenza per 3 che produca in uscita un onda quadra quando al suo ingresso viene applicata un onda quadra. Una forma d onda digitale si dice quadra quando il suo duty cycle è del 5%, ossia quando il tempo di ON è uguale al tempo di OFF. La relazione temporale tra il segnale in ingresso () e quello richiesto in uscita (OUT) è illustrata in Fig.. Se si usa l ingresso come clock per un circuito sincrono, si osserva in primo luogo come l uscita OUT non possa essere generata direttamente mediante una macchina di Moore, poiché essa deve poter commutare su entrambi ifrontidelclock (in una macchina di Moore le uscite commutano solo in corrispondenza del fronte attivo del clock). Il comportamento desiderato si può ottenere solo facendo dipendere l uscita anche dal clock. Dal momento che la frequenza del segnale in uscita deve essere /3 di quella in ingresso, il punto di partenza non può che essere un contatore sincrono modulo 3, realizzato ad esempio con flipflop JK (Fig. 2). È previsto anche un segnale di RESET per evitare che il circuito si disponga accidentalmente nello stato non usato Q Q =all accensione. Il segnale di uscita OUT deve essere basso per tre semiperiodi consecutivi di e alto per i successivi tre semiperiodi; a parte questa prescrizione, le transizioni possono avvenire in corrispondenza a qualunque stato del contatore; se si impone che la relazione temporale tra OUT eleuscitedelcontatoresiaad esempio quella illustrata in Fig. 3, si può osservare che l uscita OUT può essere ricavata in maniera univoca imponendo che essa valga quando la terna (,Q,Q ) vale (,, ), (,, ) oppure (,, ), e che essa valga quando (,Q,Q ) = (,, ), (,, ) oppure (,, ). Tale trasformazione può essere realizzata con una rete combinatoria, osservando che (,Q,Q ) non può mai assumere i valori (,, ) o (,, ) (Fig. 4). Il circuito finalechenederiva,combinando il contatore modulo 3 e il circuito generatore dell uscita, è illustrato in Fig. 5. È facile rendersi conto che il circuito precedente è affetto da alee di diverso tipo, sia logiche che funzionali. Un metodo alternativo per produrre l uscita desiderata e nel contempo limitare gli effetti delle alee è quello di ritardare una delle uscite di mezzo periododiclock,epoicombinare il segnale co ottenuto con le uscite del contatore in modo da ottenere il risultato richiesto. Ad esempio, si può ritardare l uscita Q di mezzo clock mediante un flipflop D al cui ingresso D viene applicato Q e il cui ingresso di clock è pilotato da ; l uscita DQ che ne risulta (Fig. 6) può essere allora combinata con le uscite del contatore per ottenere la forma d onda desiderata. In particolare, si osserva dalla figura che OUT deve valere quando e soltanto quando Q = DQ =. Il circuito che ne deriva è allora quello illustrato in Fig. 7. Non volendo ricorrere a circuiti sincroni corredati di accorgimenti ad hoc, e con l obiettivo di ottenere un uscita comunque immune da alee, l unica soluzione è quella di ricorrere ad un circuito asincrono classico. Si consideri il diagramma di stato di Fig. 8: la macchina asincrona di Moore da esso descritta cambia di stato ad ogni transizione (sia che ) dell ingresso ; poiché la sequenza di uscita si deve ripetere ogni 6 semiperiodi di,essaècostituitada6stati, tutti stabili, e, per imporre che ad ogni transizione si abbia il cambiamento di una sola variabile di stato, si assegna agli stati un codice di Gray costruito in maniera tale che l uscita OUT possa essere prelevata direttamente da una delle variabili di stato (Q in Fig. 8). T in OUT T out Fig. Relazione temporale tra il segnale di ingresso () eil segnale di uscita (OUT).

10 Appello del 25 ottobre 27 Seconde prove QQ QQ JK JK J= Q K= J = Q K = (a) (b) (c) Q Q RESET "" J Q K CK Q R "" J Q K CK Q R CLK RESET Q Q CLK (d) (e) Fig. 2 Contatore sincrono modulo 3 con flipflop JK: (a) diagramma di stato, (b) tavola di transizione e di eccitazione; (c) equazioni di eccitazione, (d) circuito, (e) rappresentazione come modulo. (count) 2 2 Q Q,Q,Q OUT Fig. 3 Relazione temporale tra l uscita OUT e lo stato del contatore modulo 3. Q Q OUT Q Q OUT = QQ + Q (a) (b) (c) Fig. 4 Rete combinatoria per la generazione di OUT: (a)tavola di verità, (b) mappa di Karnaugh, (c) equazione.

11 Appello del 25 ottobre 27 Seconde prove RESET "" J Q K CK Q R "" J Q K CK Q R OUT Fig. 5 Circuito finale per la generazione di OUT mediante contatore modulo 3. (count) 2 2 Q Q DQ OUT Fig. 6 L uscita OUT è ricavata combinando le uscite di un contatore modulo 3 con un uscita ritardata di mezzo clock. OUT RESET "" J Q K CK Q R "" J Q K CK Q R D CK Q _ Q DQ Fig. 7 Circuito per la generazione di OUT mediante uscita ritardata. / / / / / / QQ 2Q3 QQ 2 Q3 = = OUT (a) (b) Fig. 8 Macchina asincrona per la generazione di OUT: (a) diagramma di stato, (b) tavola di transizione.

12 Appello del 25 ottobre 27 Seconde prove 2 ingresso stato presente circuito combinatorio ritardo uscita stato successivo Fig. 9 Modello di macchina asincrona con ritardo come elemento di memoria. Tav. IV Tavola di eccitazione per i flipflop SR che mantengono le variabili di stato. QQ 2Q3 QQ 2 Q3 SR SR 2 2 SR 3 3 Una prima tecnica di realizzazione per tale macchina può essere quella che fa ricorso al modello classico in cui gli elementi di memoria sono costituiti da ritardi (Fig. 9). Se si assume che i ritardi siano intrinsecamente contenuti negli elementi (reali, non ideali) che costituiscono il circuito combinatorio per la generazione dello stato successivo, allora è sufficiente realizzare direttamente la tavola di transizione di Fig. 8b ponendo Q k = Q k per ogni k. L implementazione corrispondente è illustrata in Fig. 2. Si noti come siano stati introdotti dei termini ridondanti (Q nella copertura per Q 2 e Q Q 3 nella copertura per Q 3) per eliminare le alee statiche; inoltre, nella realizzazione finale il segnale di RESET è stato applicato a tutte le porte di secondo livello, per garantire il forzamento dello stato Q Q 3 =. In alternativa, gli elementi di memoria possono essere realizzati con flipflop SR, secondo il modello di Fig. 2. In Tav. IV è rappresentata la tavola di eccitazione per i flipflop SR che costituiscono il registro di stato, mentre in Fig. 22 è illustrata la realizzazione finale.

13 Appello del 25 ottobre 27 Seconde prove 3 Q Q 3 Q Q 3 Q Q 3 Q = QQ 3 + Q + Q2 Q2 = QQ 2 + Q2 + QQ 3 Q3 = Q2 + QQ3 + Q + Q3 Q Q 3 (a) (b) Q=OUT Q2 Q3 RESET (c) Fig. 2 Realizzazione diretta della macchina asincrona: (a) mappe di Karnaugh, (b) equazioni, (c) circuito finale. ingresso stato presente circuito combinatorio FF SR # FF SR #2... uscita stato successivo Fig. 2 Modello di macchina asincrona in cui gli elementi di memoria sono realizzati mediante flipflop SR.

14 Appello del 25 ottobre 27 Seconde prove 4 Q Q Q 3 Q 3 S R Q Q 3 Q Q 3 S2 R2 Q Q Q 3 Q 3 S3 R3 (a) S = Q2 R= Q3 S2 = QQ 3 R2 = Q S3 = Q R3 = QQ 2 (b) RESET (c) Q=OUT Q2 Q3 Fig. 22 Circuito asincrono con flipflop SR come elementi di memoria: (a) mappe di Karnaugh, (b) equazioni di eccitazione, (c) circuito finale.