Memoria cache. Corso di Laurea in Ingegneria dell Informazione Università degli Studi di Firenze AA 2008/2009

Transcript

1 Memoria cache Coo di Laurea in Ingegneria dell Informazione Univeià degli Sudi di Firenze AA 2008/2009 D S I Inroduzione Il problema delle presazioni dei calcolaori copre divei aspei, ma con l aumenare delle presazioni in ermine di frequenza di clock dei microprocessori, uno degli aspei più criici è divenao il empo di accesso alla memoria. Dal momeno che non è possibile, o economicamene vanaggioso cosruire la memoria cenrale del calcolaore con RAM saiche molo veloci, per la realizzazione della memoria cenrale del calcolaore avviene uilizzando RAM dinamiche, che in ermini di presazioni, sono noevolmene (20 vole) più lene delle saiche. Queso squilibrio in ermini di presazioni può essere parzialmene copero uilizzando una piccola pare di memoria saica con la funzione di ampone fra il processore e la memoria cenrale del calcolaore. Queso gruppo di memorie è deo cache. Nella figura seguene sono rappresenae le reciproche relazioni fra CPU, cache e memoria cenrale. CPU Cache Memoria Cenrale La cache quindi memorizza in maniera emporanea pari della memoria cenrale e le rende disponibili al processore con empi di accesso molo rapidi. Nauralmene non ui i dai che sono in memoria cenrale possono essere conemporaneamene all inerno della cache in quano queso comporerebbe una dimensione della cache pari a quella della memoria cenrale, perano se riesco a rovare il dao in cache (hi) ho un accesso molo veloce, alrimeni la cache deve andare a cercarlo nella memoria cenrale e rasferirlo al proprio inerno (miss). Si parla quindi di hi quando si riesce a leggere il dao voluo dalla cache, alrimeni si parla di un miss. Principio di localià Il principio eorico su cui si basa la cache e che permee di oenere assi di hi di almeno 0.8è rappresenao dal comporameno che normalmene ha un programma durane la sua esecuzione. Tale comporameno è basao su due principi fondamenali: il principio di localià emporale ed il principio di localià spaziale. Il principio di localià spaziale enuncia che in un cero inervallo di empo un programma accederà a celle di memoria spazialmene vicine o accederà nuovamene alla sessa cella mi memoria più vole, menre il principio di localià emporale dice che un programma eseguirà normalmene le sue isruzioni in maniera sequenziale, garanendo così un'ala probabilià che la prossima cella di memoria lea sia conigua all auale. Se pensiamo quindi di memorizzare all inerno della cache non solo una locazione di memoria, ma anche le locazioni ad essa conigue (soliamene indicae come linea di cache), abbiamo una ala probabilià che la cella di memoria lea successivamene sia già presene in cache.

2 Presazioni Se supponiamo di avere un calcolaore senza memoria cache, il empo di leura medio può essere indicao con: T = noncache dove è il empo medio di accesso e leura ad una memoria dinamica. La sima dei empi medi di leura per un calcolaore con cache è leggermene più complicao, in quano è necessario considerare il asso di hi, cioè la frazione di leure che è possibile effeuare direamene in cache, rispeo alle leure, che olre ad un accesso alla cache richiedono anche una leura dalla memoria cenrale. Nel caso in cui si ha un miss, infai al empo di leura in cache deve essere aggiuno anche il empo di leura dalla memoria cenrale. Deo quindi h il asso di hi e m=1-h il asso di miss possiamo esprimere il empo medio di accesso alla memoria con la seguene equazione T cache = h + m( + ) = h + (1 h)( + ) = h dove è il empo medio di accesso e leura ad una memoria saica. Per valuare la convenienza di uilizzare un sisema con cache dobbiamo verificare quando il empo di accesso di ale sisema è minore del empo di accesso di un sisema radizionale, perano dalla relazione T cache < T nocache oeniamo: + < h da cui possiamo dedurre che esisono vanaggi nell uilizzo della cache allorquando il asso di hi riesce a sopravanzare la lenezza della memoria, in alre parole supponendo che h + < + h h = + h = k, k >> 1 si oiene < hk hk > 1 dal momeno che k è normalmene almeno dell oine di 20, per avere vanaggi nell uilizzo di una cache dobbiamo avere un asso di hi maggiore di 1/20, e quindi di almeno il 5%. Se consideriamo che il asso di hi si aesa normalmene inorno all 80%, abbiamo un buon margine nel migliorameno delle presazioni. Memoria Cache a Mappaura Direa La cache a mappaura direa prevede che una linea di memoria sia sempre memorizzaa in una sola linea di cache. Per oenere queso risulao è necessario che la memoria indirizzabile sia un muliplo inero della dimensione della cache. Ogni unià di memoria con dimensione pari a quella della cache è deo. 0 Ogni linea di cache è composa da più wo n-1 Ing. Marius Spinu AA 2008/2009 Sisemi Operaivi 2

3 Ogni locazione all offse i di ogni di memoria può essere collocao solo all offse i del di cache. Per capire a quale di memoria appariene una singola linea di cache è necessario cosruire un indice dei conenui della memoria cache. Queso indice, deo TAG, ha un numero di locazioni pari al numero di linee conenue nella cache ed ogni locazione del TAG coniene l indirizzo del a cui la linea in cache appariene. Considerando che dobbiamo indirizzare anche la linea all inerno della cache e la wo all inerno della linea, un indirizzo generao dal processore per leggere una parola (e non un bye) in memoria può essere scomposo come nella figura seguene: dove il campo IB coniene l indirizzo di (composo da b bi), IL coniene l indirizzo di linea (composo da l bi) ed IW coniene l indirizzo di parola (composo da w bi). In generale a desra di IW sarà presene un campo IS di s bi ao ad individuare il bye all inerno della parola; se la parola è di 32 bi (4 bye), avremo s=2, menre se la parola è di 128 bi (16 bye), s assumerà il valore 4. Prima di procedere nel calcolo dei bi occupai da ciascun campo esaminiamo lo schema inerno di una memoria cache a mappaura direa, rappresenao nella seguene figura: Come precedenemene accennao una memoria cache è composa da una DATA RAM che coniene i veri e propri dai, e da una TAG RAM che coniene l indice dei conenui della DATA RAM. Ogni cella del TAG può conenere alri bi opzionali come il bi di validià (che indica se il conenuo della linea di cache è ancora valido), il bi di leura (che indica se la linea è saa lea), ed uleriori bi per alri scopi (algorimi di sosiuzione delle linee di cache, livello di accesso alla linea, ecc.) Dao che una linea di cache coniene normalmene più di una parola, è necessario selezionare ramie il campo IW la parola all inerno della cache. La linea di cache da mandare in uscia è invece selezionaa dal campo IL, menre il campo IB viene confronao con il conenuo del TAG per verificare che la linea selezionaa sia del correo. Nel caso di comparazione effeuaa con successo, il segnale hi (aivo alo) abilia l uscia del seleore, alrimeni viene generao il segnale /miss (aivo basso), per segnalare che la locazione non è saa rovaa in cache. Ing. Marius Spinu AA 2008/2009 Sisemi Operaivi 3

4 Cache compleamene associaiva Il limie della cache a mappaura direa consise nel non poer memorizzare celle di blocchi divei con lo sesso offse. Queso limie è compleamene eliminao nella cache compleamene associaiva, nella quale ogni linea di memoria può essere collocaa in ogni linea della cache. Queso fao provoca la scompaa del conceo di, condensando in un solo elemeno i capi IL ed IB della cache a mappaura direa; ale campo avrà dimensione pari alla somma della dimensione dei campi IL e IW della cache a mappaura direa, e sarà convenzionalmene indicao con IX. Lo schema di una cache compleamene associaiva è riporao nella figura seguene: In queso ipo di cache ogni elemeno del TAG coniene i bi di IX più i campi opzionali elencai per la cache a mappaura direa. Il conenuo del campo IX deve essere quindi confronao con ogni elemeno del TAG, oenendo 2 l bi come risulao. Dal momeno che la pare DATA della cache è una memoria è deve quindi essere indirizzaa con un indirizzo ad l bi, è necessario codificare il risulao del confrono, ramie l elemeno deo CODIFICATORE e rappresenao nella figura precedene. Tale elemeno ha un comporameno analogo al codificaore a priorià uilizzao anche nel PIC e genera a parie da N=2 n ingressi, la relaiva codifica ad n bi. Il segnale di /hi (aivo basso) è generao come l AND di ue le uscie degli XOR che operano come comparaori ed abilia l uscia /OE del seleore di parola, che riceve come uleriore ingresso il campo IW, uilizzao per la selezione della parola all inerno della linea. Il segnale /READ è il segnale /MRD del processore che abilia la leura di una cella di memoria. Cache associaiva a n vie Per avere una veailià maggiore della cache a mappaura direa, senza avere la complessià circuiale ed il riao di una cache compleamene associaiva è sao creao il modello di cache associaiva ad n vie in cui la cache (ed i relaivi blocchi in memoria) vengono suddivisi in n pari più piccole permeendo quindi che una linea di memoria possa essere collocaa in uno degli n blocchi di cache, secondo lo schema riporao nella figura seguene: Ing. Marius Spinu AA 2008/2009 Sisemi Operaivi 4

5 n-1 Di seguio, per semplicià di rappresenazione, viene riporao lo schema inerno di una cache associaiva a 2 vie: La cache associaiva ad n vie, avendo n disini blocchi di DATA RAM ha bisogno anche di n disini blocchi di TAG. Si noi che a parià di dimensione della cache, il di una cache a mappaura direa è n vole più grande del di una cache associaiva ad n vie. In queso ipo di cache, come per la cache a mappaura direa, si ha la scomposizione dell indirizzo in 4 pari. Il campo IW seleziona la wo in uscia da ognuna delle vie nella DATA RAM, menre un numero di comparaori pari al numero di vie è uilizzao per la generazione dei segnali di hi, che vengono messi in OR per generare il segnale generale di hi (aivo alo) che abilia le uscie dei seleori di parola. Ing. Marius Spinu AA 2008/2009 Sisemi Operaivi 5

6 Algorimi di rimpiazzameno Una vola che la cache è saa riempia di dai e viene generao un miss, è necessario rimpiazzare le linee di cache con alre linee provenieni dalla memoria. Esisono re principali algorimi di rimpiazzameno, dei quali sono riporae solo le definizioni, senza gli algorimi veri e propri che esulano dal coneso del coo. Algorimo LRU L algorimo LRU (Leas Recenly Used) rimpiazza la linea di cache usaa meno di recene, sono quindi necessari dei bi aggiunivi nel TAG per indicare quale locazione è saa uilizzaa meno recenemene Algorimo RAND L algorimo RAND rimpiazza una linea in maniera casuale. Queso algorimo ha presazioni comparabili con il precedene, in quano il numero di bi uilizzabile per segnalare la linea uilizzaa meno recenemene è molo limiao e quindi si oiene sempre un gruppo di celle passibili di rimpiazzameno, fra le quali la scela viene effeuaa in modo pseudo-casuale. Algorimo FIFO L algorimo FIFO (Fi In Fi Ou), rimpiazza la cella inseria in cache da più empo. Si noi che l algorimo LRU e FIFO non operano in maniera analoga, in quano LRU rimpiazza le celle uilizzae meno recenemene (indipendenemene da quando esse siano sae inserie in cache), menre il FIFO rimpiazza le celle che sono da più empo in cache (indipendenemene da quano esse siano sae uilizzae). Ing. Marius Spinu AA 2008/2009 Sisemi Operaivi 6