Circuito Invertitore (1)

Transcript

1 Circuito Invertitore () Implementazione della funzione NOT in logica positiva V() = 2 Volts V(0) = 0.2 Volts VR = -2 Volts

2 Circuito Invertitore (2) Se l ingresso vi è nello stato 0 (V=0 Volts) il transistor è in interdizione Infatti: vi VE = 0 la giunzione BE è polarizzata inversa Inoltre: vi IR I2R2 = VR ; I=I2+IB Se IB = 0 I2=I = (vi-vr)/(r+r2) = 2/5 A 0. A VB = vi-ir = 0-2/5*5 = 80/5 -.5 Volts VB VCC = Volts = -3.5 Volts BC è polarizzata inversa IC = 0 vo = VCC = V()

3 Circuito Invertitore (3) Se l ingresso vi è nello stato (V=2 Volts) il transistor è in saturazione Per verificare l ipotesi se è vera, IB > IB(min) = IC/hFE In saturazione: VCE= 0.2 Volts,VBE = 0.8 Volts ; IC = (VCC-VCE(sat))/RC = 5.36 ma IB(min) = IC/hFE = 5.36/30 ma = 0.79 ma I = (vi-vbe)/r = I2 = (VBE VR)/R2 = 0.28 ma IB = I-I2 = 0.69 ma > 0.79 ma = IB(min) È verificata la saturazione vo = VCE = 0.2 =V(0)

4 Simulazione invertitore BJT Invertitore -2 V2 2.2k R3 Vout.5k vi V3 R 00k R2 Q2N2222 Q V

5 Porta NAND DTL Porta NAND realizzata in logica positiva con tecnologia DTL (DiodeTransistor-Logic) V() = 2 Volts V(0) = 0.2 Volts VR = -2 Volts

6 Simulazione NAND DTL () -2 V6 Vand Va R V3 Vb 0 R2 V Vc V2 0 0 R4 2.2k R3 DN448 D3 DN448 D DN448 Vout 5k R6 00k R7 Q2N2222 Q D2 5k R5 2 V5 2 V4

7 Problemi tecnici del NAND DTL ) Il capacitore C necessario per migliorare il tempo di risposta dell invertitore (aiuta a svuotare la base dai portatori minoritari di carica quando si passa da uno stato logico all altro, cioè dalla saturazione all interdizione. 2) È più facile integrare diodi e transistor che resistenze e capacità in un circuito integrato. 3) Sono necessarie due sorgenti di potenziale (+2 V e 2 V oltre al valore di riferimento 0 V) Importante modificare lo schema elettrico.

8 NAND DTL modificata () Porta NAND realizzata in logica positiva con tecnologia DTL (DiodeTransistor-Logic) modificata (diodi al posto di resistenza e capacità sull ingresso al transistor) V() = 5.0 Volts V(0) = 0.2 Volts VCC = 5.0 Volts

9 NAND DTL modificata (2) a) Eliminato il condensatore C c) Ridotti il numero delle resistenze ed il loro valore massimo (max 5 kω contro i 00 kω di prima ) c) Una sola sorgente di potenziale +5 V (minore delle precenti minore potenza dissipata)

10 Funzione AND Cablato

11 Famiglia HTL () La famiglia High Threshold Logic ha le seguenti caratteristiche: Tensione di alimentazione maggiore (VCC = 5 V) (per aumentare il margine di rumore a 7 Volts) Valori delle resistenze più elevati (per mantenere costante la corrente, ossia la dissipazione di potenza) Diodo D2 sostituito con Diodo Zener (per sostenere una d.d.p. più elevata) Tempi di propagazione di circa 00 ns (a causa delle resistenze più elevate) Maggiore stabilità in funzione della temperatura.

12 NAND HTL (2)

13 Funzione di trasferimento NAND HTL

14 Famiglia DCTL La famiglia Direct-Coupled Transistor Logic ha le seguenti caratteristiche: ) Assenza di diodi e di capacità; 2) Resistenze ridotte al minimo; 3) Necessaria una sola sorgente di potenziale.

15 DCTL NOR

16 Funzione di Trasferimento NOR DCTL

17 Vantaggi Famiglia DCTL È necessaria solo una sorgente VCC a basso voltaggio (anche.5 Volts possono bastare) Si possono usare transistor con bassi valori di tensione di rottura (Breakdown Voltage) Bassa potenza dissipata

18 Problemi Famiglia DCTL () Tutte le correnti di saturazione inverse si sommano ed attraversano RC: può verificarsi un calo di tensione ai capi di RC che impedisce ai transistor Q, Qn di entrare in saturazione. La corrente di base è circa uguale a quella di collettore [se VCC >> VCE(sat) e VCC >> VBE (sat) ] tempi lunghi per la rimozione delle cariche dalla regione di svuotamento durante un cambiamento dello stato del segnale.

19 Problemi Famiglia DCTL (2) Bassi margini di rumore (0.6 volts tra livello alto e quello basso) Le basi dei transistor di fan out sono collegate assieme e poiché c è sempre una piccola differenza tra transistor anche della stessa famiglia (es. VCE(sat) = Volts) la corrente può scegliere preferenzialmente una delle vie di fan-out piuttosto che ripartirsi equamente tra tutte (accaparramento della corrente)

20 Famiglia RTL Per superare alcuni dei problemi della famiglia DCTL la famiglia Resistor-Transistor Logic adotta l accorgimento di inserire resistenze tra le basi ed i segnali; È possibile aumentare la tensione di alimentazione con la conseguenza di aumentare la tolleranza al rumore e di diminuire l importanza dell omogeneità dei transistor, al prezzo di aumentare la potenza dissipata.

21 RTL NOR

22 Funzione di Trasferimento NOR RTL ()

23 Funzione di Trasferimento NOR RTL (2) Dipendenza dalla temperatura: -55 C = limite inferiore di funzionamento + 25 C = temperatura ambiente +25 C = limite superiore di funzionamento

24 Famiglia TTL La famiglia TTL (Transistor-Transistor-Logic) cerca di eliminare tutte le componenti che non siano transistor nella realizzazione delle porte logiche. Inoltre vuole aumentare la velocità di funzionamento di una singola porta.

25 Porta NAND TTL Diodo

26 Limiti delle porte DTL Velocità di funzionamento, cioè velocità di transizione tra livelli logici. Il maggior problema: Se T3 è in saturazione (ingresso Vi = V()) e Vi diventa = V(0), che T3 cerca di andare in interdizione. Tuttavia occorre rimuovere la carica nella base di T3 E questo può avvenire solo attraverso Rb o correnti di ricombinazione. tempi di circa 00 ns.

27 Funzionamento porte TTL () Idea di base: collegare alla base di T3 il transistor T rendendo possibile uno svuotamento molto più veloce delle cariche immagazzinate nella base di T3. Il meccanismo prevede che: Vi = V() base-emettitore di T polarizzata inversamente base-collettore di T polarizzata direttamente Transistor T3 in saturazione. Vi = V(0) base-emettitore di T polarizzato direttamente base-collettore di T polarizzato direttamente Transistor T3 in interdizione

28 Funzionamento porte TTL (2) Porta DTL: se T3 è saturo VBE = 0.75 Volts La corrente di base se il diodo D è interdetto è: Iv = VBE /Rb = 0,75/2 KΩ = 0,38 ma Porta TTL: se Vi = V(0) Ib = (VCC-VBE(sat))/R =, ma Inizialmente T è in regione attiva VCE = 0,75 Volts La corrente I = hfeib = 30*, ma = 33 ma Rapporto tra i tempi: 33/0,38 00 volte più veloce.

29 Porta TTL di base

30 Fabbricazione transistor a emettitore multiplo

31 Funzione di trasferimento NAND TTL

32 Famiglia ECL () La famiglia ECL (Emitter Coupled Logic) viene introdotta per aumentare ulteriormente la velocità di funzionamento. Tutte le famiglie viste finora usano dei transistor che lavorano nella regione di saturazione (RTL, DTL, TTL). È possibile disegnare un dispositivo che invece usi la zona attiva e l interdizione? Problema fondamentale: L intervallo di valori che copre la regione attiva è molto limitato (alcuni decimi di volt) e basta poco per sbilanciare il dispositivo e farlo uscire dalla regione attiva.

33 Famiglia ECL (2)

34 Famiglia ECL (3) Soluzione: Cellula base: Coppia Differenziale con gli emettitori dei due transistor Q e Q2 collegati assieme Principio di funzionamento: La base di Q2 viene mantenuta ad una tensione di riferimento fissa VR, mentre alla base di Q si applica il segnale di ingresso Vi. Se Vi < VR, T è interdetto e la corrente passa per Q2. Se Vi > VR, T2 è interdetto e la corrente passa per Q.

35 Caratteristiche porte ECL Differenza tra i due stati logici: 0,8 V. Larghezza regione di transizione: 0,50 V. Margine di rumore: 0,34 V. Fan-out tipico: > 25 (anche 250). Velocità di funzionamento: ns + carico capacitivo. Dipendenza dalla temperatura: molto bassa a causa della simmetria del circuito.

36 Porta OR-NOR ECL () Ta Tb Tc

37 Porta OR-NOR ECL (2) T2 = transistor di riferimento Ta, Tb, Tc = linee di ingresso dei segnali T3 e T4 : transistor di uscita per l adattamento del livello del segnale di uscita a quello di ingresso. VCC = 0 Volts VEE = - 5,2 Volts = tensione di alimentazione VR = -,75 Volts = tensione di riferimento

38 Porta OR-NOR ECL (3) Le tensioni che definiscono i vari modi di funzionamento di un transistor tipico per una porta ECL sono (a temperatura ambiente): Vγ = 0,70 Volts: VBE (attiva) = 0,75 Volts: VBE (sat) = 0,80 Volts: tensione di soglia regione attiva saturazione La variazione di tensione necessaria per passare da uno stato all altro è molto piccola (0, Volts)

39 Porta OR-NOR ECL (4) -0,76 -,58 V = V() V(0) V(0) V()

40 Porta OR-NOR ECL (5) Se VBa è nello stato V(), allora T è ON e T2 è OFF. VC2 = VB4 = 0 Volts = V(0) Se VBE4 = - 0,75 Volts, IE4 = (VBE4 VEE )/,5 kω = 3 ma Poichè hfe = 00 per transistor in famiglie ECL IB4 = IE4/(hFE +) = 0,03 ma. VC2= VB4/RC2= - 0,0 V Vo2 = - 0,75-0,0 = - 0,76 Volts = livello alto = V()

41 Porta OR-NOR ECL (6) Se VBa diminuisce per tendere a V(0), allora T è OFF e T2 ON VE = VRc - VBE2 (attiva) = -,925 Volts Vo2= VB4 VBE4(attiva) = -,58 Volts = livello basso =V(0) È verificata la funzione OR. Se prendiamo invece il potenziale Vo abbiamo che si può fare una analisi simile da cui si ricava che: Se VBa = V(0) Vo= V() ; se VBa = V() Vo= V(0) che verifica la funzione NOR.

42 Funzione di trasferimento OR-NOR ECL

43 Simulazione OR-NOR ECL OR prima OR Reference

44 Es. di trasmissione segnale ECL