Resa e qualità. Resa dei sistemi digitali

Dimensione: px

Iniziare la visualizzazioe della pagina:

Download "Resa e qualità. Resa dei sistemi digitali"

Gianluca Natale
6 anni fa
Visualizzazioni

1 Resa e qualità Resa e costi di produzione Resa in presenza di difetti clustered Miglioramenti della resa Defect level Analisi dei dati di test Esempio: il chip SEMATECH Sommario Resa dei sistemi digitali Un difetto di produzione è un area finita del chip con della circuiteria elettricamente malfunzionante causata da errori o anomalie nel processo di fabbricazione. Un chip privo di tali difetti è chiamato un chip buono. La frazione (o la percentuale) di chip buoni in un processo di produzione si definisce resa (yield). Denotata dal simbolo Y. Costo di un chip: Cost of fabricating and testing a wafer Yield x Number of chip sites on the wafer 1

2 Difetti clustered Good chips Faulty chips Defects Wafer Unclustered defects Wafer yield = 12/22 = 0.55 Clustered defects (VLSI VLSI) Wafer yield = 17/22 = 0.77 Parametri di resa Densità dei difetti (d ) = Numero medio di difetti per unità di area Chip area (A) Parametro di clustering (α) Distribuzione binomiale negativa dei difetti, p (x ) = Prob (numero di difetti su un chip = x ) Γ (α+x ) ( (Ad /α) x = x! Γ (α) ) (1+Ad /α) α+x dove Γ è la funzione gamma α =0, p (x ) è la funzione delta (max. clustering) α =inf., p (x ) è la distr. di Poisson (nessun ( clustering) 2

3 Equazione della resa Y = Prob ( zero defect on a chip ) = p (0) Y = ( 1 + Ad / α ) α Esempio: Ad = 1.0, α = 0.5, Y = 0.58 Difetti unclustered: α = inf., Y = e - Ad Esempio: Ad = 1.0, α = inf., Y = 0.37 pessimistico! Defect Level o Reject Ratio Defect level (DL) è il rapporto fra il numero di chip guasti che passano il test e quello totale dei chip che passano il test. DL si misura in parti per milione (ppm). DL misura l efficacia del test. DL è una misura quantitativa della qualità del prodotto. Per chip commerciali VLSI un DL > 500 ppm si considera non accettabile. 3

4 Calcolo del DL Dati di ritorno dal campo: chip con guasti sul campo vengono restituiti al produttore. Da questi si calcola il DL (problemi riguardanti i guasti che si hanno durante il funzionamento del chip). Dai dati di collaudo: copertura di guasto dei test e il rateo di eliminazione dei chip. Un modello di yield modificato viene fittato su tali dati per stimare il DL. Equazione di resa modificata Parametri: Densità di guasti, f = numero medio di guasti per unità di area dei chip Parametri di clustering, β Copertura di guasti, T Equazione di resa modificata: Y (T ) = (1 + TAf / β) - β Assuming that tests with 100% fault coverage (T =1.0) rimuove tutti i chip guasti, Y = Y (1) = (1 + Af / β) - β 4

5 Defect Level Y (T ) - Y (1) DL (T ) = Y (T ) ( b + TAf ) b = ( b + Af ) b T è la copertura di guasti, Af è il numero medio di guasti in un chip di area A, b è il fattore di clustering. Af e b sono determinati dai dati di analisi del test. Esempio: il chip SEMATECH Bus interface controller ASIC fabbricato e collaudato presso l IBM, Burlington, Vermont 116,000 equivalent (2-input NAND) gates 304-pin package, 249 I/O Clock: 40MHz, alcune parti a 50MHz 0.45µ CMOS, 3.3V, 9.4mm x 8.8mm area Full scan, 99.79% fault coverage Advantest 3381 ATE, 18,466 chips tested at 2.5MHz test clock 5

6 Copertura di guasti da un simulatore Stuck-at fault coverage Vector number Percentuale misurata di chip rigettati Measured chip fallout Vector number 6

7 Fitting del modello Chip fallout and computed 1 1-Y (T ) Chip fallout vs. fault coverage Y (1) = Measured chip fallout Y (T ) for Af = 2.1 and β = Stuck-at fault coverage, T DL calcolato 237,700 ppm (Y = 76.23%) Defect level in ppm Stuck-at fault coverage (%) 7

8 Sommario La resa del VLSI dipende da due parametri del processo, la densità dei difetti (d ) parametri di clustering (α) La resa cala con l incremento di area dei chip; una resa bassa => alti costi La copertura di guasto misura la qualità dei test Defect level (DL) o reject ratio misura la qualità dei chip DL can be determined by an analysis of test data Alta qualità: DL < 500 ppm, fault coverage ~ 99% 8

Documenti analoghi

IC Test & Design for Testability

IC Test & Design for Testability Collaudo (testing) dei sistemi digitali Realizzazione di sistemi digitali (VLSI) Collaudo e verifica Collaudo ideale e collaudo reale Costo del collaudo Ruolo del collaudo