Corso di Laurea in FISICA Dispositivi di calcolo II

Transcript

1 Corso di Laurea in FISICA Dispositivi di calcolo II Prof. Luca Gammaitoni

2 Corso di Laurea in FISICA Compu&ng device Laurea Specialistica in Informatica input output model input à output à Numerical data in the forms of symbols are transformed during computation

3 Corso di Laurea in FISICA Physical systems as compu&ng devices Laurea Specialistica in Informatica A physical system that can be in a number of different physical states. S0.SN If I associate to each state a different symbolic value, by changing state I can operate (process) on the different symbols.

4 Corso di Laurea in FISICA Physical systems as compu&ng devices Laurea Specialistica in Informatica In order to be able to produce an observable change in the system, the system has to admit at least 2 different states. S0 S1 A computation (i.e. information processing) is associated with system transformation. This requires a force acting on the system.

5 Corso di Laurea in FISICA Physical systems as compu&ng devices Laurea Specialistica in Informatica The force represents the input and the state of the system the output. Input a à S0... S1 Input b à S0... S0

6 Corso di Laurea in FISICA Base 2 systems Binary representation of numerical quantities 0 1 A system that admits 2 distinct states is called a binary switch Example:

7 Logic switches A logic switch is a device that can assume physically dis&nct states as a result of external inputs. Usually the output of a physical system assume a con&nuous value (e.g. a voltage) and a threshold is used to par&te the output space in two ore more states. If the states are in the number of two we have binary logic switches: this is the case of transistors for modern microprocessors.

8 Calcoli con base 2 In base due possono essere effettutate le normali operazioni aritmetiche, utilizzando gli algoritmi usuali Per esempio la somma tra due numeri:

9 Vediamo nel dettaglio la somma a 1 bit: B1 + B2 = S = = = 10 Tavola di verità della somma a 1 bit

10 Costruire un sommatore Tavola di verità della somma a 1 bit Disciplina nota come Architettura dei calcolatori

11 Operatori logici, cenni di logica booleana La somma non è la sola operazione che si può fare sui bit. Oltre alle operazioni algebriche esistono le operazioni LOGICHE Operazione LOGICA NOT Tavola di verità

12 Operazione LOGICA OR Tavola di verità

13 Operazione LOGICA AND Tavola di verità

14 Algebra di Boole:.. George Boole ( ) NOT OR AND Vediamo qualche esempio.

15 NOT OR AND Se I1 = > NOT (I1) = 0 Se I1 = > NOT (I1) = 1 Se I1 = 0 e I2 = > I1 AND I2 = 0 Se I1 = 1 e I2 = > I1 AND I2 = 1 Se I1 = 0 e I2 = > I1 OR I2 = 1

16 NOT OR AND Se I1 = 0 e I2 = > (I1 OR I2) AND I1 =? Se I1 = 1 e I2 = > (I1 AND I2) OR (I1 OR I2) =? Se I1 = 1 e I2 = > (I1 OR I2) AND (I1 OR I2) =?

17 NOT OR AND Reti combinatorie

18 Algebra di Boole

19 Problema: data una tavola di verità come determinare l espressione algebrica che la soddisfa Ci sono diverse tecniche. Data una tavola di verita : 1. si considerano le righe delle uscite corrispondenti a valori 1 2. per queste righe si fa l AND tra gli elementi che costituiscono gli ingressi negando quelli che hanno 0 in ingresso 3. si fa l OR dei termini così ottenuti. Esempio: il semi-sommatore

20 Semi-sommatore S = (B1 B2) + (B1 B2 ) per il Riporto.. R = B1 B2

21 Semi-sommatore S = (B1 B2) + (B1 B2 ) A volte, per amor di semplicità di rappresentazione, si introduce una nuova porta logica che descrive il funzionamento dell uscita S. Tale porta si chiama OR esclusivo (XOR) e si indica con B1 B2 S = B1 B2 = (B1 B2) + (B1 B2 )

22 Semi-sommatore S = B1 B2 R = B1 B2

23 Sommatore Full-adder S =? R =? Per determinare l espressione algebrica corrispondente (o la sua rappresentazione schematica) possiamo applicare i tre passi della nostra regola per ottenere: S = R in (B1 B2)+ R in (B1 B2 )+ R in (B1 B2 )+ R in (B1 B2) R = R in (B1 B2)+ R in (B1 B2)+ R in (B1 B2 )+ R in (B1 B2)

24 S = R in (B1 B2)+ R in (B1 B2 )+ R in (B1 B2 )+ R in (B1 B2) R = R in (B1 B2)+ R in (B1 B2)+ R in (B1 B2 )+ R in (B1 B2) Si può minimizzare?

25 Raccogliendo a fattor comune si ha: S = R in (B1 B2+B1B2 )+ R in (B1 B2 +B1B2) R = (R in + R in )(B1B2)+ R in (B1 B2+B1B2 ) Concentriamo la nostra attenzione su S, ed in particolare sul secondo termine R in (B1 B2 +B1B2). Applicando De Morgan si ha: (B1 B2 )+(B1B2) = ((B1 B2 ) (B1B2) ) e applicando ancora De Morgan entro le singole parentesi: ((B1 B2 ) (B1B2) ) = ((B1+B2) (B1 +B2 )) = = (B1B1 +B1B2 +B2B1 +B2B2 ) Poiché B1B1 = B2B2 = 0, possiamo scrivere il secondo termine di S come R in (B1B2 + B1 B2) e così: S = R in (B1 B2+B1B2 )+ R in (B1 B2 + B1B2 ) Utilizzando la porta logica OR esclusivo, con B1 B2 = (B1 B2)+(B1B2 ), si ottiene: S = R in (B1 B2)+ R in (B1 B2) = R in (B1 B2)

26 Veniamo ora al termine che fornisce il riporto: R = (R in + R in )(B1B2)+ R in (B1 B2+B1B2 ) Il primo termine si semplifica osservando che (R in + R in ) = 1 mentre il secondo termine altro non è che R in (B1 B2). Quindi R = B1B2+ R in (B1 B2)

27 Full Adder: S = R in (B1 B2) R = B1B2+ R in (B1 B2) La rete combinatoria per il Full Adder:

28 Dal modello ai dispositivi: il transistor 1944 (Bardeen, Brattley e Shotky) Se V in > 0.5V allora V out = 0 V Se V in < 0.5V allora V out = 5 V

29 Dal modello ai dispositivi: il transistor 1944 (Bardeen, Brattley e Shotky) Se V in > 0.5V allora V out = 0 V Se V in < 0.5V allora V out = 5 V NOT gate: Se V in > 0.5V (stato di Input=1) allora V out = 0 V (stato di Output=0) Se V in < 0.5V (stato di Input=0) allora V out = 5 V (stato di Output=1)

30 Vediamo una interessante combinazione NAND gate:

31 Alla fine ne restò uno solo NOT gate: AND gate: OR gate: Verificare

32 Somma a più bit Esempio: uno schema che mostra il funzionamento di un dispositivo sommatore per numeri a 3 bit. I numeri addendi sono: A1A2A3 e B1B2B3 (per esempio ) L ultimo bit di riporto Cr (quello più a sinistra o, come si dice quello più significativo) prende il nome di bit di overflow. Se questo bit è diverso da 0 significa che il risultato della somma non può essere contenuto in tre bit (condizione detta per l appunto di overflow).

33 Reti combinatorie: L uscita di una rete combinatoria è funzione dei propri ingressi. L uscita varia istantaneamente al variare degli ingressi. Esiste una diversa classe di dispositivi che chiameremo sequenziali. In un dispositivo sequenziale il valore che si ottiene all uscita in un dato istante dipende sia dal valore che si trova all ingresso in quello stesso istante che dallo stato precedente del dispositivo stesso. Esempio: la cella di memoria di un computer

34 Esempio: una Bombarda Il cannone può trovarsi in diversi stati possibili, 1) carico 2) scarico 3) fuori servizio

35 Esempio: una Bombarda Analogia: Ingresso: accensione miccia valore: SI, NO Uscita: esplulsione proiettile valore: SI, NO Non posso costruire una tavola di verità senza tenere conto dello stato del cannone. Infatti il valore dell uscita dipende non soltanto dall ingresso ma anche dallo stato del cannone: Ingresso: NO > Uscita: NO Ingresso: SI > Uscita: SI se STATO = carico Ingresso: SI > Uscita: NO se STATO <> carico

36 In sintesi: Il valore che si ottiene all uscita in un dato istante (cioè quando serve sparare) dipende sia dal valore che si trova all ingresso (miccia accesa o miccia spenta) in quello stesso istante che dallo stato precedente del dispositivo stesso (cannone carico, scarico o fuori uso). Un modo per descrivere questo comportamento è quello di dire che il dispositivo conserva memoria della storia precedente, ovvero ha una memoria sua interna che determina lo stato attuale del dispositivo. Il termine sequenziale, associato a questa classe di dispositivi sta proprio ad indicare che il risultato degli ingressi dipende dalla sequenza delle azioni a cui è stato sottoposto precedentemente il dispositivo stesso.

37 Come lo si può realizzare con i dispositivi noti? Utilizzando un trucco: il feedback Flip-Flop SR, sincrono

38 Flip-Flop SR, sincrono

39 Flip-Flop tipo D la configurazione proibita è impedita a priori e l ingresso D viene memorizzato all uscita Q, durante ogni fase abilitata dal clock

40 Definizione un dispositivo sequenziale caratterizzato da un certo numero di stati n, prende anche il nome di: Macchina a Stati Finiti (FSM) o Automa a Stati Finiti.

41 Due tipologie di FSM sono particolarmente rilevanti per chi si occupa di architettura dei computer: la macchina di Moore e la macchina di Mealy. Una FSM è una macchina di Moore: se, ad ogni istante, il valore delle uscite dipende esclusivamente dal valore dei suoi stati in quell istante senza dipendere dal valore degli ingressi in quegli istanti. Una FSM è una macchina di Mealy: se, ad ogni istante, il valore delle uscite dipende sia dal valore dei suoi stati in quell istante che dal valore degli ingressi, in quegli stessi istanti. Si può dimostrare che si può sempre trasformare una macchina di Moore in una di Mealy e viceversa. Tuttavia il passaggio dalla macchina di Mealy alla macchina di Moore comporta in genere un amumento del numero degli stati della macchina stessa.