Il linguaggio macchina
|
|
- Orlando Capelli
- 6 anni fa
- Visualizzazioni
Transcript
1 Il linguaggio macchina Istruzioni macchina (PH 2.4) Indirizzamento (PH 2.9) Costanti a 32-bit (PH 2.9) 1 Linguaggio macchina Le istruzioni in linguaggio assembly devono essere tradotte in linguaggio macchina (cioè in sequenze di 0 e 1) per poter essere eseguite Le istruzioni in linguaggio macchina sono lunghe 32 bit (come i istri e le parole di memoria) 2 1
2 Linguaggio macchina Nelle istruzioni macchina i istri sono indirizzati con numeri progressivi da 0 a 31 In MIPS: $zero -> 0 $at -> 1 (istro riservato) $v0, $v1 -> 2, 3 $a0 - $a3 -> 4-7 $t0 - $t7 -> 8-15 $s0 - $s7 -> $t8, $t9 -> 24, 25 $k0, $k1 -> 26, 27 (istri riservati) $gp, $sp -> 28, 29 $fp, $ra -> 30, 31 3 Formato istruzioni aritmetiche Le istruzioni macchina hanno una rappresentazione binaria di 32 bit (la stessa dimensione di una parola di memoria) Una istruzione macchina (32 bits) è suddivisa in gruppi di bits detti CAMPI IL numero e la lunghezza dei campi di una istruzione determinano il FORMATO dell'istruzione Vi sono diversi formati; ad esempio, il formato tipo R delle istruzioni aritmetico-logiche è : op rs rt rd shmt func 6 bit 65 bit 5 bit 5 bit 5 bit 6 bit 4 2
3 Formato istruzioni aritmetiche Formato R 5 Formato istruzioni di tipo R op rs rt rd shmt func 6 bit 65 bit 5 bit 5 bit 5 bit 6 bit Ai vari campi sono stati assegnati dei nomi mnemonici: op: (opcode) identifica la classe di istruzione rs: istro contenente il primo operando sorgente rt: istro contenente il secondo operando sorgente rd: istro destinazione contenente il risultato shamt: shift amount (scorrimento) funct: indica la variante specifica dell'operazione 6 3
4 Istruzioni di tipo R - Esempio add $t0, $s1, $s x Istruzione macchina 7 Istruzioni di tipo R Le diverse istruzioni aritmetico-logiche hanno tutte un formato di tipo R, ad esempio: somma, prodotto, divisione shift (scorrimento) AND, OR, NOT Le diverse istruzioni aritmetico-logiche si distinguono tra loro in base al campo funct 8 4
5 Istruzioni di tipo R - Esempi 9 Formato istruzioni aritmetiche Formato I 10 5
6 Formato istruzioni di tipo I Il formato delle istruzioni di tipo R non è adatto a rappresentare istruzioni di load/store Alla costante (offset) delle istruzioni lw e sw sarebbe riservato un campo di 5 bit (con valore massimo 2 5 = 32) Per le istruzioni di load/store si utilizza un formato diverso ( tipo I ) utilizzando sempre 32 bit complessivi 11 Formato istruzioni di tipo I op rs rt indirizzo 6 bit 5 bit 5 bit 16 bit In questo formato, i campi hanno il seguente significato: op: (opcode) identifica il tipo di istruzione rs: indica il istro base rt: indica il istro destinazione dell'istruzione di caricamento (per ist. lw) indirizzo: riporta lo spiazzamento (offset) Con questo formato una istruzione lw (sw) può indirizzare parole nell'intervallo rispetto all'indirizzo base 12 6
7 Istruzioni di tipo I: esempio lw $t0, 32($s3) Esempio A[300] = h + A[300] lw $t0, 1200($t1) # $t1 ind. base di A[0] add $t0, $s2, $t0 # $t2 variabile h sw $t0, 1200($t1) x8D2804B0 0x xAD2804B0 14 7
8 Istruzioni di salto Salti condizionati relativi: beq r1, r2, Lab bne r1, r2, Lab (branch on equal) (branch on not equal) Salti incondizionati assoluti: j Lab (jump) jr r (jump ister) jal Lab (jump and link) (chiamata a procedura) 15 Istruzioni di salto Salti condizionati relativi: Il flusso sequenziale di controllo cambia solo se la condizione è vera Il calcolo del valore dell'etichetta Lab (indirizzo di destinazione del salto) è relativo al Program Counter (PC) Salti incondizionati assoluti: Il salto viene sempre eseguito L'indirizzo di destinazione del salto è un indirizzo assoluto di memoria 16 8
9 Formato delle Istruzioni di salto Nome beq bne j jr jal Formato I I J J J 17 Salti condizionati istruzioni tipo I op rs rt indirizzo 6 bit 5 bit 5 bit 16 bit Nel caso di salti condizionati, i campi hanno il seguente significato: op: (opcode) identifica il tipo di istruzione rs: indica il il primo istro rt: indica il secondo istro indirizzo: riporta lo spiazzamento (offset) Per l'offset si hanno a disposizione solo 16-bit del campo indirizzo - rappresentano un indirizzo relativo al PC ( PC-relative word address ) 18 9
10 Istruzioni di salto condizionato (tipo I) L'indirizzamento relativo al PC permette di fare dei salti condizionati a locazioni di memoria il cui indirizzo assoluto non è esprimibile con soli 16-bit Esempio: bne $s0, $s1, L1 Per esprimere l'etichetta L1 si hanno a disposizione 16-bit; il valore di L1 è calcolato rispetto al PC in modo da saltare avanti o indietro rispetto all'istruzione corrente 19 Istruzioni di salto condizionato (tipo I) I 16-bit del campo indirizzo esprimono l'offset rispetto al PC L'offset varia tra e Esempio: bne $s0, $s1, L1 l'assemblatore sostituisce l'etichetta L1 con l'indirizzo di parola relativo a PC: (L1- PC)/4 PC contiene l'indirizzo dell'istruzione successiva al salto La divisione per 4 serve per calcolare l'indirizzo di parola Il valore del campo indirizzo può essere negativo (salti all'indietro) 20 10
11 Esempio loo: add $t1, $s3, $s3 # bne $t0, $s5, exi add $s3, $s3, $s4 j loo exi: # $t0 -> $8 $s4 -> $20 $s3 -> $19 $s5 -> $ : : : : exi = ( )/4 Nota: quando si esegue la bne, PC punta già all'istruzione successiva (80020) 21 Formato istruzioni aritmetiche Formato J 22 11
12 Formato istruzioni di tipo J op indirizzo 6 bit 26 bit Il terzo tipo di formato istruzione (Formato J) è il formato usato per le istruzioni di salto incondizionato (jump) In questo caso, i campi hanno il seguente significato: op indica il tipo di operazione indirizzo (composto da 26-bit) riporta una parte (26 bit su 32) dell'indirizzo assoluto di destinazione del salto I 26-bit del campo indirizzo rappresentano un indirizzo di parola (word address) 23 Istruzione di salto incondizionato (tipo J) L indirizzo rappresentato dall etichetta L1 viene prima espresso su 28 bit ( i meno significativi) (byte address) e poi diviso per 4 per ottenere l indirizzo a parola (word address) (shift a destra di 2 bits) in pratica si eliminano i due 0 finali si amplia lo spazio di salto: si salta tra 0 e 2 28 byte (2 26 word) 24 12
13 Istruzione di salto incondizionato (tipo J) I 26-bit di indirizzo nelle jump rappresentano un indirizzo di parola (word address) corrispondono ad un indirizzo di byte (byte address) composto da 28-bit Poichè il istro PC è composto da 32-bit l'istruzione jump rimpiazza solo i 28-bit meno significativi del PC, lasciando inalterati i rimanenti 4-bit più significativi 25 Istruzioni di tipo J: esempio 8 x
14 Salti di dimensioni maggiori Per saltare ad indirizzi superiori a 2 28 Byte si usa l'istruzione: jr rs (jump ister con formato R) Salta all'indirizzo di memoria assoluto contenuto nel istro rs (spazio di 2 32 byte cioè 2 30 word : l intero spazio di memoria) 27 Salti condizionati di dimensioni maggiori beq $s0, $s1, L1 se L1 è molto lontano si può procedere come segue : bne $s0, $s1, L2 j L1 L2: 28 14
15 15 29 MIPS Instruzioni aritmetiche immediate I addiu R subu R addu immediate I addi R sub R add address/immediate funct shamt rd rt rs op formato istr 30 MIPS Instruzioni salti condizionati R slt immediate I slti R sltu immediate I sltiu address I bne address I beq address/immediate funct shamt rd rt rs op formato istr
16 16 31 MIPS Istruzioni logiche R or amt amt R and immediate I andi immediate I ori R slr R sll address/immediate funct shamt rd rt rs op formato istr 32 Modalità di indirizzamento (PH 2.9)
17 Modalità di indirizzamento Le modalità di indirizzamento indicano i diversi modi attraverso cui far riferimento agli operandi nelle istruzioni L'esempio più comune di modalità di indirizzamento è l indirizzamento a istro nel quale gli operandi dell'istruzione sono contenuti nei istri ad esempio add $s0, $s1, $s2 33 Modalità di indirizzamento MIPS ha solo 5 modalità di indirizzamento: A istro Immediato Con base o spiazzamento Relativo al Program Counter Pseudo-diretto diretto N.B. Una singola istruzione può usare più di una modalità di indirizzamento 34 17
18 Indirizzamento a istro L'operando è il contenuto di un istro della CPU: il nome del istro è specificato nell'istruzione. Indirizzamento a istro op rs rt rd funct ister Le istruzioni che usano questo tipo di indirizzamento hanno formato di tipo R Es.: istruzioni aritmetico-logiche 35 Indirizzamento immediato Indirizzamento immediato op rs rt immediate L'operando è una costante il cui valore è contenuto nell'istruzione L'indirizzamento immediato si usa per specificare il valore di un operando sorgente, non ha senso usarlo come destinazione Le istruzioni che usano questo tipo di indirizzamento hanno formato I : La costante è memorizzata nel campo a 16-bit 36 18
19 Indirizzamento immediato: esempio Es: addi $sp, $sp, Indirizzamento con base op rs rt offset address + memory word L'operando è in una locazione di memoria il cui indirizzo si ottiene sommando il contenuto di un istro base ad un valore costante (offset o spiazzamento) contenuto nell'istruzione Le istruzioni che usano questo tipo di indirizzamento hanno formato di tipo I 38 19
20 Indirizzamento con base Esempio: istruzione di load lw $t0, 32($s3) L'operando è letto in memoria all'indirizzo 32 + [$s3] Esempio: istruzione di store sw $t0, 32($s3) L'operando è scritto in memoria all'indirizzo 32 + [$s3] 39 Indirizzamento relativo al PC op rs rt offset PC + memory word L'operando è in una locazione di memoria il cui indirizzo si ottiene sommando il contenuto del Program Counter ad un valore costante (offset o spiazzamento) contenuto nell'istruzione Le istruzioni che usano questo tipo di indirizzamento hanno formato di tipo I 40 20
21 Indirizzamento relativo al PC 100/4 = 25 Esempio: Operazione di salto condizionato (formato tipo I) 41 Indirizzamento relativo al PC Si usa l'indirizzamento relativo al PC nei salti condizionati in quanto la destinazione del salto in tali istruzioni è in genere prossima al punto di salto Avendo a disposizione 16 bit di Offset: è possibile saltare in un'area tra e parole rispetto all'istruzione corrente ( 2 15 = ) : PC_new = PC_old + Offset*
22 Indirizzamento pseudo-diretto Una parte dell'indirizzo è presente come valore costante (offset) nell'istruzione ma deve essere completato Le istruzioni che usano questo tipo di indirizzamento hanno formato di tipo J op PC offset PC : memory word 43 Indirizzamento pseudo-diretto op PC offset PC : memory word L'indirizzo di salto si calcola facendo uno shift a sinistra di 2 bit dei 26-bit di offset contenuti nell'istruzione (aggiungendo 00 nei bit meno significativi per passare da 26 a 28-bit) e concatenando i 28-bit con i 4-bit più significativi del Program Counter 44 22
23 Indirizzamento pseudo-diretto 32/4 = 8 Esempio: operazione di salto incondizionato (formato J) 45 I 5 modi di indizzamento 1. Immediate addressing op rs rt immediate 2. Register addressing op rs rt rd funct ister 3. Base addressing op rs rt address ister + memory word 46 23
24 I 5 modi di indirizzamento 4. PC-relative addressing op rs rt Address PC + Memory word 5. Pseudo-direct addressing op PC offset PC : memory word 47 Costanti 48 24
25 Costanti Spesso le operazioni richiedono l'uso di costanti (ad esempio: somma del valore decimale 4 al contenuto di un istro) Sono possibili 3 opzioni: le costanti risiedono in memoria e sono caricate con lw utilizzo di istri speciali (es: $zero) utilizzare versioni alternative delle istruzioni di tipo I in cui un operando è una costante utilizzo di modalità di indirizzamento immediato La costante è memorizzata nel campo di 16 bit denominato indirizzo 49 Esempi di costanti addi $s0, $s0, 4 # $s0 $s0 + 4 (sign-extended) slti $t0, $s2, 10 # $t0 = 1 if $s2 < 10 andi $s0, $s0, 6 # $s0 $s0 and 6 (zero-extended) ori $s0, $s0, 10 # $s0 $s0 or 10 (zero-extended) li $s0, 20 # $s0 20 (pseudo-instruction) Le istruzioni di tipo I consentono di rappresentare costanti esprimibili in 16 bit ( fino a ) I valori immediati sono espressi in assembly in rappresentazione decimale ma possono anche essere esadecimali o binari esempio: li $t1,0xa # $t1 =
26 Gestione costanti a 32 bit Le istruzioni di tipo I consentono di rappresentare costanti esprimibili in 16 bit (valore massimo unsigned) Se 16 bit non sono sufficienti per rappresentare la costante, l'assemblatore (o il compilatore) deve fare due passi: utilizza l'istruzione lui (load upper immediate) per caricare i 16 bit più significativi della costante nei 16-bit più significativi di un istro (i rimanenti 16-bit meno significativi del istro sono posti a 0) una successiva istruzione specifica i rimanenti 16 bit meno significativi della costante Il istro $at è riservato all'assemblatore per creare costanti su 32-bit (costanti lunghe') 51 Istruzione lui (load upper immediate) L'istruzione load upper immediate: lui rt, imm carica i 16-bit del campo immediato nei 16-bit più significativi del istro rt (i rimanenti 16-bit meno significativi del istro rt sono posti a 0) Pseudo-istruzione: li rdest, imm carica il valore imm nel istro rdest 52 26
27 Istruzione lui: esempio Si vuole caricare in $s0 la costante a 32 bit: lui $s0, 61 # 61 = valore di $s0 : addi $s0, $s0, 2304 # 2304 = valore di $s0 : Istruzione li: esempio Si consideri la costante a 32-bit: (0x1CE49) Si consideri l'istruzione: li $t1, # $t1 < bit più significativi valore bit meno significativi valore
28 Istruzione li: esempio L'assemblatore sostituisce l'istruzione originale con le seguenti istruzioni: lui $at, 1 # 1 = valore di $at: ori $t1, $at, # $t1 $at or valore di $t1: Creazione di costanti a 32 bit L'istruzione addi esegue estensione di segno cioè copia il bit più a sinistra del campo immediato di 16-bit dell'istruzione nei 16-bit più significativi dell operando L'istruzione ori esegue estensione di zero cioè carica tutti zeri nei 16-bit più significativi dell operando L'istruzione ori è usata dall'assemblatore assieme con l'istruzione lui per creare costanti su 32-bit 56 28
29 Indirizzo di un array (pseudoistr. la) Un array è allocato nella porzione static data del data segment Pseudoistruzione la rdest, symbolic_address es.: la $s3, Address Durante la compilazione Address è noto Esempio Address = A4 16 Si deve porre questo valore in $s3 usando istruzioni reali Immediate field ha solo 16 bits (4 cifre esadecimali) Si implementa la con due istruzioni lui $s3, 0x1000 ori $s3,$s3,0x00a
Il set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliIl linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/33 Linguaggio
DettagliUn altro tipo di indirizzamento. L insieme delle istruzioni (3) Istruz. di somma e scelta con operando (2) Istruzioni di somma e scelta con operando
Un altro tipo di indirizzamento L insieme delle istruzioni (3) Architetture dei Calcolatori (lettere A-I) Tipi di indirizzamento visti finora Indirizzamento di un registro Indirizzamento con registro base
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
DettagliLe etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
DettagliUniversità degli Studi di Cassino
Corso di Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 2007/2008 Francesco Tortorella Istruzioni di confronto Istruzione Significato slt $t1,$t2,$t3 if
DettagliCorso di Calcolatori Elettronici MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M.
di Cassino e del Lazio Meridionale Corso di MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 201/201 Francesco Tortorella Istruzioni di confronto Istruzione
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
DettagliRiassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div
MIPS load/store word, con indirizzamento al byte aritmetica solo su registri Istruzioni Significato add $t1, $t2, $t3 $t1 = $t2 + $t3 sub $t1, $t2, $t3 $t1 = $t2 - $t3 mult $t1, $t2 Hi,Lo = $t1*$t2 div
DettagliLinguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
DettagliIl linguaggio assembly
Il linguaggio assembly PH 2.3 (continua) 1 Argomenti Organizzazione della memoria Istruzioni di trasferimento dei dati Array Istruzioni logiche 2 1 La memoria del MIPS I contenuti delle locazioni di memoria
DettagliIstruzioni assembler Istruzione N Registri
Istruzioni assembler Istruzione N Registri Aritmetica add a, b, c a = b+c addi a, b, num a = b + sub a, b, c a = b - c mul a, b, c a = b*c div a, b, c a = b/c utilizzati Descrizione 3 Somma. Somma b e
DettagliISA (Instruction Set Architecture) della CPU MIPS
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Uniersità degli Studi di Milano L16-20 1 Linguaggio macchina
DettagliLaboratorio di Architettura degli Elaboratori LabArch 2007 Terzo Quadimestre, a.a Docente: H. Muccini
[http://www.di.univaq.it/muccini/labarch] Laboratorio di Architettura degli Elaboratori LabArch 2007 Terzo Quadimestre, a.a. 2006-2007 Docente: H. Muccini Lecture 12: - Numeri con segno -Somma e sottrazione
DettagliLezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly
Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliArchitettura dei calcolatori e sistemi operativi. Il processore Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Il processore Capitolo 4 P&H 4. 11. 2015 Sommario Instruction Set di riferimento per il processore Esecuzione delle istruzioni Struttura del processore
DettagliCalcolatori Elettronici
Calcolatori Elettronici ISA di riferimento: MIPS Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello funzionale Livello logico Livello circuitale Livello del layout istruzioni macchina, ISA Reti logiche:
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliIl Linguaggio Assembly: Gestione della memoria e controllo
Il Linguaggio Assembly: Gestione della memoria e controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/42 Sommario L organizzazione
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliImplementazione semplificata
Il processore 168 Implementazione semplificata Copre un sottoinsieme limitato di istruzioni rappresentative dell'isa MIPS aritmetiche/logiche: add, sub, and, or, slt accesso alla memoria: lw, sw trasferimento
DettagliMIPS Instruction Set 1
Architettura degli Elaboratori e Laboratorio 20 marzo 2012 Istruzioni Comuni 1/3 Istruzioni Aritmetiche: Instruction Example Meaning Comments add add $1,$2,$3 $1=$2+$3 Always 3 operands subtract sub $1,$2,$3
DettagliElementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
DettagliIl linguaggio del calcolatore: linguaggio macchina e linguaggio assembly
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Richiamo sull
DettagliAssembly. Linguaggio di programmazione corrispondente al linguaggio macchina P.H. Cap. 2.1, 2.2 e App. A. Linguaggio assembly (App.
Assembly Linguaggio di programmazione corrispondente al linguaggio macchina P.H. Cap. 2.1, 2.2 e App. A 1 Linguaggio assembly (App. A) Rappresentazione simbolica del linguaggio macchina Più comprensibile
Dettagli21 March : ESERCITAZIONE 01 GESTIONE DELLA MEMORIA VETTORI CONTROLLOO O DI FLUSSO DI UN PROGRAMMA. I. Frosio
02: ESERCITAZIONE 01 21 March 2011 GESTIONE DELLA MEMORIA VETTORI CONTROLLOO O DI FLUSSO DI UN PROGRAMMA I. Frosio 1 SOMMARIO Organizzazione della memoria Istruzioni di accesso alla memoria Vettori Istruzioni
DettagliLe costanti Le modalità di indirizzamento L assembly del MIPS
Le costanti Le modalità di indirizzamento L assembly del MIPS Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/45 Sommario Le costanti
DettagliLa programmazione dei calcolatori. L insieme delle istruzioni. Vantaggi e svantaggi dell assembler. Benefici dei linguaggi ad alto livello
La programmazione dei calcolatori L insieme delle istruzioni Architetture dei Calcolatori (lettere A-I) Linguaggio macchina (codifica con numeri binari) Linguaggio direttamente comprensibile dal calcolatore
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
DettagliIl linguaggio del calcolatore: linguaggio macchina e linguaggio assembly
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin ORGANIZZAZIONE DEL CALCOLATORE:
DettagliArchitettura di tipo registro-registro (load/store)
Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliSommario Introduzione al linguaggio Assembly. Calcolatori Elettronici Prof. Gian Luca Marcialis. Le operazioni fondamentali
Prof. Gian Luca Marcialis Corso di Laurea di Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Fonti principali: Patterson, A.D., Hennessy, J., "Struttura, organizzazione e progetto dei calcolatori
DettagliMIPS Instruction Set 1
Laboratorio di Architettura 8 aprile 2011 1 SPIM 2 Architettura Mips 3 Esercitazione SPIM emulatore software architettura MIPS R2000/R3000 debugger + servizi base di sistema operativo realizzazione/verifica
DettagliLa programmazione dei calcolatori. Architetture dei Calcolatori (Lettere. Benefici dei linguaggi ad alto livello. Vantaggi e svantaggi dell assembler
La programmazione dei calcolatori Architetture dei Calcolatori (Lettere A-I) Il Set di Istruzioni MIPS Prof. Francesco Lo Presti Linguaggio macchina (codifica con numeri binari) Linguaggio direttamente
DettagliL insieme delle istruzioni
L insieme delle istruzioni Architetture dei Calcolatori (lettere A-I) La programmazione dei calcolatori Linguaggio macchina (codifica con numeri binari) Linguaggio direttamente comprensibile dal calcolatore
DettagliProgetto CPU (ciclo singolo) Salvatore Orlando
Progetto CPU (ciclo singolo) Salvatore Orlando Arch. Elab. - S. Orlando 1 Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Semplificato in modo
DettagliDal sorgente all eseguibile I programmi Assembly. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione
Dal sorgente all eseguibile I programmi Assembly Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Riferimenti sul Patterson: Cap. 2.10 + Appendice B, tranne B.7
DettagliLinguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche
3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni
DettagliMacchina di Riferimento: argomenti
Macchina di Riferimento: argomenti L'architettura di una macchina MIPS Organizzazione della memoria I registri della CPU L'esecuzione dei programmi Il ciclo fetch-execute Il simulatore SPIM 1 Architettura
DettagliIntroduzione. Indice. Linguaggio macchina. Linguaggio assembler
Indice Linguaggio ad alto livello, linguagio assembler e linguaggio macchina Il linguaggio assembler MIPS: istruzioni aritmetiche, di trasferimento dati e di salto Conversione linguaggio assembler in linguaggio
DettagliArchitettura dei calcolatori e sistemi operativi. Set istruzioni e struttura del programma Direttive all Assemblatore.
Architettura dei calcolatori e sistemi operativi Set istruzioni e struttura del programma Direttive all Assemblatore Capitolo 2 P&H 23. 11. 2015 Istruzioni: sottoinsieme del linguaggio assembler MIPS Formati
DettagliProcessore: Datapath & Control. Progetto CPU (ciclo singolo) Rivediamo i formati delle istruzioni. ISA di un MIPS-lite
Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Progetto CPU (ciclo singolo) Semplificato in modo tale da eseguire solo: istruzioni di memory-reference:
DettagliCPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 1/8 Sommario! I problemi
DettagliIstruzioni macchina. Dove sono gli operandi? Ciclo della CPU. Elementi di un istruzione macchina. Rappresentazione delle istruzioni
Istruzioni macchina Linguaggio macchina Insieme delle istruzioni (instruction set) che la CPU puo eseguire Capitolo 10 1 2 Elementi di un istruzione macchina Codice operativo Specifica l operazione da
Dettagli5 April LABORATORIO 03 CONTROLLO DEL FLUSSO DI UN PROGRAMMA JUMP ADDRESS TABLE. I. Frosio
5 April 2012 04 LABORATORIO 03 CONTROLLO DEL FLUSSO DI UN PROGRAMMA JUMP ADDRESS TABLE I. Frosio 1 SOMMARIO If... Then... If... Then... Else... For... Break... While... Do Do... While Switch (jump address
Dettagli1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware.
1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware. 2. Spiegare i diversi tipi di indirizzamento usati dalle istruzioni del set
DettagliLezione 2 Assembly MIPS (2)
Lezione 2 Assembly MIPS (2) http://www.dii.unisi.it/~giorgi/didattica/arcal1 All figures from Computer Organization and Design: The Hardware/Software Approach, Second Edition, by David Patterson and John
DettagliArchitettura degli Elaboratori B Introduzione al corso
Architettura degli Elaboratori B Introduzione al corso Salvatore Orlando Arch. Elab. - S. Orlando 1 Componenti di un calcolatore convenzionale Studieremo il progetto e le prestazioni delle varie componenti
DettagliArchitettura MIPS (RISC) Architetture dei Calcolatori (Lettere. Principi di Progettazione ISA MIPS MIPS R3000 ISA. Il Set di Istruzioni MIPS
Architettura MIPS (RISC) Architetture dei Calcolatori (Lettere A-I) Il Set di Istruzioni MIPS Ing.. Francesco Lo Presti Sviluppata e progettata a Stanford (USA) Progettata nei primi anni 80 Prodotta e
DettagliModi di indirizzamento del processore MC68000 (parte seconda)
Corso di Calcolatori Elettronici I Modi di indirizzamento del processore MC68000 (parte seconda) Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea
DettagliIl processore: unità di controllo
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliIl linguaggio Assembly
Il linguaggio Assembly Linguaggio macchina Linguaggio definito da un insieme di istruzioni, codificate come stringhe di bit, che il processore può interpretare ed eseguire direttamente Linguaggio Assembly
DettagliAccesso a memoria. Accesso a memoria. Accesso a memoria. Modalità di indirizzamento. Lezione 5 e 6. Architettura degli Elaboratori A.
< < } } Lezione 5 e 6 Accesso a memoria A questo livello di astrazione, la memoria viene vista come un array di byte Per ogni richiesta di un dato ad un certo indirizzo, la CPU ottiene un numero di byte
DettagliUniversità degli Studi di Roma La Sapienza
Università degli Studi di Roma La Sapienza Architettura degli elaboratori II Introduzione ai concetti ed al simulatore SPIM Indice degli argomenti Introduzione Assembler, compilatore, linker, programma
DettagliIstruzioni MIPS per floating point
Istruzioni MIPS per floating point Architetture dei Calcolatori (lettere A-I) Coprocessore per floating point L architettura MIPS ha un coprocessore (indicato con il numero 1) che opera sui numeri in virgola
DettagliAstrazione dell implementazione. Il processore: unità di elaborazione e unità di controllo (2) Il controllo della ALU.
Astrazione dell implementazione Il processore: nità di elaborazione e nità di lo (2) Architettre dei Calcolatori (lettere A-I) Ideal emory ress Net ress Rd Rs Rt 5 5 5 Rw Ra Rb -bit Registers A B als Conditions
DettagliLinguaggio Assembler MIPS
Linguaggio Assembler MIPS Corso di Calcolatori Elettronici Corso di Calcolatori Elettronici A A.A. 2000/2001 Dr. Daniela Fogli Notazione Operazioni aritmetiche: Somma add a, b, c fa la somma di b e c e
DettagliArchitettura di un calcolatore e linguaggio macchina. Primo modulo Tecniche della programmazione
Architettura di un calcolatore e linguaggio macchina Primo modulo Tecniche della programmazione CPU Central Processing Unit, processore Unita logica/aritmetica: elaborazione dati Unita di controllo: coordina
DettagliCOMPITINO #1 di CALCOLATORI ELETTRONICI 1 del 03-11-09 COGNOME NOME
MATRICOLA COGNOME NOME 1) [28/40] Trovare il codice assembly MIPS corrispondente dei seguenti micro-benchmark (utilizzando solo e unicamente istruzioni dalla tabella sottostante), rispettando le convenzioni
DettagliLezione 17: Indirizzamento della memoria LC-3
Lezione 17: Indirizzamento della memoria LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 22 Maggio 2013 Riassunto sull architettura LC-3 1. Organizzazione della memoria: La memoria è composta
DettagliLinguaggio Macchina. Linguaggio Macchina. Linguaggio Macchina. Linguaggio Macchina ADD A,B ISTRUZIONE SUCCESSIVA
Lezione n.11 n.11 Lezione n. 11 ARCHITETTURA INTERNA ARCHITETTURA ESTERNA CODICE MACCHINA MODI DI INDIRIZZAMENTO ARCHITETTURE A PIU' INDIRIZZI In questa lezione verranno introdotti i concetti di base relativi
DettagliIl Ciclo Fetch-Decode-Execute. C Nyssen/Aberdeen College 2003
Il Ciclo Fetch-Decode-Execute C Nyssen/Aberdeen College 2003 Linguaggio Assembler Op code (Mnemonico) Operando #assembly code program 0000 LDA-24 #loads 0001 ADD-25 #adds 0002 HLT #stops #end of program
DettagliModi di indirizzamento del processore MC68000 (parte prima)
Corso di Calcolatori Elettronici I A.A. 2011-2012 Modi di indirizzamento del processore MC68000 (parte prima) Lezione 21 Prof. Antonio Pescapè Università degli Studi di Napoli Federico II Facoltà di Ingegneria
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 ISA e LINGUAGGIO ASSEMBLY MIPS Massimiliano Giacomin 1 Architettura MIPS Architettura RISC e load-store sviluppata da John Hennessy nel 1981 Usata da NEC, Nintendo,
DettagliIl linguaggio macchina
Università degli Studi di Palermo Facoltà di Ingegneria Il linguaggio macchina Edoardo Ardizzone & Ignazio Infantino Appunti per il corso di Fondamenti di Informatica Corso di Laurea in Ingegneria Informatica
DettagliLa macchina programmata Instruction Set Architecture (1)
Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un
DettagliLaboratorio di Architettura degli Elaboratori
Laboratorio di Architettura degli Elaboratori Dott. Massimo Tivoli Set di istruzioni del MIPS32: istruzioni aritmetiche e di trasferimento Istruzioni (Alcune) Categorie di istruzioni in MIPS Istruzioni
DettagliModi di indirizzamento
Vari modi di specificare l indirizzo degli operandi Modi di indirizzamento Capitolo 11 Immediato Diretto Indiretto Registro Registro indiretto Spiazzamento Pila 1 2 Indirizzamento immediato L operando
DettagliEsempio di procedura annidata. L insieme delle istruzioni (5) Esempio di procedura annidata (2) set_array: Esempio di procedura annidata (3)
L insieme delle istruzioni (5) Architetture dei Calcolatori (lettere A-I) Esempio di procedura annidata Codice C Assumiamo che set_array sia la prima procedura chiamata Assumiamo che la variabile i corrisponde
DettagliLinguaggi e moduli. Dott. Franco Liberati
(canale A-D) A Linguaggi e moduli Dott. Franco Liberati Linguaggi di programmazione Compilatore Assemblatore Linker (collegatore) LINKER COMPILATORE ASSEMBLATORE LINGUAGGI DI PROGRAMMAZIONE Linguaggio
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 15
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 15 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 2005-2006 L'INDIRIZZAMENTO NEL PROCESSORE MC 68000
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 5 Linguaggio Assembly
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Richiami: v[i] e &v[i] v[i] è il valore dell elemento i nel vettore
DettagliGli indirizzi occupano spazio! Gli indirizzi occupano spazio! Corso di Architettura degli Elaboratori. Indirizzamento immediato
Corso di Architettura degli Elaboratori Il livelo ISA: modalità di indirizzamento Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 185 I-10149 Torino baldoni@di.unito.it
DettagliDEC PDP8, III Generazione, '65-'75
Parte I DEC PDP8, III Generazione, '65-'75 PDP8 Architettura (Livello Registri) 12 bit Program Counter PC 12 bit Memory Address Register MAR Random Access Memory RAM 4096 x 16 1 bit I 3 bit Operation Code
DettagliRichiami: v[i] e &v[i] Organizzazione della memoria. Organizzazione della memoria. Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis
Esercitazione di Ing. Gian Luca Corso di Laurea in Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Richiami: v[i] e &v[i] v[i] è il valore dell elemento i nel vettore v; &v[i] è il suo indirizzo.
DettagliLinguaggio Assembler MIPS
Linguaggio Assembler MIPS Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Architettura MIPS Architettura RISC sviluppata
DettagliIl linguaggio assembly
Il linguaggio assembly Introduzione al linguaggio macchina Indice Che cos è l assembly Elementi del linguaggio Memoria di programma Registri interni e di I/O Registri particolari Rappresentazione dell
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliIntroduzione al MIPS64
Introduzione al MIPS64 Interfaccia Hardware/Software High Level Language Program (e.g., C) Compiler Assembly Language Program (e.g., MIPS) Assembler Machine Language Program int a; a = vett[0] +7; LW R2,
DettagliArithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
DettagliMateriale didattico. Materiale didattico. Architettura MIPS. Il linguaggio Assembly parte I. Architettura degli Elaboratori e delle Reti
Materiale didattico Il linguaggio Assembly parte I Architettura degli Elaboratori e delle Reti Capitolo 3, 8 + Appendice A del testo: Struttura, organizzazione e progetto dei calcolatori: interdipendenza
DettagliLecture 2: Prime Istruzioni
[http://www.di.univaq.it/muccini/labarch] Modulo di Laboratorio di Architettura degli Elaboratori Corso di Architettura degli Elaboratori con Laboratorio Docente: H. Muccini Lecture 2: Prime Istruzioni
DettagliCapitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
DettagliLezione 3. I numeri relativi
Lezione 3 L artimetcia binaria: i numeri relativi i numeri frazionari I numeri relativi Si possono rappresentare i numeri negativi in due modi con modulo e segno in complemento a 2 1 Modulo e segno Si
DettagliArchitettura degli Elaboratori Lez. 2 Le istruzioni della CPU. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 2 Le istruzioni della CPU Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Motivazioni Nel resto del corso vedremo nel dettaglio la progettazione di una CPU MIPS,
DettagliPiccola Introduzione al Linguaggio Assembly e Simili Amenità. Luca Abeni
Piccola Introduzione al Linguaggio Assembly e Simili Amenità Luca Abeni 20 aprile 2016 Capitolo 1 Il Linguaggio Assembly 1.1 Introduzione La CPU (Central Processing Unit) di un computer funziona eseguendo
DettagliFONDAMENTI DI INFORMATICA Lezione n. 11
FONDAMENTI DI INFORMATICA Lezione n. 11 ARCHITETTURA INTERNA ARCHITETTURA ESTERNA CODICE MACCHINA MODI DI INDIRIZZAMENTO ARCHITETTURE A PIU' INDIRIZZI In questa lezione verranno introdotti i concetti di
DettagliLezione 4. Sommario. L artimetica binaria: I numeri relativi e frazionari. I numeri relativi I numeri frazionari
Lezione 4 L artimetica binaria: I numeri relativi e frazionari Sommario I numeri relativi I numeri frazionari I numeri in virgola fissa I numeri in virgola mobile 1 Cosa sono inumeri relativi? I numeri
DettagliEsame di Architetture Canale AL Prof. Sterbini 8/7/13 Compito A
Esame di Architetture Canale AL Prof. Sterbini 8/7/13 Compito A Esercizio 1A. Si ha il dubbio che in una partita di CPU a ciclo di clock singolo (vedi sul retro) la Control Unit sia rotta, producendo il
DettagliLezione4: MIPS e Istruzioni (1 Parte)
Architettura degli Elaboratori Lezione4: MIPS e Istruzioni (1 Parte) Michele Nappi mnappi@unisa.it http://www.biplab.unisa.it/ Alcune slide di questa lezione sono prodotte dal Prof. Luigi Palopoli AGENDA
DettagliCPU a singolo ciclo: l unità di controllo, istruzioni tipo J
Architettura degli Elaboratori e delle Reti Lezione 9 CPU a singolo ciclo: l unità di controllo, istruzioni tipo J Pro. A. Borghese, F. Pedersini Dipartimento di Scienze dell Inormazione Università degli
DettagliUniversità degli Studi di Cassino
Corso di MIPS: modello di programmazione Anno Accademico 2007/2008 Francesco Tortorella CPU Compito della CPU: eseguire istruzioni Le istruzioni costituiscono le operazioni primitiva eseguibili dalla CPU
DettagliArchitetture dei Calcolatori
Architetture dei Calcolatori Lezione 11 -- 10/12/2011 Procedure Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Fattoriale: risparmiamo sull uso dei registri q Rispetto alla soluzione precedente
DettagliRappresentazione informazione ed elementi di aritmetica dei computer
Rappresentazione informazione ed elementi di aritmetica dei computer Salvatore Orlando 1 Rappresentazione dell informazione Simbolo (es. cifra o lettera) - Significato (es. numero o suono) Per comunicare/rappresentare
DettagliESERCIZIO 1 Si consideri la seguente funzione f (A, B, C, D) non completamente specificata definita attraverso il suo ON-SET e DC-SET:
Università degli Studi di Milano Corso Architettura degli elaboratori e delle reti Prof. Cristina Silvano A.A. 2004/2005 Esame scritto del 15 luglio 2005 Cognome: Matricola: Nome: Istruzioni Scrivere solo
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2006
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 26 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (8 punti)
Dettagli