Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Algoritmo QMC
|
|
- Fabiola Barone
- 6 anni fa
- Visualizzazioni
Transcript
1 Reti Logiche Prof. B. Buttarazzi A.A. 2009/200 Algoritmo QMC
2 Sommario Metodo algoritmico di Quine e Mc-Cluskey Implicanti primi Riga essenziale Riga dominata Esempi
3 Riepilogo ALGORITMO DI KARNAUGH () MONOMIO: Un monomio m è un prodotto di k letterali (cioè variabili in ingresso alla rete combinatoria con associato il valore vero o falso) POLINOMIO: Un polinomio p è una somma di monomi IMPLICANTE: Un monomio m (prodotto di k di letterali) si dice implicante per f (m f) se tutti gli di m sono coperti dagli di f
4 Riepilogo ALGORITMO DI KARNAUGH (2) IMPLICANTE PRIMO: monomio che sia implicante per f e che non contenga sub-monomi (monomi con meno letterali) che siano implicanti per f CLASSIFICAZIONE DI IP IP Essenziali hanno almeno un mintermine non coperto da altri IP IP Assolutamente Eliminabili hanno tutti i mintermini coperti da IP essenziali IP Eliminabili detti così in quanto alcuni di questi potranno essere eliminati POLINOMIO MINIMO: un polinomio che contiene solo implicanti primi (non è necessariamnete unico)
5 Riepilogo ALGORITMO DI KARNAUGH (3) ALGORITMO DI KARNAUGH: Trovare gli IP (Implicanti Primi) Graficamente significa formare i raggruppamenti massimi di caselle contenenti contigui scegliere gli IP essenziali eliminare gli IP assolutamente eliminabili scegliere tra gli IP eliminabili un sottoinsieme minimo determinare il polinomio minimo facendo corrispondere a ciascun raggruppamento individuato il prodotto di letterali corrispondenti
6 Riepilogo ALGORITMO DI KARNAUGH (3) ALGORITMO DI KARNAUGH: E un metodo grafico pertanto non algoritmico, quindi non può essere tradotto in un programma
7 Algoritmo QMC A differenza del metodo delle Mappe di Karnaugh il metodo di Quine e Mc-Cluskey è un metodo automatico di sintesi, facilmente implementabile via software. Anche questo metodo però presenta dei limiti perché la complessità del calcolo è esponenziale, pertanto non può essere utilizzato con un numero elevato di variabili.
8 Algoritmo QMC Per descrivere i passi dell algoritmo di Quine e Mc-Cluskey partiremo dalla Forma Canonica SOP di una funzione es : f(a,b,c,d) = Σ(0,2,4,6,7,9,,5) e determineremo la forma SP minima.
9 Algoritmo QMC fase:determinazione degli IP(Implicanti Primi). Considerando il seguente esempio: f(a,b,c,d) = Σ(0,2,4,6,7,9,,5) Si scrive la tabella in cui compaiono nelle righe tutti i mintermini presenti nella funzione e nelle colonne la loro rappresentazione binaria : a b c d
10 Algoritmo QMC Fase () )Si suddividono i mintermini in gruppi, in base al numero di '' che compaiono nella loro rappresentazione e si denota con n il numero di '' di ogni gruppo. a b c d n= n= n= n=3 0 5 n=4
11 Algoritmo QMC Fase (2) 2) Si confronta ciascuna configurazione di un gruppo, con tutte le configurazioni del gruppo successivo (quindi con distanza di Hamming =) a b c d n= n= n= n=3 0 5 n=4
12 Algoritmo QMC Fase (3) 3) Quando due configurazioni risultano uguali, per ogni posizione, in tutti i bit eccetto uno, vengono fuse in un'unica combinazione formata dai bit coincidenti e dal simbolo "-" nel bit diverso e trascritte in un altra tabella analoga alla precedente. 4) si marcano (con ) le configurazioni che sono state fuse in quanto non rappresentano implicanti primi.
13 Interpretazione della fusione (proprietà distributiva) Vediamo il significato della fusione di due configurazioni uguali in tutti i bit eccetto uno, unificabili in un'unica combinazione formata dai bit coincidenti e dal simbolo "- " nel bit diverso. Ad esempio le configurazioni 0 e sono unificabili in quanto differiscono di un solo bit 0 + = - x x2 x x + x x x = x x ( x + 3) =
14 Interpretazione della fusione (proprietà distributiva-diagramma di Venn) f = x x 2 x 3 + x x 2 x f = x x x + x x x = x x ( x + 3) = x
15 Diagramma di Venn f = x x 2 x x2 2 3
16 Esempio Ad esempio le configurazioni 0000 e 000 sono unificabili in quanto differiscono di un solo bit = 00-0 a b c d n= n= n= n=3 0 5 n=4 a b c d 0/
17 Algoritmo QMC Fase (4)..procedendo quindi con l algoritmo otteniamo a b c d n= n= n= n=3 0 5 n=4 a b c d 0/ / / / /7 0-9/ 0-7/5 - /5 -
18 Algoritmo QMC Fase (4) Le configurazioni (non marcate) che non hanno dato luogo a fusioni rappresentano gli implicanti primi della funzione e non potranno più essere combinate in futuro. Nell esempio precedente, durante la prima serie di confronti sono state marcate tutte le configurazioni, quindi non sono stati trovati mintermini come implicanti primi
19 Algoritmo QMC Fase (5) Si ripete il procedimento considerano le nuove configurazioni unificate. Si suddividono le configurazioni in gruppi e si confronta ciascuna configurazione di un gruppo con tutte le configurazioni del gruppo successivo. a b c d 0/ / / / /7 0-9/ 0-7/5 - /5 -
20 tutti i confronti da effettuare a b c d 0/ / / / /7 0-9/ 0-7/5 - /5 -
21 ..quando due configurazioni risulteranno uguali nella posizione del simbolo "- e in tutti i bit eccetto uno, verranno fuse in un'unica combinazione formata dai bit coincidenti e dal simbolo "-" nel bit diverso. Ad esempio le configurazioni 00-0 e 0-0 saranno unificabili in quanto differiscono di un solo bit = 0--0 a b - d + a b - d = a d a d(b+ b)= a d
22 ..le configurazioni che saranno state combinate si marcheranno con un. le configurazioni (non marcate) che non avranno dato luogo a combinazioni non potranno più essere combinate in futuro e rappresenteranno un implicante primo della funzione.
23 Esempio a b c d 0/ / / / /7 0-9/ 0-7/5 - /5 - a b c d 0/2/4/
24 Esempio a b c d 0/ / / / /7 0-9/ 0-7/5 - /5 - a b c d 0/2/4/ Una unica configurazione (non più unificabile), derivante, indifferentemente, dalla fusione delle configurazioni 0/2 e 4/6 oppure 0/4 e 2/6
25 Esempio a b c d 0/ / / / /7 0-9/ 0-7/5 - /5-4 configurazioni non marcate che rappresentano IP a b c d 0/2/4/ Una unica configurazione (non più unificabile), derivante, indifferentemente, dalla fusione delle configurazioni 0/2 e 4/6 oppure 0/4 e 2/6
26 Esempio A questo punto non essendo più possibile procedere (ossia non potendo più fondere configurazioni) si scrivono in una nuova tabella tutte le configurazioni non più unificabili, che rappresentano gli Implicanti Primi della funzione. a b c d 6/7 0 - abc 9/ 0 - abd 7/5 - bcd Termine prima fase /5 - acd 0/2/4/ ad
27 Algoritmo QMC 2 Fase () SECONDA FASE :Determinazione del Polinomio Minimo (ricerca degli IP essenziali, cancellazione degli IP assolutamente eliminabili, scelta del sottoinsieme minimo degli IP eliminabili) ) Si definisce Tabella di Copertura della funzione la tabella che ha riportati nelle COLONNE tutti i mintermini della funzione e nelle RIGHE tutti gli Implicanti Primi trovati nella prima fase. abd abc acd bcd ad Ogni elemento di questa tabella, corrispondente all incrocio ij, vale x solo se il monomio j ha contribuito ad originare l IP i
28 Algoritmo QMC 2 Fase (2) 2) Si compila la tabella di copertura della funzione ovvero per ogni Implicante Primo (riga) si mettono le croci sulle colonne relative ai mintermini usati nella fusione per giungere all'implicante stesso (della riga).
29 Esempio abd x x abc x x acd x x bcd x x ad x x x x a b c d 6/7 0 - abc 9/ 0 - abd 7/5 - bcd /5 - acd 0/2/4/ ad
30 Riga Essenziale Si chiama Riga Essenziale una riga che è l'unica ad avere una croce su una data colonna. L Implicante Primo corrispondente ad una riga essenziale è un Implicante Primo Essenziale abd x x abc x x acd x x Riga Essenziale bcd x x ad x x x x
31 Algoritmo QMC 2 Fase (3) 3) Si cancellano le righe essenziali (IP essenziali) e per ciascuna di esse si cancellano anche tutte le colonne corrispondenti alle altre croci presenti sulla riga stessa. Si inserisce il termine relativo alla riga essenziale cancellata nella forma SP minima finale. Durante questa operazione potranno scomparire delle righe (che corrispondono agli IP Assolutamente Eliminabili)
32 Nota: Esempio Nel caso specifico ci sono 2 righe essenziali da cancellare. Riga Essenziale abd x x abc x x acd x x bcd x x Riga Essenziale ad x x x x
33 Esempio abd x x abc x acd x x bcd x x Riga Essenziale abd x x abc x x acd x x bcd x x ad x x x x
34 Esempio abd x x abc x acd x x bcd x x Riga essenziale abd x x abc x acd x x bcd x x
35 Riga Dominata Si dice che una Riga R i è DOMINATA da una riga R k ( o che R k domina R i ) se tutte le croci della riga R i sono presenti, nelle stesse colonne, anche nella riga R k Riga dominante Riga dominata R x x Rk x x x R x x Ri x x
36 Algoritmo QMC 2 Fase (4) Si cancellano (non tenendone conto nella forma minima finale) tutte le righe dominate che compaiono nella tabella senza però cancellare anche le relative colonne in cui compaiono delle croci...al termine di questa fase avremo nuove righe essenziali Si noti che le righe dominate cancellate dopo la cancellazione degli implicanti primi non sono IP assolutamente eliminabili ma IP eliminabili.
37 Algoritmo QMC 2 Fase (5) Si ripete il procedimento fino a quando la tabella non contiene più elementi.
38 Esempio 7 5 abc x acd x bcd x x nella tabella risultante la prima e seconda riga sono dominate dalla quarta, pertanto si cancellano le righe dominate e si ottiene: 7 5 bcd x x Si inserisce il termine bcd relativo alla riga essenziale nella forma SP minima finale.
39 Si inserisce il termine bcd relativo alla riga essenziale nella forma SP minima finale e si cancella la riga. 7 5 bcd x x Si ripete il procedimento fino a quando la tabella non contiene più elementi.
40 Riassumendo vediamo l esempio completo
41 Prima fase PRIMA FASE - Determinazione di tutti gli implicanti primi. Data la forma SOP della funzione f(x) f(a,b,c,d) = Σ(0,2,4,6,7,9,,5) si scrive la tabella in cui compaiono tutti i mintermini presenti nella funzione e la loro rappresentazione binaria : a b c d
42 Prima fase Si applica l algoritmo (di confronto fusione e marcatura) per determinare tutti gli implicanti primi. a b c d 6/7 0 - abc 9/ 0 - abd 7/5 - bcd /5 - acd 0/2/4/ ad
43 Seconda fase SECONDA FASE - Determinazione del Polinomio Minimo Si definisce Tabella di copertura della funzione ( una tabella che ha riportati nelle RIGHE tutti gli implicanti primi trovati nella prima fase, mentre nelle COLONNE ha tutti i mintermini che formano la forma SOP della funzione). abd abc acd bcd ad
44 Seconda fase Si compila la Tabella di copertura della funzione a b c d 6/7 0 - abc 9/ 0 - abd 7/5 - bcd /5 - acd 0/2/4/ ad abd x x abc x x acd x x bcd x x ad x x x x
45 Seconda fase ) Si cancellano le righe essenziali e per ciascuna di esse si cancellano anche tutte le colonne corrispondenti alle altre croci presenti sulla riga stessa. Il termine relativo alla riga essenziale cancellata dovrà poi comparire nella forma minima finale. 2) Si cancellano (non tenendone conto nella forma minima finale) tutte le righe dominate che compaiono nella tabella senza però cancellare anche le relative colonne in cui compaiono delle croci. 3) Si ripete il procedimento fino a quando la tabella non contiene più elementi.
46 Seconda fase abd x x abc x acd x x bcd x x Riga Essenziale abd x x abc x x acd x x bcd x x ad x x x x
47 Seconda fase abd x x abc x acd x x bcd x x Riga essenziale abd x x abc x acd x x bcd x x
48 Seconda fase 7 5 abc x acd x bcd x x nella tabella risultante la prima e seconda riga sono dominate dalla quarta
49 Seconda fase 7 5 abc x acd x bcd x x nella tabella risultante la prima e seconda riga sono dominate dalla quarta, pertanto si cancellano le righe dominate e si ottiene:
50 Seconda fase 7 5 bcd x x
51 Esempio ambiguo Se ci si trova in una situazione in cui la tabella è di questo tipo (tabella ciclica): R x x C C2 C3 C4 C5 R2 x x R3 x x x R4 x x x non essendoci righe essenziali, l'algoritmo non può iniziare.
52 In questo caso: -si sceglie una riga a caso; Esempio ambiguo -si considerano due tabelle: una in cui la riga scelta è considerata essenziale (pertanto appartiene all espressione booleana minimale) e l'altra in cui è considerata dominata; -su queste due nuove tabelle si continua ad applicare l'algoritmo; Seguendo questo procedimento si percorre un vero e proprio albero binario; infatti se si dovesse incontrare una nuova situazione di ambiguità viene riapplicata la suddivisione sopra proposta. Le soluzioni si troveranno nelle foglie di questo albero e tra tutte si prenderà chiaramente quella di costo minimo, quella cioè in cui compare il minor numero di termini.
53 Z=R+ Esempio R essenziale C C2 C3 C4 C5 R x x R2 essenziale Z=R+R2 C3 C4 C5 R2 x x R3 x x R4 x x R3 essenziale Z=R+R2+R3 R2 x x R3 x x x R4 x x x C3 C4 C5 R2 x x R3 x x R4 x x C5 R3 x R4 x C C2 C3 C4 C5 R x x R2 x x R3 x x x R4 x x x R2 dominata C3 C4 C5 R3 x x R4 x x C3 R4 x R4 è riga essenziale R dominata la cancello R3 è riga essenziale Z=R3+ R3 è riga essenziale Z=R+R3 Z=R+R3+R4 C C2 C3 C4 C5 R2 x x R3 x x x R4 x x x C C3 R2 x R4 x x C C3 R4 x x R2 dominata la cancello R4 è riga essenziale Z=R3+R4
54 Esercizio Determinare e classificare con il metodo di Karnaugh gli IP della f (a,b,c,d) definita con la seguente mappa. ab cd
55 Soluzione Traccio i raggruppamenti di ordine 4 e trovo gli IP di ordine 4 ab cd
56 Soluzione Gli IP di f (a,b,c,d) di ordine 4 sono: IP(f) = { ac, a b, b d, b c,...} ab cd
57 Soluzione Traccio i raggruppamenti di ordine 2 trovo gli IP di ordine 2 ab cd
58 Soluzione IP(f) = { ac, a b, b d, b c, a c d, abd, bc d} ab cd
59 Soluzione Gli IP di f (a,b,c,d) sono: IP(f) = { ac, a b, b d, b c, a c d, abd, bc d}
60 Soluzione Classificazione degli IP ab cd
61 Soluzione Classificazione di IP ab cd è un implicante primo essenziale! è un implicante primo essenziale! 0
62 Classificazione di IP Poiché non capita che tutti gli di un IP (es quello blu) sono ricoperti da IPE, allora tutti i rimanenti IP sono IP eliminabili. ab cd Soluzione è un implicante primo essenziale! è un implicante primo essenziale! 0
63 Esercizio Determinare e classificare con il metodo di QMK gli IP della f (A,B,C,D) definita con la seguente mappa. AB CD
64 Soluzione F 0 F F 3 F 2 CD AB 00 0 F 4 F 5 F 7 F 6 F 2 F 3 F 5 F F 8 F 9 F F 0 0
65 Soluzione Considerando i mintermini della funzione: f(x) = Σ(0,,2,3,5,8,0,,3,4,5) Si scrive la tabella in cui compaiono nelle righe tutti i mintermini presenti nella funzione e nelle colonne la loro rappresentazione binaria : A B C D mi
66 Soluzione ) Si suddividono i mintermini in CLASSI, in base al numero di '' che compaiono nella loro rappresentazione. e si denota con n il numero di '' di ogni classe. mi A B C D
67 Soluzione ) Si suddividono i mintermini in CLASSI, in base al numero di '' che compaiono nella loro rappresentazione. Si confronta ciascuna configurazione di una classe con tutti gli elementi della classe successiva Quando due configurazioni risultano uguali in tutti i bit eccetto uno, vengono fuse in un'unica combinazione formata dai bit coincidenti e dal simbolo "-" nel bit diverso e trascritte in un altra tabella analoga alla precedente e vengono marcate. Le configurazioni (non marcate) che non hanno dato luogo a fusioni non potranno più essere combinate in futuro e rappresentano gli implicanti primi della funzione. Si ricomincia il procedimento considerano le nuove configurazioni unificate, si suddividono in classi e si confronta ciascuna configurazione di una classe con tutti gli elementi della classe successiva Quando non è più possibile continuare (ossia non si possono più fondere configurazioni) si riscrivono tutte le configurazioni che non sono state marcate, e cioè che non sono mai state utilizzate per qualche fusione, in sostanza queste configurazioni che abbiamo trovato sono IMPLICANTI PRIMI.
68 Soluzione ) Si suddividono i mintermini in CLASSI, in base al numero di '' che compaiono nella loro rappresentazione. Si confronta ciascuna configurazione di una classe con tutti gli elementi della classe successiva 0/ / / / / / / / / - 0 5/3-0 0/ 0-0/4-0 /5-3/5-4/5 -
69 Soluzione ) Si suddividono i mintermini in CLASSI, in base al numero di '' che compaiono nella loro rappresentazione. Si confronta ciascuna configurazione di una classe con tutti gli elementi della classe successiva 0/2// /8/2/ /0/3/ - 0-0/4//5 - -
70 Soluzione Si costruisce la tabella di copertura della funzione e si opera come descritto mi A B C D /5 0-0 x x 5/3-0 x x 3/5 - x x 0/2// x x x x 0/8/2/ x x x x 2/0/3/ x x x x 0/4// x x x x 3 4 5
71 Riepilogo QMC: metodo automatico di sintesi, fase:determinazione di tutti gli implicanti primi. Data la forma SOP della funzione si scrive la tabella in cui compaiono tutti i mintermini presenti nella funzione e la loro rappresentazione binaria,si applica poi l algoritmo (di confronto fusione e marcatura) per determinare tutti gli implicanti primi. IMPLICANTI PRIMI: Le configurazioni (non marcate) che non hanno dato luogo a fusioni rappresentano gli implicanti primi della funzione.
72 Riepilogo 2 SECONDA FASE: Determinazione della espressione minima Si compila la Tabella di copertura della funzione (che ha riportati nelle RIGHE tutti gli implicanti primi trovati nella prima fase, mentre nelle COLONNE ha tutti i mintermini ) Si cancellano le righe essenziali e per ciascuna di esse si cancellano anche tutte le colonne corrispondenti alle altre croci presenti sulla riga stessa.(tenendone conto nella forma minima finale),si cancellano (non tenendone conto nella forma minima finale) tutte le righe dominate che compaiono nella tabella senza però cancellare anche le relative colonne in cui compaiono delle croci,si ripete il procedimento fino a quando la tabella non contiene più elementi.
73 Esercizio-Riduzione con metodo cd di copertura ab mintermini abcd IP(f) è assolutamente eliminabile espressione booleana in forma SOP ridotta f ( a, b, c, d) = a c + bd + cd
74 Esercizio
75 Esercizio
76 Soluzione
77
78
Metodo di Quine- McCluskey
Metodo di Quine- McCluskey Maurizio Palesi Maurizio Palesi Definizioni Date due funzioni f(x,x 2,,x n ) e g(x,x 2,,x n ) si dice che f copre g (oppure g implica f) e si scrive f g se f(x,x 2,,x n )= quando
DettagliMetodo di Quine e MC-Cluskey 2/2 Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro
Fondamenti di Informatica II Ingegneria Informatica e Biomedica I anno, II semestre A.A. 2005/2006 Metodo di Quine e MC-Cluskey 2/2 Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro
DettagliSintesi di una rete combinatoria
Mappe di Karnaugh Sintesi di una rete combinatoria Offrono uno strumento per esprimere una funzione booleana f: {0,1}n {0,1} in una forma SP o PS minima. Invece della tabella di definizione si impiegano
DettagliMetodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli
Sommario Metodo di Quine-McCluskey M. Favalli Engineering Department in Ferrara 2 3 Sommario (ENDIF) Reti logiche / 46 Algoritmo (ENDIF) Reti logiche 2 / 46 2 3 Metodo esatto per la sintesi di reti a 2
DettagliAlgebra di Boole: minimizzazione di funzioni booleane
Corso di Calcolatori Elettronici I A.A. 200-20 Algebra di Boole: minimizzazione di funzioni booleane Lezione 8 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Forme Ridotte p Vantaggi
DettagliMinimizzazione di funzioni booleane:
Corso di Calcolatori Elettronici I A.A. 202-203 Minimizzazione di funzioni booleane: espansione e copertura Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria
DettagliMetodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli
Sommario Metodo di Quine-McCluskey M. Favalli Engineering Department in Ferrara 2 3 Sommario Analisi e sintesi dei sistemi digitali / Algoritmo Analisi e sintesi dei sistemi digitali 2 / 2 3 Metodo esatto
DettagliSintesi di Reti Combinatorie
Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Quine-McCluskey per reti a più uscite Mariagiovanna Sami Corso di Reti Logiche B 08 Sintesi a due livelli Reti
DettagliOttimizzazione delle reti combinatorie
Ottimizzazione delle reti combinatorie Ottimizzazione delle reti combinatorie L ottimizzazione di un circuito comporta normalmente un compromesso tra: Prestazioni (ritardo di propagazione) Area (o costo)
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Algebra di Boole: minimizzazione di funzioni booleane Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2014-2015 Roberto Canonico Corso di Calcolatori
DettagliReti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
DettagliAlgebra di Boole: mappe di Karnaugh e funzioni NAND e NOR
Corso di Calcolatori Elettronici I A.A. 2010-2011 Algebra di Boole: mappe di Karnaugh e funzioni NAND e NOR Lezione 7 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Funzioni Equivalenza
DettagliCalcolatori Elettronici Lezione 2 Algebra delle reti Logiche
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali digitali vs. segnali analogici
DettagliSintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh. Mariagiovanna Sami a.a.
Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh Mariagiovanna Sami a.a. 2007-2008 2008 livelli: Introduzione Le reti combinatorie mostrano in ogni istante
DettagliCostruzione di. circuiti combinatori
Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1
DettagliAlgebra di Boole. Tavole di verità. Fondamenti di Informatica Algebra di Boole. Si basa su tre operazioni logiche: AND (*) OR (+) NOT (!
Fondamenti di Informatica Algebra di Boole Prof.ssa Enrica Gentile Informatica e Comunicazione Digitale a.a. 2-22 Algebra di Boole Si basa su tre operazioni logiche: AND (*) OR () NOT (!) Gli operandi
DettagliCalcolatori Elettronici
Calcolatori Elettronici Lezione 2 Reti Logiche: Sintesi Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Argomenti della lezione q Reti combinatorie Sintesi, Mappe Karnaugh Esercizi 2 Sintesi di reti
DettagliA.A. 2003/2004 Esercizi di Reti Logiche A
A.A. 2003/2004 Esercizi di Reti Logiche A A cura di F. Ferrandi, C. Silvano Ultimo aggiornamento, 11 novembre 2003 Questi appunti sono stati possibili anche per il lavoro fatto da alcuni studenti del corso
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
Architettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliAlgebra di Boole. Modulo 2. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
Algebra di Boole Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Algebra di Boole L algebra di Boole o della commutazione è lo strumento
DettagliRichiami di Algebra di Commutazione
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa
DettagliAlgebra di Boole: mappe di Karnaugh
Corso di Calcolatori Elettronici I A.A. 2012-2013 Algebra di Boole: mappe di Karnaugh Pro. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliSintesi di reti logiche multilivello. Sommario. Motivazioni. Sommario. M. Favalli
Sommario Sintesi di reti logiche multilivello M. Favalli Engineering Department in Ferrara 1 2 3 Aspetti tecnologici Sommario (ENDIF) Reti logiche 1 / 36 Motivazioni (ENDIF) Reti logiche 2 / 36 1 2 3 Aspetti
DettagliMinimizzazione del costo di reti livelli a 2 livelli tramite mappe di Karnaugh. Mappe di Karnaugh. Sommario. Sommario. M. Favalli
Sommario Minimiaione del costo di reti livelli a 2 livelli tramite mappe di Karnaugh Rappresentaione grafica di funioni M. Favalli Engineering Department in Ferrara 2 Mappe di Karnaugh 3 Copertura 4 Funioni
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliEsercitazioni di Reti Logiche. Lezione 3
Esercitazioni di Reti Logiche Lezione 3 Semplificazione & Porte NAND/NOR Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Semplificazione con l uso delle mappe di Karnaugh a 3 variabili a 4 variabili
DettagliCorso E Docente: Siniscalchi. Algebra di Boole
Corso E Docente: Siniscalchi Algebra di Boole I circuiti logici sono componenti hardware che manipolano informazione binaria. I circuiti di base sono detti PORTE LOGICHE (logical gate). Allo scopo di descrivere
DettagliEsercizi di Algebra di Boole (con Appendice)
Esercizi di Algebra di Boole (con Appendice) Esercizio Esprimere in forma simbolica la seguente proposizione logica: il passaggio di un astronauta da una nave di servizio ad un satellite artificiale è
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
DettagliFondamenti di Informatica
Fondamenti di Informatica Algebra di Boole e Circuiti Logici Prof. Christian Esposito Corso di Laurea in Ingegneria Meccanica e Gestionale (Classe I) A.A. 2016/17 Algebra di Boole e Circuiti Logici L Algebra
DettagliMaurizio Palesi. Maurizio Palesi 1
Mappe di Karnaugh Maurizio Palesi Maurizio Palesi 1 Obiettivi Trovare una espressione in forma SP o PS minima rispetto a certi criteri di costo Nella ottimizzazione delle espressioni SP (PS) a due livelli
DettagliLe variabili logiche possono essere combinate per mezzo di operatori detti connettivi logici. I principali sono:
Variabili logiche Una variabile logica (o booleana) è una variable che può assumere solo uno di due valori: Connettivi logici True (vero identificato con 1) False (falso identificato con 0) Le variabili
DettagliSCHEMI DI MATEMATICA
SCHEMI DI MATEMATICA SCHEMA 1: somme algebriche tra numeri ( ci sono sia somme che sottrazioni) Obiettivo dello schema1: saper risolvere espressioni come : -3-6 Metodo: se il segno dei due numeri è uguale
DettagliAlgebra di Boole. Andrea Passerini Informatica. Algebra di Boole
Andrea Passerini passerini@disi.unitn.it Informatica Variabili logiche Una variabile logica (o booleana) è una variable che può assumere solo uno di due valori: True (vero identificato con 1) False (falso
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliLe mappe di Karnaugh
Le mappe di Karnaugh Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto più pratico di semplificazione che quello
DettagliEsercizi. 1. Algebra booleana
Esercizi 1. Algebra booleana Esercizio 1.1 Data le forma logica F = (z(xy ) +x+yz ) +x y Svolgere i seguenti punti: Applicare le regole dell algebra per semplificare la forma riducendo il numero dei prodotti
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliM.P. Cavaliere ELEMENTI DI MATEMATICA E LOGICA MATEMATICA DISCRETA STRUTTURE ALGEBRICHE
M.P. Cavaliere ELEMENTI DI MATEMATICA E LOGICA MATEMATICA DISCRETA STRUTTURE ALGEBRICHE Operazioni in un insieme Sia A un insieme non vuoto; una funzione f : A A A si dice operazione binaria (o semplicemente
DettagliMappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO
Mappe di Karnaugh 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto
DettagliSintesi di reti combinatorie
Sintesi di reti combinatorie Criteri e procedure di sintesi (4.1-4.7) Indice Introduzione: formulazione e parametri di valutazione Implicanti principali e coperture irridondanti Mappe di Karnaugh: procedura
DettagliCalcolatori Elettronici
Calcolatori Elettronici Lezione 11 -- 19/1/2012 Reti Logiche: esercizi sulle le reti combinatorie Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Argomenti della lezione Reti combinatorie Decoder,
DettagliPORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.
PORTE LOGICHE Premessa Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei
DettagliAlgebra di Boole X Y Z V. Algebra di Boole
L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole che
DettagliArchitettura degli Elaboratori
Algebra booleana e circuiti logici slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni Algebra & Circuiti Elettronici I computer operano con segnali elettrici con valori di potenziale discreti!
DettagliFunzioni booleane. Vitoantonio Bevilacqua.
Funzioni booleane Vitoantonio Bevilacqua bevilacqua@poliba.it Sommario. Il presente paragrafo si riferisce alle lezioni del corso di Fondamenti di Informatica e Laboratorio di Informatica dei giorni 9
DettagliAlgebra di commutazione
Algebra di commutazione E un caso particolare di algebra booleana. B = Dominio Op1 = AND Vale 1 solo se entrambi gli operandi sono 1 Op2 = OR Vale 0 se entrambi I termini sono zero, altrimenti 1 Op3 =
DettagliReti Combinatorie: sintesi
Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.
DettagliSistemi Combinatori & Mappe di Karnaugh
Sistemi Combinatori & Mappe di Karnaugh AB E=0 F=0 E=1 F=0 00 01 11 10 AB 00 01 11 10 00 1 0 0 0 00 0 0 0 0 01 0 0 0 0 01 0 0 0 0 11 0 0 1 0 11 0 0 1 0 10 0 0 0 1 10 0 0 0 1 AB 00 01 11 10 AB 00 01 11
DettagliAlgebra di Boole Algebra di Boole
1 L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole
DettagliCOMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
DettagliReti Logiche A Esame del 24 febbraio 2006
Politecnico di Milano ipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. a) ata la seguente tabella di copertura: Reti Logiche
DettagliLaboratorio di Programmazione Laurea in Ingegneria Civile e Ambientale
Dipartimento di Ingegneria dell Informazione Università degli Studi di Parma Laboratorio di Programmazione Laurea in Ingegneria Civile e Ambientale Algebra di Boole Stefano Cagnoni Algebra di Boole L algebra
DettagliMinimizzazione di Reti Logiche Combinatorie Multi-livello
Minimizzazione di Reti Logiche Combinatorie Multi-livello Maurizio Palesi Maurizio Palesi 1 Introduzione Obiettivo della sintesi logica: ottimizzazione delle cifre di merito area e prestazioni Prestazioni:
DettagliMinimizzazione di Reti Logiche Combinatorie Multi-livello
Minimizzazione di Reti Logiche Combinatorie Multi-livello Maurizio Palesi Maurizio Palesi 1 Introduzione I circuiti logici combinatori sono molto spesso realizzati come reti multi-livello di porte logiche
DettagliIntroduzione ai grafi. Introduzione ai grafi p. 1/2
Introduzione ai grafi Introduzione ai grafi p. 1/2 Grafi Un grafo G é costituito da una coppia di insiemi (V,A) dove V é detto insieme dei nodi e A é detto insieme di archi ed é un sottinsieme di tutte
DettagliLa descrizione algebrica delle reti combinatorie
La descrizione algebrica delle reti combinatorie Esaminiamo ora il modello matematico che ci permetta di discorrere in modo efficiente di reti combinatorie, e alcune rappresentazioni grafiche connesse
DettagliEQUAZIONI DISEQUAZIONI
EQUAZIONI DISEQUAZIONI Indice 1 Background 1 1.1 Proprietà delle potenze................................ 1 1.2 Prodotti notevoli................................... 1 2 Equazioni e disequazioni razionali
DettagliAlgebra di Commutazione
Algebra di Commutazione Maurizio Palesi Maurizio Palesi 1 Algebra Booleana - Introduzione Per descrivere i dispositivi digitali è necessario avere: Un modello che permette di rappresentare insiemi di numeri
DettagliElementi di informatica
Elementi di informatica Algebra di Boole Algebra di Boole I circuiti logici sono componenti hardware che manipolano informazione binaria. I circuiti di base sono detti PORTE LOGICHE (logical gate). Allo
DettagliMinimizzazione di circuiti combinatori multilivello
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 5 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 007-008 Minimizzazione di circuiti combinatori multilivello
DettagliLEZIONE 3. a + b + 2c + e = 1 b + d + g = 0 3b + f + 3g = 2. a b c d e f g
LEZIONE 3 3.. Matrici fortemente ridotte per righe. Nella precedente lezione abbiamo introdotto la nozione di soluzione di un sistema di equazioni lineari. In questa lezione ci poniamo il problema di descrivere
DettagliSintesi di reti combinatorie. Sommario. Motivazioni. Sommario. Funzioni Espressioni. M. Favalli
Sommario Sintesi di reti combinatorie Funzioni Espressioni 1 Teorema di espansione di Shannon (Boole) M. Favalli Engineering Department in Ferrara 2 Forme canoniche 3 Metriche per il costo di una rete
DettagliLEZIONE 2. ( ) a 1 x 1 + a 2 x a n x n = b, ove a j, b R sono fissati.
LEZIONE 2 2 Sistemi di equazioni lineari Definizione 2 Un equazione lineare nelle n incognite x, x 2,, x n a coefficienti reali, è un equazione della forma (2 a x + a 2 x 2 + + a n x n = b, ove a j, b
DettagliAlgebra di Boole Cenni all Algebra di Boole. Algebra Booleana: definizione
Algebra Booleana: operazioni e sistema algebrico Algebra di Boole Cenni all Algebra di Boole Introduzione Rappresentazione di una funzione combinatoria Proprietà dell algebra di commutazione Forme canoniche
DettagliMonomi L insieme dei monomi
Monomi 10 10.1 L insieme dei monomi Definizione 10.1. Un espressione letterale in cui numeri e lettere sono legati dalla sola moltiplicazione si chiama monomio. Esempio 10.1. L espressione nelle due variabili
DettagliIl livello logico digitale
Il livello logico digitale prima parte Introduzione Circuiti combinatori (o reti combinatorie) Il valore dell uscita in un determinato istante dipende unicamente dal valore degli ingressi in quello stesso
DettagliProgrammazione Lineare: problema del trasporto Ing. Valerio Lacagnina
Problemi di trasporto Consideriamo un problema di programmazione lineare con una struttura matematica particolare. Si può utilizzare, per risolverlo, il metodo del simplesso ma è possibile realizzare una
DettagliPrecorso di Analisi Matematica Facoltà d'ingegneria Università del Salento
Precorso di Analisi Matematica Facoltà d'ingegneria Università del Salento Calcolo Combinatorio Prof. A. Albanese Dipartimento di Matematica e Fisica E. De Giorgi - Università del Salento Disposizioni
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliSOTTOSPAZI E OPERAZIONI IN SPAZI DIVERSI DA R n
SPAZI E SOTTOSPAZI 1 SOTTOSPAZI E OPERAZIONI IN SPAZI DIVERSI DA R n Spazi di matrici. Spazi di polinomi. Generatori, dipendenza e indipendenza lineare, basi e dimensione. Intersezione e somma di sottospazi,
DettagliAlgebra di Boole, elementi di logica e Mappe di Karnaugh
Algebra di Boole, elementi di logica e Mappe di Karnaugh Marco D. Santambrogio marco.santambrogio@polimi.it Ver. aggiornata al 8 Marzo 206 Progetti Meeting Quando: 22 Marzo @2pm Dove: Sala Conferenze @DEIB
DettagliAlgebra di Boole Cenni all Algebra di Boole
Algebra di Boole Cenni all Algebra di Boole Introduzione Rappresentazione di una funzione combinatoria Proprietà dell algebra di commutazione Forme canoniche Teorema di espansione di Shannon Versione del
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti
rchitettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff.. orghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
DettagliProgetto Matematica in Rete - Insiemi - Insiemi
Insiemi Il concetto di insieme è molto importante in matematica. Cominciamo con lo stabilire cos è un insieme in senso matematico: un raggruppamento di oggetti è un insieme se si può stabilire in modo
DettagliLuigi Piroddi
Automazione industriale dispense del corso (a.a. 2008/2009) 10. Reti di Petri: analisi strutturale Luigi Piroddi piroddi@elet.polimi.it Analisi strutturale Un alternativa all analisi esaustiva basata sul
DettagliSistemi lineari. Lorenzo Pareschi. Dipartimento di Matematica & Facoltá di Architettura Universitá di Ferrara
Sistemi lineari Lorenzo Pareschi Dipartimento di Matematica & Facoltá di Architettura Universitá di Ferrara http://utenti.unife.it/lorenzo.pareschi/ lorenzo.pareschi@unife.it Lorenzo Pareschi (Univ. Ferrara)
DettagliEsercizi svolti. delle matrici
Esercizi svolti. astratti. Si dica se l insieme delle coppie reali (x, y) soddisfacenti alla relazione x + y è un sottospazio vettoriale di R La risposta è sì, perchè l unica coppia reale che soddisfa
DettagliIl livello logico digitale
Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =
DettagliMinimizzazione a più livelli di reti combinatorie Cristina Silvano
Minimizzazione a più livelli di reti combinatorie Cristina Silvano Università degli Studi di Milano Dipartimento di Scienze dell Informazione Milano (Italy) Sommario Modello booleano e modello algebrico
DettagliLezione 5. Sommario. La logica booleana. I principi della logica booleana Gli operatori logici
Lezione 5 La logica booleana Sommario I principi della logica booleana Gli operatori logici 1 Variabili Booleane Variabile booleana=quantità che può assumere solo due valori I due valori hanno il significato
Dettagli01 - Elementi di Teoria degli Insiemi
Università degli Studi di Palermo Scuola Politecnica Dipartimento di Scienze Economiche, Aziendali e Statistiche Appunti del corso di Matematica 01 - Elementi di Teoria degli Insiemi Anno Accademico 2015/2016
DettagliSistemi lineari - Parte Seconda - Esercizi
Sistemi lineari - Parte Seconda - Esercizi Terminologia Operazioni elementari sulle righe. Equivalenza per righe. Riduzione a scala per righe. Rango di una matrice. Forma canonica per righe. Eliminazione
DettagliSistemi per la Progettazione Automatica. problema punti massimi i tuoi punti problema 1 14 problema 2 4 problema 3 6 problema 4 6 totale 30
Sistemi per la Progettazione Automatica Informatica - Tiziano Villa 17 Marzo 2008 Nome e Cognome: Matricola: Posta elettronica: problema punti massimi i tuoi punti problema 1 14 problema 2 4 problema 3
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Cosa sono le reti logiche? Fino ad ora abbiamo visto Rappresentazione dell informazione Assembler L obbie:vo di questo corso è mostrare come si proge>o una computer
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliAlgebra & Circuiti Elettronici. Algebra booleana e circuiti logici. Blocco logico. Tabelle di Verità e Algebra Booleana
lgebra & Circuiti Elettronici lgebra booleana e circuiti logici Salvatore Orlando I computer operano con segnali elettrici con valori di potenziale discreti sono considerati significativi soltanto due
DettagliIn molte applicazioni sorge il problema di sapere in quanti modi possibili si può presentare un certo fenomeno.
Definizione Oggetto del calcolo combinatorio è quello di determinare il numero dei modi mediante i quali possono essere associati, secondo prefissate regole, gli elementi di uno stesso insieme o di più
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti (le SOP)
I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP) Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimento al testo: Sezione C.3;
Dettagli15 luglio Soluzione esame di geometria - Ing. gestionale - a.a COGNOME... NOME... N. MATRICOLA... ISTRUZIONI
15 luglio 01 - Soluzione esame di geometria - Ing. gestionale - a.a. 01-01 COGNOME.......................... NOME.......................... N. MATRICOLA............. La prova dura ore. ISTRUZIONI Ti sono
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 28-29 Obiettivo I due moduli integrati (Architettura
DettagliSintesi di Reti Combinatorie
Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a due Livelli: Mariagiovanna Sami Corso di Reti Logiche B 08 Sintesi di reti combinatorie a due livelli Obiettivo della sintesi: riduzione
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 MUX-DEMUX-ROM-PLA
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 MUX-DEMUX-ROM-PLA Sommario Sintesi di Reti Combinatorie mediante Multiplexer Demultiplexer ROM PLA 2/6/2 Corso di Reti Logiche 29/ 2 Metodo generale di sintesi
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliMODULO 1. Prof. Onofrio Greco. Prof. Greco Onofrio
ECDL MODULO 1 Prof. Onofrio Greco Modulo 1 Concetti di base dell ICT Modulo 2 Uso del Computer e Gestione dei File Modulo 3 - Elaborazione testi Modulo 4 Foglio Elettronico Modulo 5 Uso delle Basi di Dati
DettagliLEZIONE DI MATEMATICA SISTEMI DI NUMERAZIONE. (Prof. Daniele Baldissin)
LEZIONE DI MATEMATICA SISTEMI DI NUMERAZIONE (Prof. Daniele Baldissin) L'uomo usa normalmente il sistema di numerazione decimale, probabilmente perché ha dieci dita. Il sistema decimale è collegato direttamente
DettagliCorso di Intelligenza Artificiale A.A. 2016/2017
Università degli Studi di Cagliari Corsi di Laurea Magistrale in Ing. Elettronica Corso di Intelligenza rtificiale.. 26/27 Esercizi sui metodi di apprendimento automatico. Si consideri la funzione ooleana
DettagliAppunti di matematica per le Scienze Sociali Parte 1
Appunti di matematica per le Scienze Sociali Parte 1 1 Equazioni 1.1 Definizioni preliminari 1.1.1 Monomi Si definisce monomio ogni prodotto indicato di fattori qualsiasi, cioè uguali o diseguali, numerici
DettagliSintesi di reti logiche multilivello. Sommario. Motivazioni. Sommario. M. Favalli
Sommario Sintesi di reti logiche multilivello M. Favalli Engineering Department in Ferrara 1 2 3 Aspetti tecnologici Sommario Analisi e sintesi dei circuiti digitali 1 / Motivazioni Analisi e sintesi dei
Dettagli