Microelettronica. Introduzione al progetto di un microprocessore. Stefano Salvatori. Università degli Studi Roma Tre.
|
|
- Tommaso Sassi
- 6 anni fa
- Visualizzazioni
Transcript
1 Microelettronica Introduzione al progetto di un microprocessore Stefano Salvatori Microelettronica 2012
2 Sommario up minimo: Formato delle istruzioni Tipi di istruzione Percentuale di utilizzo delle istruzioni Modi di indirizzamento Pipeline CISC - RISC Microelettronica 2012 Stefano Salvatori 2
3 Architettura e organizzazione di un up Un computer general purpose consiste in un sistema denominato: computer digitale con programma memorizzato La tecnologia microelettronica ha consentito di integrare milioni di MOS su un solo chip dando luogo alla nascita di sistemi ultraveloci e di complessità sempre più alta Il progresso nel campo dei up non si è avuto solo grazie al progresso tecnologico Allo sviluppo hanno certamente contribuito le capacità degli ingegneri in grado di definire sia l'architettura che l'organizzazione di un microcomputer Architettura che descrive il computer dal punto di vista dell'utente: Set delle istruzioni Registri disponibili Gestione della memoria Gestione delle eccezioni Organizzazione che descrive come è implementata l'architettura: Struttura della pipeline Chache Soluzioni hardware... Microelettronica 2012 Stefano Salvatori 3
4 Computer con programma memorizzato Un processore è un automa che esegue istruzioni scritte nella memoria programma registers processor address instructions and data instructions data dati e programma sono immagazzinati nella stessa memoria le istruzioni sono trattate come i dati (questo può anche portare a un codice che si auto-modifica) FF..FF 16 Lo stato del sistema è determinato dai valori memorizzati in locazioni di memoria e in registri interni al up ogni istruzione definisce le modalità di cambiamento dei dati e quindi dello stato essendo programmabili, i up risultano dispositivi universali, potendo eseguire qualunque algoritmo Microelettronica 2012 Stefano Salvatori 4
5 Astrazione nella progettazione I up sono dispositivi che integrano milioni di MOS che operano a velocità elevatissima. I dispositivi commutano milioni di volte al secondo. Il sistema deve operare in modo ripetibile e controllato per non cadere in uno stato imprevisto (collasso). Come può essere progettato un sistema tanto complesso? Microelettronica 2012 Stefano Salvatori 5
6 Livello: porte logiche Circuito CMOS per una porta logica CMOS NAND a 2 ingressi: Vdd A A.B B Vss Y = (A B)' Microelettronica 2012 Stefano Salvatori 6
7 Livello: porte logiche Astrazione che consente di eliminare la dipendenza dal layout a livello di MOS singolo Microelettronica 2012 Stefano Salvatori 7
8 Computer logic OR AND NOT Uso dell'algebra di Boole Microelettronica 2012 Stefano Salvatori 8
9 Computer logic XOR: addizione Microelettronica 2012 Stefano Salvatori 9
10 Computer logic Adder Microelettronica 2012 Stefano Salvatori 10
11 Computer logic Multiplexer Microelettronica 2012 Stefano Salvatori 11
12 Computer logic Circuiti sequenziali Microelettronica 2012 Stefano Salvatori 12
13 Computer logic Edge triggered latch clock data Microelettronica 2012 Stefano Salvatori 13
14 Computer logic D-register enable clock d0 d1 d2 d3 q0 q1 q2 q3 D in enable clock register D out Microelettronica 2012 Stefano Salvatori 14
15 Livelli d'astrazione nella progettazione hardware apparati schede (B) sistemi integrati sistemi complessi: processori, cache sistemi LSI-MSI: somm., ALU, porte logiche: per simboli livello transistor: logic gates layout del singolo dispositivo Microelettronica 2012 Stefano Salvatori 15
16 Elementi per il progetto di un processore Microelettronica 2012 Stefano Salvatori 16
17 Il processore minimo Il tipo più semplice di processore prevederà: un, Program Counter, per puntare all istruzione da eseguire un, Instruction Register, che mantiene il codice dell istruzione da eseguire un registro, Accumulatore, in grado di immagazzinare il dato su cui lavorare in un certo istante una ALU, Arithmetic Logic Unit, in grado di eseguire operazioni elementari una unità di decodifica e controllo che imposterà le azioni in funzione dell istruzione..6 Microelettronica 2012 Stefano Salvatori 17
18 Per il più semplice processore prevediamo un formato a 16 bit; Nei 16 bit sono inclusi l' a 4 bit e un campo d'indirizzo a 12 bit: 4 bits 12 bits S istruzioni a 16 bit I dati sono a 16 bit (ALU) 12 bit d indirizzo -> 4096x16 = 8 kbyte di spazio di memoria Microelettronica 2012 Stefano Salvatori 18
19 Il set di istruzioni è anch'esso minimo: Istruzione Opcode Effetto LDA S 0000 := mem 16 [S] STO S 0001 mem 16 [S] := ADD S 0010 := + mem 16 [S] SUB S 0011 := - mem 16 [S] JMP S 0100 := S JGE S 0101 if >= 0 := S JNE S 0110 if!=0 := S STP 0111 stop Microelettronica 2012 Stefano Salvatori 19
20 Il progetto della logica è divisibile in due passi fondamentali: datapath tutti gli elementi che lavorano su parole (acc.,, ALU, ) fanno parte del datapath per questi elementi si usa uno stile di progetto di tipo Register Transfer level (RTL), basato su registri, MUX, logica di controllo tutto ciò che non è incluso nel datapath, farà parte della logica di decodifica/controllo il progetto si basa su FSM (Finite State Machine) Microelettronica 2012 Stefano Salvatori 20
21 Progetto a livello di datapath Microelettronica 2012 Stefano Salvatori 21
22 datapath Microelettronica 2012 Stefano Salvatori 22
23 datapath l esecuzione dell istruzione prevede un un numero di di cicli cicli di di clock clock pari pari agli agli accessi in in memoria necessari 2 accessi 1 accessi Instruzione Opcode Effetto LDA S 0000 := mem 16 [S] STO S 0001 mem 16 [S] := ADD S 0010 := + mem 16 [S] SUB S 0011 := - mem 16 [S] JMP S 0100 := S JGE S 0101 if >= 0 := S JNE S 0110 if!=0 := S STP 0111 stop Microelettronica 2012 Stefano Salvatori 23
24 datapath L'incremento del è svolto dalla stessa ALU (come si dimostrerà più avanti) Microelettronica 2012 Stefano Salvatori 24
25 datapath design assunto che l istruzione sia stata caricata, il progetto a livello di datapath- prevede: 1. accesso all operando in memoria esce l indirizzo da l operando e accumulatore giungono alla ALU il risultato fornito dalla ALU è caricato nell accumulatore stesso oppure il contenuto dell accumulatore è scritto in memoria 1. fetch della nuova istruzione ( o 12 hanno l indirizzo della locazione per la nuova istruzione) il contenuto è incrementato dalla ALU il nuovo valore è salvato in 1. inizializzazione (il processore deve iniziare da uno stato noto) input di RESET per esempio: azzerata l uscita della ALU, caricarne poi il valore in Microelettronica 2012 Stefano Salvatori 25
26 Progetto a livello di RTL (Register Transfer Level) Microelettronica 2012 Stefano Salvatori 26
27 Organizzazione RTL MEMrq MEMrq RnW RnW ce ce Segnali di controllo Asel ce Asel ce ALU B ALU A B A Alcuni segnali di abilitazione Il dato è caricato nel registro in corrispondenza del fronte negativo di clock Bsel Bsel 0 mux 0 mux 1 1 Microelettronica 2012 Stefano Salvatori 27
28 Progetto della logica di controllo: Decodifica dell'istruzione corrente; Generare i segnali di controllo all'interno del datapath; È intuibile che il progetto prevede quello di una FSM: La rappresentazione mediante il diagramma degli stati è superflua Vi sono solo due stati: Fetch e Execute => solo 1 bit di stato Progetto FSM Microelettronica 2012 Stefano Salvatori 28
29 Progetto della FSM Asel Asel ce ce Bsel Bsel 0 mux 1 0 mux 1 ce ce ALU B ALU A B A Bit di stato Ex/ft: execute = 0 fetch = 1 tabella degli stati: inputs outputs Op-code Ex/ft 15 instruction Reset Bsel ce MEMrq EX/ft Asel ce R/nW Microelettronica 2012 Stefano Salvatori 29
30 Progetto FSM: es. LDA S (Ex/ft=1) Asel Asel ce ce Bsel Bsel 0 mux 1 0 mux 1 ce ce ALU B ALU A B A fase di fetch <- +1 inputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW LDA S x x outputs B preparo memorizzazione dell indirizzo S. Microelettronica 2012 Stefano Salvatori 30
31 Progetto FSM: es. LDA S (Ex/ft=0) Asel Asel ce ce ce ce ALU B ALU A B A fase di execute preparo memorizz. nell accumulatore inputs Bsel Bsel 0 mux 1 0 mux 1 Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW LDA S x x La prossima è il fetch dell'istruzione succ. outputs = B Microelettronica 2012 Stefano Salvatori 31
32 Progetto FSM: es. STO S ce ce Asel Asel ce ce Bsel Bsel 0 mux 1 0 mux 1 ALU B ALU A B A R / W preparo memorizz. in memoria inputs outputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW STO S x x 1 x x STO S x x B Microelettronica 2012 Stefano Salvatori 32
33 Progetto FSM: es. ADD S ce ce Asel Asel ce ce ALU B ALU A B A Bsel Bsel 0 mux 1 0 mux 1 inputs outputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW ADD S x x A+B ADD S x x B Microelettronica 2012 Stefano Salvatori 33
34 Progetto FSM: es. SUB S ce ce Asel Asel ce ce ALU B ALU A B A Bsel Bsel 0 mux 1 0 mux 1 inputs outputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW SUB S x x A-B SUB S x x B Microelettronica 2012 Stefano Salvatori 34
35 Progetto FSM: es. JMP S ce ce Asel Asel ce ce ALU B ALU A B A Bsel Bsel 0 mux 1 0 mux 1 inputs outputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW JMP S x x x B Microelettronica 2012 Stefano Salvatori 35
36 Progetto FSM: es. JGE S ce ce Asel Asel ce ce ALU B ALU A B A Bsel Bsel 0 mux 1 0 mux 1 inputs outputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW JGE S x x B JGE S x x B Microelettronica 2012 Stefano Salvatori 36
37 Progetto FSM: es. JNE S ce ce Asel Asel ce ce ALU B ALU A B A Bsel Bsel 0 mux 1 0 mux 1 inputs outputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW JNE S x 0 x B JNE S x 1 x B Microelettronica 2012 Stefano Salvatori 37
38 Progetto FSM: es. STP ce ce Asel Asel ce ce ALU B ALU A B A Bsel Bsel 0 mux 1 0 mux 1 inputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW STP 0111 outputs 0 x x x 1 x x Microelettronica 2012 Stefano Salvatori 38
39 Progetto FSM: es. RST Asel Asel ce ce Bsel Bsel 0 mux 1 0 mux 1 ce ce ALU B ALU A B A N.B.: in realtà l'alu calcola il valore B+1 in modo che quando il segnale di RST è disabilitato in vada l'indirizzo dell'istruzione successiva RST CLK Qui, all'uscita dal reset viene memorizzato +1 = 001 in inputs outputs Op-code Ex/ft 15 Bsel ce MEMrq EX/ft instruction Reset Asel ce R/nW RST xxxx 1 x x x = Microelettronica 2012 Stefano Salvatori 39
40 Progetto FSM: sintesi ce ce Asel ce Asel ce ALU B ALU A B A Bsel Bsel 0 mux 1 0 mux 1 organizzazione RTL fetch dell istruzione corrente e incremento di => coincidono Microelettronica 2012 Stefano Salvatori 40
41 Progetto della ALU (Arithmetic Logic Unit) Microelettronica 2012 Stefano Salvatori 41
42 Progetto della ALU Dalla tabella utilizzata per il progetto della FSM si ricavano quali siano le funzioni che la ALU deve svolgere. Le funzioni da implementare sono: A+B: semplice adder; A-B: eq. a A+B +1 => inv. B e forzare Cin a 1; B: forzare A e Cin a 0; B+1: forzare A = 0 e Cin = 1 N.B.: per il reset (=0) si può usare lo stesso segnale che azzeri l'uscita (senza inserire una quinta funzione) Microelettronica 2012 Stefano Salvatori 42
43 Progetto della ALU Le funzioni da implementare sono: A+B: semplice adder; A-B: eq. a A+B +1 => invertire B e forzare Cin a 1; B: forzare A e Cin a 0; B+1: forzare A = 0 e Cin = 1 Binv Binv Cin Cin reset reset B sum sum A Aen Aen Cout Cout Microelettronica 2012 Stefano Salvatori 43
44 Sviluppi futuri per il Aumentare il numero di linee di indirizzo; Aumentare i modi di indirizzamento; Consentire il salvataggio di (subroutines); Aggiungere altri registri interni; inserire linee di interrupt; Microelettronica 2012 Stefano Salvatori 44
45 Riferimenti S. Furber, ARM, system-on-chip architecture, 2 nd ed. : cap. 1 (pp. 1-13) Appendice: pp Microelettronica 2012 Stefano Salvatori 45
Microelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Elementi per il progetto di un microprocessore prof. Stefano Salvatori A.A. 2015/2016 Eccetto dove diversamente specificato, i contenuti
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Elementi per il progetto di un microprocessore prof. Stefano Salvatori A.A. 2016/2017 Eccetto dove diversamente specificato, i contenuti
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Architettura dei sistemi a microprocessore prof. Stefano Salvatori A.A. 2014/2015 Eccetto dove diversamente specificato, i contenuti
Dettagli(a) INTRODUZIONE ALLE ARCHITETTURE E ALLA SIMULAZIONE VERILOG DI PROCESSORI
1 (a) INTRODUZIONE ALLE ARCHITETTURE E ALLA SIMULAZIONE VERILOG DI PROCESSORI ISA E MICROARCHITETTURA DI PROCESSORI IL PROCESSORE MU0 MODELLAZIONE VERILOG E SIMULAZIONE DEL PROCESSORE MU0 2 ISA E MICROARCHITETTURA
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliLa CPU e la Memoria. Sistemi e Tecnologie Informatiche 1. Struttura del computer. Sistemi e Tecnologie Informatiche 2
La CPU e la Memoria Sistemi e Tecnologie Informatiche 1 Struttura del computer Sistemi e Tecnologie Informatiche 2 1 I registri La memoria contiene sia i dati che le istruzioni Il contenuto dei registri
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliMicroelettronica. Organizzazione hardware del processore ARM. Stefano Salvatori. Università degli Studi Roma Tre.
Microelettronica Organizzazione hardware del processore ARM Stefano Salvatori (stefano.salvatori@uniroma3.it) Microelettronica 2016 Pipeline a 3 stadi Pipeline a 5 stadi Sommario Esecuzione delle istruzioni
DettagliIl Ciclo Fetch-Decode-Execute. C Nyssen/Aberdeen College 2003
Il Ciclo Fetch-Decode-Execute C Nyssen/Aberdeen College 2003 Linguaggio Assembler Op code (Mnemonico) Operando #assembly code program 0000 LDA-24 #loads 0001 ADD-25 #adds 0002 HLT #stops #end of program
DettagliARCHITETTURA DI UN SISTEMA DI ELABORAZIONE
ARCHITETTURA DI UN SISTEMA DI ELABORAZIONE Il computer o elaboratore è una macchina altamente organizzata capace di immagazzinare, elaborare e trasmettere dati con notevole precisione e rapidità. Schematicamente
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
DettagliUniversità degli studi di Bologna Anno Accademico 2000/2001 Corso di Architettura degli elaboratori
Università degli studi di Bologna Anno Accademico 2000/2001 Corso di Architettura degli elaboratori Esercitazione di Reti Logiche Realizzazione completa di un'architettura di processore attraverso strumenti
DettagliStruttura di un elaboratore
Struttura di un elaboratore Fondamenti di Informatica 1 Modello architetturale di un computer Ogni computer è costituito da un insieme di blocchi funzionali tra loro interconnessi da sistemi di comunicazioni,
DettagliSistemi e reti CPU Concetti di base
Sistemi e reti CPU Concetti di base A cura dell Ing. Claudio Traini Cenni Storici 1971 il primo processore mai realizzato : Intel 4004 Progettato dal vicentino Federico Faggin 1 Cenni Storici 1976 Faggin
DettagliMacchina di von Neumann/Turing
Macchina di von Neumann/Turing Concetto di programma memorizzato Memoria principale per dati e istruzioni ALU opera su dati in formato binario Unità di controllo che interpreta le istruzioni in memoria
DettagliCorso di Informatica
CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Il Processore (CPU) 2 rchitettura del processore CPU Unità di Controllo Unità ritmetica Logica
DettagliA.S. 2017/2018 PIANO DI LAVORO PREVENTIVO CLASSE 4Be
A.S. 2017/2018 PIANO DI LAVORO PREVENTIVO CLASSE 4Be Docenti Disciplina Cinzia Brunetto, Antonino Cacopardo SAE Sistemi Automatici Elettronici Competenze disciplinari di riferimento Il percorso formativo
DettagliArchitettura di una CPU
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di un processore Linguaggio macchina Modi di indirizzamento Tipi di istruzioni 2 M. Violante 1.1
DettagliRichiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
DettagliIngegneria Gestionale della logistica e produzione Prof. A. Palomba - Elementi di Informatica (J-Z) Componenti
2010-2011 Ingegneria Gestionale della logistica e produzione Prof. A. Palomba - Elementi di Informatica (J-Z) 8 Componenti Lez. 8 1 Un calcolatore elettronico è un sistema predisposto alla elaborazione
DettagliLezione 12: L architettura LC-3
Lezione 12: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 24 Maggio 2012 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS
DettagliCosa è? Come lo si usa? Come iniziare? Author: Ing. Sebastiano Giannitto (ITIS M.BARTOLO PACHINO)
Cosa è? Come lo si usa? Come iniziare? Author: Ing. Sebastiano Giannitto (ITIS M.BARTOLO PACHINO) 1^ parte Cosa è Arduino? Arduino è una piattaforma di sviluppo open-source basata su una semplice scheda
DettagliArchitetture Digitali
Corso di Lezione 3 Sintesi RTL Federico Pedersini Laboratorio di (DALab) Dipartimento di Scienze dell Informazione Università degli Studi di Milano Riferimenti bibliografici: [1] F. Fummi, M. Sami, C.
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliCapitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
DettagliProgettazione di circuiti integrati
Architetture e reti logiche Esercitazioni VHDL a.a. 2007/08 Progettazione di circuiti integrati Stefano Ferrari UNIVERSITÀ DEGLI STUDI DI MILANO DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Stefano Ferrari
DettagliMETODOLOGIE PROGETTUALI CMOS
METODOLOGIE PROGETTUALI CMOS Un sistema elettronico/circuito integrato può essere descritto in tre diversi domini, comportamentale (behavior), strutturale e fisico. All interno di ciascun dominio la descrizione
DettagliArchitettura dei calcolatori
Cos'è un calcolatore? Architettura dei calcolatori Esecutore automatico di algoritmi Macchina universale Elementi di Informatica Docente: Giorgio Fumera Corso di Laurea in Edilizia Facoltà di Architettura
DettagliComponenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
DettagliArchitettura dei sistemi di elaborazione: La CPU: Architettura (parte1)
Architettura dei sistemi di elaborazione: La CPU: Architettura (parte1) La CPU Architettura L organizzazione interna di una CPU è caratterizzata dal data path, che è costituito da una serie di componenti,
DettagliARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).!
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).! MACCHINA DI VON NEUMANN! UNITÀ FUNZIONALI fondamentali! Processore
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliUNIVERSITÀ DEGLI STUDI DI TRIESTE
UNIVERSITÀ DEGLI STUDI DI TRIESTE Facoltà di Ingegneria Corso di Laurea Triennale in Ingegneria dell Informazione Curriculum Elettronica Relatore: Professore Boscolo Antonio Laureanda: Giovanna Bernardi
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliMacchina di Riferimento: argomenti
Macchina di Riferimento: argomenti L'architettura di una macchina MIPS Organizzazione della memoria I registri della CPU L'esecuzione dei programmi Il ciclo fetch-execute Il simulatore SPIM 1 Architettura
DettagliComponenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliArchitettura dei Calcolatori elettronici
Architettura dei Calcolatori elettronici CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Dal punto di vista architetturale un calcolatore
DettagliDEFINIZIONE. particolare l'unità di elaborazione centrale è una tipologia di
CORSO BASE DI TECNICO RIPARATORE HARDWARE CPU Docente: Dott. Ing. Antonio Pagano DEFINIZIONE L'unità di elaborazione centrale o CPU è una tipologia di processore digitale general purpose la quale si contraddistingue
Dettagliiafelice at cs(dot)unibo(dot)it
Corso di Archite?ura degli Elaboratori Modulo di Assembly CONCETTI DI BASE Bruno Iafelice Università di Bologna iafelice at cs(dot)unibo(dot)it 1 LINGUAGGIO ASSEMBLATIVO ISA PROGRAMMATORI DI APPLICATIVI
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliHSA HSA HARDWARE SYSTEM ARCHITECTURE. Livelli. Livello assemblativo. Livello di. Sistema Operativo. Livello di. linguaggio macchina.
HS HRDWRE SYSTEM RHITETURE a.a. 22-3 L. orrelli 1 Livelli I 4: MOV L,TOTLE XOR X,X XOR X,X MOV L,STRING[X] IN X LOOP I 4 Livello assemblativo Livello di Sistema Operativo 11111 1111 11 111 111 111 Livello
DettagliL architettura di riferimento
Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27
DettagliDEC PDP8, III Generazione, '65-'75
Parte I DEC PDP8, III Generazione, '65-'75 PDP8 Architettura (Livello Registri) 12 bit Program Counter PC 12 bit Memory Address Register MAR Random Access Memory RAM 4096 x 16 1 bit I 3 bit Operation Code
DettagliLa macchina programmata Instruction Set Architecture (1)
Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un
DettagliSommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches
Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La
DettagliStruttura logica del processore (1)
Struttura logica del processore (1) 0 1 0 1 Che tipo di reti sono le altre parti della CPU? Registri.. 2 65534-2 65534 65535 2 32-1 65535 Spazio di Memoria Spazio di I/O AX IP AH AL BX F BH BL CX ALU Registri
DettagliIl calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
DettagliSommario FONDAMENTI DI INFORMATICA. Architettura di Von Neumann. Algoritmi e programmi ESERCITAZIONE PYTHON ARCHITETTURA DEI CALCOLATORI
Università degli Studi di Cagliari Corsi di Laurea in Ingegneria Chimica e Ingegneria Meccanica FONDAMENTI DI INFORMATICA http://www.diee.unica.it/~marcialis/fi A.A. 016/017 Sommario Funzionamento del
DettagliArchitettura dei Calcolatori Elettronici
Architettura dei Calcolatori Elettronici Prof. Orazio Mirabella L architettura del Calcolatore: esame delle sue caratteristiche Fondamentali Capacità di eseguire sequenze di istruzioni memorizzate Calcolatore
DettagliProgrammazione A.A Architettura dei Calcolatori. ( Lezione V ) Componenti hardware e loro schema funzionale
Programmazione A.A. 2002-03 I Architettura dei Calcolatori ( Lezione V ) Componenti hardware e loro schema funzionale Prof. Giovanni Gallo Dr. Gianluca Cincotti Dipartimento di Matematica e Informatica
DettagliLinguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche
3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni
DettagliL unità di elaborazione PC: MAR/MDR IR: R0 Rn: TEMP, V, Z
Struttura del processore L unità di elaborazione Corso ACSO prof. Cristina SILVANO Politecnico di Milano Datapath ad un solo bus interno Faremo riferimento ad una generica CPU e a una memoria con parole
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1,
DettagliI registri A, B, T contengono dati su cui è possibile eseguire operazioni elementari da parte dell ALU;
Il microprocessore La prima e più importante componente della scheda madre è sicuramente il microprocessore, ovvero la cosiddetta CPU (central processing unit). A dire il vero, microprocessore e CPU non
DettagliCiclo del Processore. Memoria
Ciclo del Nella figura seguente è riportata la rappresentazione semplificata ed essenziale di un computer. RESET Canali Di Ingresso Uscita Uscita Ingressi Fig. 1 Rappresentazione semplificata di un computer
DettagliL ARCHITETTURA DEI CALCOLATORI. Il processore La memoria centrale La memoria di massa Le periferiche di I/O
L ARCHITETTURA DEI CALCOLATORI Il processore La memoria centrale La memoria di massa Le periferiche di I/O Caratteristiche dell architettura 2 Flessibilità adatta a svolgere diverse tipologie di compiti
DettagliArchitettura degli Elaboratori
circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni
DettagliArchitettura di tipo registro-registro (load/store)
Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche
DettagliHARDWARE 1.4a: (Processore)
HARDWARE 1.4a: (Processore) 2 23 nov 2011 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Sciuto, Buonanno, Mari, Introduzione ai sistemi informatici, Mc Graw Hill Questi lucidi
DettagliIntroduzione al Flusso di Progetto di Circuiti e Sistemi Digitali
Introduzione al Flusso di Progetto di Circuiti e Sistemi Digitali Cristina Silvano Università degli Studi di Milano Dipartimento di Scienze dell Informazione Via Comelico 39/41, I-20135 Milano (Italy)
DettagliArchitettura dei Calcolatori. Macchina di von Neumann /2. Macchina di von Neumann /1. Architettura dei Calcolatori
rchitettura dei Calcolatori Giuseppe Pozzi Impianti di Elaborazione Facoltà di Ingegneria dell'informazione Politecnico di Milano giuseppe.pozzi@polimi.it - versione del 20 settembre 2002 - rchitettura
DettagliAXO - Architettura dei Calcolatori e Sistema Operativo. organizzazione strutturata dei calcolatori
AXO - Architettura dei Calcolatori e Sistema Operativo organizzazione strutturata dei calcolatori I livelli I calcolatori sono progettati come una serie di livelli ognuno dei quali si basa sui livelli
DettagliCPU pipeline hazards
Architettura degli Elaboratori e delle Reti Lezione 23 CPU pipeline hazards Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 23 /24 Sommario!
DettagliInformatica: Lez. 1. Andrea Payaro. (European Logistics Association)
Informatica: Lez. 1 Andrea Payaro Consulente Certificato da ELA (European Logistics Association) andrea@payaro.it Andrea Payaro Ph.D. in Business Management at University of Padova Committee member of
DettagliComponenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
DettagliSistemi di Elaborazione delle Informazioni
SCUOLA DI MEDICINA E CHIRURGIA Università degli Studi di Napoli Federico II Corso di Sistemi di Elaborazione delle Informazioni Dott. Francesco Rossi a.a. 2016/2017 1 Programma del corso Informatica di
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Università degli Studi di Padova Scuola di Scienze Corso di Laurea in Informatica docente: Alessandro Sperduti Informazioni Generali Lucidi ed esercizi disponibili in formato
DettagliSistemi di numerazione
SOMMARIO Sistemi di numerazione...2 Sistema decimale (o a base 10)...2 Sistema binario...2 Operazioni sui numeri binari...3 Espressioni logiche...4 Definizione...4 Prodotto Logico : AND...4 Somma Logica
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Università degli Studi di Padova Scuola di Scienze Corso di Laurea in Informatica docenti: Silvia Crafa, Nicolò Navarin (lab), Alessandro Sperduti Docenti Silvia Crafa Nicolò
DettagliRegole per la scrittura di VHDL Sintetizzabile. Fabio Campi. Corso di Elettronica dei Sistemi Digitali LS AA
Regole per la scrittura di VHDL Sintetizzabile Fabio Campi Corso di Elettronica dei Sistemi Digitali LS AA 2003-2004 2004 VHDL Sintetizzabile Obiettivo: Mappare su celle Hardware di libreria, riferite
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliIl Processore. Informatica di Base -- R.Gaeta 27
Il Processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliINFORMATICA GENERALE
INFORMATICA GENERALE a.a. 2006/2007 COGNOMI A-L Silvano Antonelli -Ricevimento : durante il corso: Martedì ore 15.30 presso Dipartimento di Informatica, Largo Pontecorvo 2 Stanza 394 negli altri periodi:
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione Processori
DettagliIl processore Pentium
Caratteristiche principali (I) Architettura interna a 32 bit Address bus a 32 bit: si possono indirizzare fino a 4 GB di memoria fisica Data bus a 64 bit (si tratta in pratica di 2 data bus a 32 bit in
DettagliLezione 15. L elaboratore Elettronico
Lezione 15 Architettura di un calcolatore L elaboratore Elettronico Un elaboratore elettronico è una macchina elettronica in grado di elaborare dati secondo le specifiche fornite da un algoritmo Internamente
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Università degli Studi di Padova Facoltà di Scienze MM.FF.NN. Corso di Laurea in Informatica docente: Alessandro Sperduti Informazioni Generali Lucidi ed esercizi disponibili
DettagliLinguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
DettagliCalcolatori Elettronici
Calcolatori Elettronici Classificazione dei calcolatori elettronici Sistemi basati sull architettura di Von Neumann Sistemi basati sull architettura Harward Architettura dei calcolatori: definizioni Evoluzione
DettagliCalcolatori Elettronici Prof. Gian Luca Marcialis. Capitolo 4 Unità Centrale di Elaborazione Istruzioni Macchina
Calcolatori Elettronici Prof. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 4 Unità Centrale di Elaborazione Istruzioni Macchina Fonti Principali: Stallings, W., "Architettura
DettagliArchitettura dei calcolatori
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Elaborazione di Immagini e Suoni / Riconoscimento e Visioni Artificiali 12 c.f.u. Anno Accademico 2009/2010 Docente: ing. Salvatore
DettagliIl Processore: l unità di controllo
Il Processore: l unità di controllo La frequenza con cui vengono eseguiti i cicli di esecuzione è scandita da una componente detta clock Ad ogni impulso di clock la UC esegue un ciclo di esecuzione di
DettagliCPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 1/8 Sommario! I problemi
DettagliARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchiana di Von Neumann: Non distingueva fra RAM
DettagliStruttura CPU. Struttura e Funzione del Processore. Capitolo 12. Compiti CPU:
Struttura e Funzione del Processore Capitolo 12 Struttura CPU Compiti CPU: Prelevare istruzioni Interpretare istruzioni Prelevare dati Elaborare dati Scrivere (memorizzare) dati 1 CPU con bus di sistema
DettagliArchitettura di un calcolatore e ciclo macchina. Appunti per la classe 3 Dinf
Architettura di un calcolatore e ciclo macchina Appunti per la classe 3 Dinf Il Sistema di Elaborazione Computer Hardware Software 2 Hardware Struttura fisica del calcolatore formata dai circuiti elettronici
DettagliModellazione RTL. Modulo 7
Modellazione RTL Modulo 7 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Register Transfer Level Esistono molti modi
DettagliIl processore: unità di controllo
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliCorso di Alfabetizzazione Informatica 2001/2002. La CPU. F. Tortorella Università degli Studi. di Cassino
Corso di Alfabetizzazione Informatica / La CPU CPU (Central Processing Unit) Funzione: eseguire i programmi immagazzinati in memoria principale prelevando le istruzioni (e i relativi), interpretandole
DettagliIl modello di von Neumann
1 Organizzazione di (quasi) tutti gli elaboratori moderni: personal computer, workstation, portatili, smartphone,... CPU memoria Control Unit I/O ALU 2 Il cuore è la CPU (Control Processing Unit): esegue
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
Dettagli