Sistemi Elettronici Sicuri. Rilevamento degli errori nei sistemi di elaborazione digitali...

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Sistemi Elettronici Sicuri. Rilevamento degli errori nei sistemi di elaborazione digitali..."

Transcript

1 Sistemi Elettronici Sicuri Rilevamento degli errori nei sistemi di elaborazione digitali v. 1.4c... Massimo Manara - Luca Uberti Foppa... Università degli Studi di Milano

2 Indice generale Concetti generali Tipi di ridondanza Ridondanza d'informazione Ridondanza di componenti Ridondanza temporale

3 Obiettivi Ridondanza Informazione Componenti Temporale 3/48

4 Obiettivi Ridondanza Informazione Componenti Temporale Parità Duplic. e confronto Duale Checksum RESO CRC Timers Hamming M su N Aritmetici 3/48

5 Codica: trasformazione di un certo dato in una codeword Decodica: data una codeword ricevuta restituisce i dati Tasso di informazione: k n Concetti generali Distanza di Hamming: x, y {0, 1}. δ(x, y): numero di bit dierenti tra le due tuple x = 0011, y = 0101: δ = (x, y) = 2. MTTF (Mean Time To Failure) MTTF = 0 R(t)dt. 4/48

6 Fault avoidance: evitare i guasti Componenti ad alta adabilità Progettazione accurata Approcci al trattamento dei guasti Fault tolerance: tolleranza ai guasti Informazione aggiuntiva Tre modalità (informazione, componenti, temporale) 5/48

7 Indice Concetti generali Tipi di ridondanza Ridondanza d'informazione - Parità; Checksum; CRC; Codici di Hamming; M su N; Codici aritmetici Ridondanza di componenti Ridondanza temporale 6/48

8 Ridondanza d'informazione Codici separabili e non separabili Codici di controllo ovvero bit di parità Codica e decodica dei dati: codeword 7/48

9 Codici di parità (parity checking) Bit ulteriore alla word nel processo di codica Introdotto come controllo nelle memorie/archiviazione [DSMT78] Controllo della parità Numero pari di '1' nella word: parità pari, altrimenti dispari [Sho02, pag. 35] Diversi approcci Semplice Bit per byte Intrecciata 8/48

10 Word con '1' in numero pari: codice di parità pari. p = 0 Altrimenti p = 1 Parità semplice 9/48

11 Parità bit per byte Un bit di parità per ogni byte Alternando parità pari e dispari Ciò aumenta la copertura degli errori 10/48

12 Parità intrecciata Sulla word di dimensione b è calcolata la parità Ogni bit di parità è associato ad un proprio gruppo di b/l bit Distanza tra i bit di parità: l 11/48

13 Calcolo del bit di parità (XOR) Codeword: dati più bit di parità Esempio circuito parità semplice (1/2) 12/48

14 È vericata la correttezza del messaggio Uscita '1' in caso di errore Per la parità dispari: NOT sull'uscita Esempio circuito parità semplice (2/2) 13/48

15 Vantaggi - Svantaggi Parità Complessità circuitale: XOR Tasso di informazione Parità semplice: 2% Parità bit per byte: 12% Parità intrecciata: 7% Probabilità di non rilevare un errore: p ue 2 (n k) p ue modellata attraverso la distribuzione binomiale B(2 : 9, q) = ( ) 9 q 2 (1 q) /48

16 Somma di controllo (Checksum) Calcolo di un hash sul messaggio Piccoli cambiamenti provocano hash diversi Il confronto tra hash ricevuto e calcolato verica l'integrità 15/48

17 Somma di controllo - Precisione singola Somma dei byte È ignorato il resto nale Dimensione checksum identica alla word Dati Checksum 2C D4 EA B C B B B D4 CS EA 16/48

18 Somma di controllo - Precisione doppia Ogni word di n-bit è sommato in una word di 2n-bit Due classi di resto: principale e secondario. Ignorato resto della classe primaria Dimensione checksum: 2 word Dati Checksum 5A EF 24 C Byte 1 5A Byte 2 EF Byte Byte 4 C Checksum calcolato Checksum calcolato hex /48

19 Somma di controllo - Honeywell Ogni word di n-bit è sommato in una word di 2n-bit Accoppiamento asimmetrico prima della somma, il resto è ignorato Rilevazione di errori comuni su word dierenti Dati CS C3 FE DB B4 B2 9E B. 1 C B. 2 FE B. 3 DB B. 4 B Correlazione FE C3 B4 DB CS CS hex B2 9E 18/48

20 Complessità circuitale: sommatore bit a bit Tasso di informazione Checksum singolo: 25% Checksum doppia parità: 50% Checksum honeywell: 50% Probabilità di non rilevare un errore: p ue 2 (n k) Checksum singolo: ignora il resto Vantaggi - Svantaggi Checksum Checksum doppia precisione/honeywell: due classi di resto Checksum doppia precisione/honeywell: dimensione doppia rispetto alla word 19/48

21 Controllo di ridondanza ciclica - CRC Proprietà dei polinomi binari nei campi binari niti Implementazione via hardware semplice r = n k: k bit originali, n bit del codicatore 20/48

22 CRC - trasmissione (1/3) Dato un blocco di k bit, viene considerato come un polinomio di grado k 1, P(x), nella generica variabile x I bit rappresentano i coecienti del polinomio r numero di bit del CRC; viene scelto un polinomio di grado r: G(x) Si eettua quindi la divisione di P(x) per G(x) Si scarta il quoziente e si utilizzano come CRC gli r bit di resto, i quali vengono accodati ai k bit informativi 21/48

23 CRC - ricezione (2/3) G(x) è diviso per il polinomio P(x) associato al blocco ricevuto Avviene un confronto tra il resto trovato e quello del trasmettitore Se il resto calcolato dal ricevitore coincide con il CRC ricevuto si può ritenere che non vi siano errori 22/48

24 CRC - esempio (3/3) k = P(x) = 1 x x x x x = x 5 + x 4 + x G(x) = x Lato trasmittente (T) Lato ricevente (R) P(x) T G(x) = Q(x) + R(x). r calc.r = P(x) R G(x) T invia = P(x) T + resto Se resto = r calc.r : errore. 23/48

25 Distanza di Hamming (XOR per stringhe binarie) Ingresso: word (m) uscita: word + checkbit (m + c) Codice (7,4); (n, k) k: bit in ingresso, n: bit in uscita Codici di Hamming 24/48

26 Invio e la ricezione del messaggio m = 1010: Codici di Hamming (1/2) 1 m G = c. Dove G: matrice generatrice (G = [I P].), c: la code word. [ ] c = [ m 1 m 2 m 3 m 4 c 1 c 2 c 3 ] H = [P T I]. = [ ]. H = /48

27 2 Controllo correttezza di c, moltiplicando per H T 1. Se il valore di S è '0' non sono stati rilevati errori. Codici di Hamming (2/2) c H T = S. [ ] = [ ]. 26/48

28 Vantaggi - Svantaggi Codici di Hamming Complessità circuitale: dipende dai dati trattati Tasso di informazione H(7,4): 57% H(15,11): 73% H(31,26): 84% Probabilità di non rilevare un errore: p ue = 1 (D(H) 1) Codiche diverse anche delle stesso codice Scelta del codice in base alle speciche Rilevamento e correzione degli errori 27/48

29 Codici M su N (1/2) n lunghezza della codeword m numero di '1' presenti nella codeword Ecienza relativa al numero di word M = ( n m ) 2 n = n! m! (n m)! 2 n /48

30 Dati originali Aggiunta bit della codica Codici M su N (2/2) 29/48

31 Vantaggi - Svantaggi M su N Complessità circuitale: dipende dalla scelta implementativa Tasso di informazione 1 su 4: 50% 2 su 4: 44% 3 su 6: 49% Probabilità di non rilevare un errore: p ue 2 (n k) Complessità codica e decodica diverse: parallelo, serie Errori multipli non rilevati 30/48

32 Separabili (Residue code) vs. non separabili (AN code) Usati per il controllo di operazioni aritmetiche f (X) f (Y) f (X Y) [Avi71] Codici aritmetici 31/48

33 Codici aritmetici AN code Invarianti per somma e sottrazione, non per moltiplicazione e divisione Moltiplicando gli operandi per una opportuna costante C Risultato dell'operazione di codica: f (X) = C X e f (Y) = C Y In Figura un esempio: C = 5, X = 3, Y = 4 32/48

34 Codici aritmetici residue code (X Y) mod C = [(X mod C) (Y mod C)] mod C Le quantità X, Y, (X mod C), (Y mod C), entrano in due processori separati (primario e secondario) per la stessa operazione Confronto a posteriori sul risultato In Figura un esempio: C = = 3, X = 8, Y = 3 [SS82b, pag ] 33/48

35 Vantaggi - Svantaggi Codici aritmetici Complessità circuitale: (residue code) componente di confronto e componente ridondato Tasso di informazione: log 2 C /n Probabilità di non rilevare un errore: C = (2 a 1) fondamentale la scelta della costante AN code: separabili vs. Residue code: non separabili Residue code: raddoppio dei costi hardware 34/48

36 Indice Concetti generali Tipi di ridondanza Ridondanza d'informazione Ridondanza di componenti - Duplicazione e confronto; Ridondanza temporale 35/48

37 Ridondanza di componenti Replicazione di porte, celle di memori, bus, processori e così via Al ne di ridurre guasti Tipi di ridondanza Passiva (mascheramento) - TMR (correzione) Attiva (rilevamento, posizione, contenimento, recupero) - Duplicazione e confronto Ibrida - NMR 36/48

38 Duplicazione e confronto Tecnica attiva Più copie della stessa word La presenza dell'errore rilevata tramite un confronto Errori comuni nelle word Diverse versioni: swap and compare [DSMT78, SS82a, pag ] 37/48

39 Adabilità - Duplicazione e confronto L'adabilità può essere calcolata attraverso una distribuzione binomiale dove p = e λt se ogni componente ha una distribuzione di fallimento esponenziale. R NMR = n i=k ( ) n p i (1 p) n 1. i Quindi R NMR = n i=k ( ) n e λti (1 e λt ) n 1. i 38/48

40 Indice Concetti generali Tipi di ridondanza Ridondanza d'informazione Ridondanza di componenti Ridondanza temporale - Duale; RESO-1; RESO-n; Watchdog timers; 39/48

41 Ridondanza temporale Esecuzione multipla di processi con metodi dierenti Comparazione dei risultati Anche nel software 40/48

42 Duale (1/2) Trasmissione della word al tempo t 0 Trasmissione del duale al tempo t 1 A seguito della trasmissione vi è un confronto 41/48

43 Duale (2/2) Duale: f (x 1, x 2,..., x n ) = f (x 1, x 2,..., x n ) In Figura la funzione f = ab + cd, f d = (a + b)(c + d) 42/48

44 Recomputing with shifted operands - RESO (1/2) Utilizzato nelle unità aritmetico logiche (ALU) RESO-1; RESO-n 1. Somma delle word, salvataggio del risultato in un registro con shif a sinistra 2. Traslazione a sinistra delle word da sommare, confronto con il valore nel registro 3. Se i valori sono diversi, c'è un errore 43/48

45 RESO (2/2) Shifter A Shifter B Risultato ALU c(a) bit Shifter A Shifter B Risultato ALU /48

46 Watchdog timers Tecnica poco costosa in termini di circuiteria Usata per l'osservazione di un processo (timer separato dal processo stesso) Fallimento del processo Sia hardware che software Controllo di processi deterministici Nessun controllo sull'errore 45/48

47 Questo progetto è stato realizzato dagli studenti. Fine Luca Uberti Foppa Massimo Manara Nell'ambito del corso di sistemi elettronici sicuri a.a. 2006/2007. Docente del corso Vincenzo Piuri, tutor: Alberto Ferrante Quest'opera è stata rilasciata sotto la licenza Creative Commons Attribuzione 2.5 Italia. Per leggere una copia della licenza visita il sito web o spedisci una lettera a Creative Commons, 171 Second Street, Suite 300, San Francisco, California, 94105, USA. 46/48

48 Bibliograa [Avi71] A. Avizienis. Arithmetic error codes: Cost and eectiveness studies for application in digital system design. Computers, IEEE Transactions on, C-20(11): , [DSMT78] H. Mashburn D.P. Siewiorek, V. Kini, S.R. McConnel, and M.M. Tsao. A case study of c.mmp, cm*, and c.vmp: Part iexperiences with fault tolerance in multiprocessor systems. Proc. IEEE, 66(10): , [Sho02] Martin L. Shooman. Reliability of Computer Systems and Networks: Fault Tolerance,Analysis,and Design. John Wiley & Sons, Inc., New York, NY, USA, [SS82a] Daniel Siewiorek and Robert Swarz. Design and Evaluation. Digital Press, Reliable Computer Systems: 47/48

49 [SS82b] Daniel Siewiorek and Robert Swarz. Design and Evaluation. Digital Press, Reliable Computer Systems: 48/48

Rilevamento degli errori nei sistemi di elaborazione digitali

Rilevamento degli errori nei sistemi di elaborazione digitali Facoltà di Scienze Matematiche, Fisiche e Naturali DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Laurea Magistrale in Scienze e Tecnologie dell Informazione Corso di SISTEMI ELETTRONICI SICURI Rilevamento

Dettagli

Rilevazione degli errori nei sistemi digitali

Rilevazione degli errori nei sistemi digitali Facoltà di Scienze Matematiche, Fisiche e Naturali DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Laurea Magistrale in Scienze e Tecnologie dell Informazione Corso di SISTEMI ELETTRONICI SICURI Rilevazione

Dettagli

Lezione 7 Sommatori e Moltiplicatori

Lezione 7 Sommatori e Moltiplicatori Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!

Dettagli

Comunicazione codifica dei dati. Prof. Francesco Accarino IIS Altiero Spinelli Sesto San Giovanni

Comunicazione codifica dei dati. Prof. Francesco Accarino IIS Altiero Spinelli Sesto San Giovanni Comunicazione codifica dei dati Prof. Francesco Accarino IIS Altiero Spinelli Sesto San Giovanni Trasmissione dati La trasmissione dati,permette di trasmettere a distanza informazioni di tipo digitale

Dettagli

Sommario. 1 Codifica binaria delle informazioni. 2 Codifica binaria di informazioni di tipo numerico e aritmetica binaria

Sommario. 1 Codifica binaria delle informazioni. 2 Codifica binaria di informazioni di tipo numerico e aritmetica binaria Sommario Codifica delle informazioni 1 Codifica delle informazioni M. Favalli 2 Codifica di informazioni di tipo numerico e aritmetica Engineering Department in Ferrara 3 M. Favalli (ENDIF) Codici Reti

Dettagli

Tecniche per il progetto di sistemi elettronici tolleranti ai guasti

Tecniche per il progetto di sistemi elettronici tolleranti ai guasti Tecniche per il progetto di sistemi elettronici tolleranti ai guasti Fulvio Corno, Maurizio Rebaudengo, Matteo Sonza Reorda Politecnico di Torino Dipartimento di Automatica e Informatica Le tecniche di

Dettagli

Un metodo per il rilevamento degli errori: la tecnica del Bit di Parità

Un metodo per il rilevamento degli errori: la tecnica del Bit di Parità Appunti: Tecniche di rilevazione e correzione degli errori 1 Tecniche di correzione degli errori Le tecniche di correzione degli errori sono catalogabili in: metodi per il rilevamento degli errori; metodi

Dettagli

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi: Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per

Dettagli

Strato di Col o l l e l g e a g m a e m n e t n o

Strato di Col o l l e l g e a g m a e m n e t n o Strato di Collegamento Romeo Giuliano romeo.giuliano@uniroma2.it 1 Argomenti Principi di funzionamento dello strato di collegamento Rivelazione e correzione degli errori Protocolli data link elementari

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Sistemi di numerazione: generalità

Sistemi di numerazione: generalità Sistemi di numerazione: generalità Nel corso della storia sono stati introdotti diversi sistemi di numerazione, dettati di volta in volta dalle specifiche esigenze dei vari popoli. Poiché ogni numero maggiore

Dettagli

I/O Dispositivi di input/output

I/O Dispositivi di input/output I/O Dispositivi di input/output Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Dispositivi di I/O Processor Interrupts Cache

Dettagli

PARALLELISMO NELLE MEMORIE PERMANENTI

PARALLELISMO NELLE MEMORIE PERMANENTI PARALLELISMO NELLE MEMORIE PERMANENTI Struttura di un data server CPU memoria centrale memorie permanenti (dischi) rete PC server altre reti memorie permanenti 2 Qualità di un data server velocità della

Dettagli

Capitolo 8 - Protocollo Modbus RTU per Drive SIRCO

Capitolo 8 - Protocollo Modbus RTU per Drive SIRCO Capitolo 8 - Protocollo Modbus RTU per Drive SIRCO 8.1 Introduzione I parametri Drive vengono riferiti nel capitolo come registri Modbus di 16 bit; un parametro Drive di 32 bit occupa quindi 2 registri

Dettagli

IL DSP - Digital Signal Processor

IL DSP - Digital Signal Processor IL DSP - Digital Signal Processor Processore dei segnali digitali 1. Generalità Il Digital Signal Processor (DSP, processore di segnali digitali) è un particolare tipo di microprocessore, ottimizzato per

Dettagli

Elaborazione dei dati

Elaborazione dei dati Elaborazione dei dati Architettura dei computer Esploreremo i fondamenti dell architettura dei computer. Vedremo come un computer elabora i dati e comunica con periferiche come stampanti e tastiere. Linguaggio

Dettagli

Informatica 1. Riepilogo

Informatica 1. Riepilogo Informatica 1 Hardware e Software ing. Luigi Puzone 1 Riepilogo Nella lezione scorsa abbiamo visto i seguenti concetti di base Dati e informazioni e loro ciclo di elaborazione Hardware e Software Tipologie

Dettagli

Prefazione. Introduzione

Prefazione. Introduzione Prefazione Introduzione XI XIII 1 Comportamento a stati finiti di un sistema embedded 3 1.1 Richiami su automi a stati finiti riconoscitori di linguaggi... 4 1.2 Grammatiche............................

Dettagli

Megabyte (MB) = 1024KB 1 milione di Byte (e.g. un immagine di 30MB) Gigabyte (GB) = 1024MB 1 miliardo di Byte (e.g. un hard disk da 80GB)

Megabyte (MB) = 1024KB 1 milione di Byte (e.g. un immagine di 30MB) Gigabyte (GB) = 1024MB 1 miliardo di Byte (e.g. un hard disk da 80GB) Unità di misura per l informatica Un bit (b) rappresenta una cifra binaria. E l unità minima di informazione. Un Byte (B) è costituito da 8 bit. Permette di codificare 256 entità di informazione distinte

Dettagli

Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri

Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri 1 Da base 2 a base 10 I seguenti esercizi richiedono di convertire in base 10 la medesima stringa binaria codificata rispettivamente

Dettagli

Sistemi RAID. Sistemi RAID. Sistemi RAID

Sistemi RAID. Sistemi RAID. Sistemi RAID Sistemi RAID 1 Sistemi RAID Dei tre elementi fondamentali di un qualsiasi sistema computerizzato: processore, memoria primaria, memoria secondaria, quest ultimo è di gran lunga il più lento. Inoltre, il

Dettagli

Sistemi RAID. Sistemi RAID

Sistemi RAID. Sistemi RAID Sistemi RAID 1 Sistemi RAID Dei tre elementi fondamentali di un qualsiasi sistema computerizzato: processore, memoria primaria, memoria secondaria, quest ultimo è di gran lunga il più lento. Inoltre, il

Dettagli

Parte II Indice. Operazioni aritmetiche tra valori rappresentati in binario puro. Rappresentazione di numeri con segno

Parte II Indice. Operazioni aritmetiche tra valori rappresentati in binario puro. Rappresentazione di numeri con segno Parte II Indice Operazioni aritmetiche tra valori rappresentati in binario puro somma sottrazione Rappresentazione di numeri con segno modulo e segno complemento a 2 esercizi Operazioni aritmetiche tra

Dettagli

Rappresentazione e Memorizzazione dei Dati

Rappresentazione e Memorizzazione dei Dati Rappresentazione e Memorizzazione dei Dati Giuseppe Nicosia CdL in Matematica (Laurea Triennale) Facoltà di Scienze MM.FF.NN. Università di Catania Bit e loro Memorizzazione Definizioni Algoritmo: una

Dettagli

Codifica dei numeri. Rappresentazione dell informazione

Codifica dei numeri. Rappresentazione dell informazione Rappresentazione dell informazione Rappresentazione informazione Elementi di aritmetica dei computer Organizzazione della memoria e codici correttori Salvatore Orlando Differenza tra simbolo e significato

Dettagli

Sistemi di Numerazione Binaria NB.1

Sistemi di Numerazione Binaria NB.1 Sistemi di Numerazione Binaria NB.1 Numeri e numerali Numero: entità astratta Numerale : stringa di caratteri che rappresenta un numero in un dato sistema di numerazione Lo stesso numero è rappresentato

Dettagli

CPU. Maurizio Palesi

CPU. Maurizio Palesi CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore

Dettagli

CALCOLATORI ELETTRONICI

CALCOLATORI ELETTRONICI CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1

Dettagli

Parte II.2 Elaboratore

Parte II.2 Elaboratore Parte II.2 Elaboratore Elisabetta Ronchieri Università di Ferrara Dipartimento di Economia e Management Insegnamento di Informatica Dicembre 1, 2015 Elisabetta Elisabetta Ronchieri II Software Argomenti

Dettagli

2 - Canali e Multiplazione

2 - Canali e Multiplazione Università degli studi di Bergamo Università degli studi di Bergamo Dipartimento di Ingegneria dell Informazione e Metodi Matematici Reti di Calcolatori prof. F. Martignon 2 - Canali e Multiplazione 1

Dettagli

1 Nested Multiple Raid level

1 Nested Multiple Raid level Corso: Gestione ed elaborazione grandi moli di dati Lezione del: 20 aprile 2006 Argomento: Nested Multiple Raid level, Interfacciamento, Drive swaping, RAID 6 Scribes: Andrea Giuseppe Abate, Valentina

Dettagli

Le tecniche di ridondanza

Le tecniche di ridondanza Le tecniche di ridondanza Fulvio Corno, Maurizio Rebaudengo, Matteo Sonza Reorda Politecnico di Torino Dipartimento di Automatica e Informatica Introduzione Introducendo ridondanza nel sistema se ne accrescono

Dettagli

Part. Y1792A - 06/06-01 PC. Protocollo di comunicazione seriale Modbus

Part. Y1792A - 06/06-01 PC. Protocollo di comunicazione seriale Modbus Part. Y1792A - 06/06-01 PC Protocollo di comunicazione seriale Modbus 3 INDICE 1. Protocollo Modbus Pag. 4 1.1 Impostazione parametri di comunicazione Pag. 4 2. Protocollo Modbus RTU Pag. 5 2.1 Funzioni

Dettagli

Funzionalità di un calcolatore

Funzionalità di un calcolatore Funzionalità di un calcolatore Il calcolatore: modello concettuale 1. Elaborazione 2. Memorizzazione Interconnessione 3. Comunicazione (interfaccia) Architettura di un computer componenti per elaborare

Dettagli

Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati

Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati

Dettagli

CLASSIFICAZIONE DELLE RETI

CLASSIFICAZIONE DELLE RETI CLASSIFICAZIONE DELLE RETI A seconda dei ruoli dei computer le reti si classificano in: Reti Client Server in cui sono presenti computer con ruoli diversi, alcuni funzionano da client e uno o più da server

Dettagli

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e

Dettagli

Sistemi RAID tutti i dati che contiene RAID

Sistemi RAID tutti i dati che contiene RAID Sistemi RAID 1 Sistemi RAID Dei tre elementi fondamentali di un qualsiasi sistema computerizzato: processore, memoria primaria, memoria secondaria, quest ultimo è di gran lunga il più lento. Inoltre, il

Dettagli

Sistemi Operativi e informatica 1

Sistemi Operativi e informatica 1 1 Dip. Scienze dell Informatica Università degli Studi di Milano, Italia marchi@dsi.unimi.it a.a. 2011/12 1 c 2010-2012 M.Monga R.Paleari M.. Creative Commons Attribuzione-Condividi allo stesso modo 2.5

Dettagli

Sistemi Web Tolleranti ai Guasti

Sistemi Web Tolleranti ai Guasti Sistemi Web Tolleranti ai Guasti Candidato: Paolo Romano Relatore: Prof. Salvatore Tucci Correlatore: Prof. Bruno Ciciani Sommario Il problema: garantire semantica exactly once alle transazioni Web. Sistema

Dettagli

Laboratorio di Informatica

Laboratorio di Informatica per chimica industriale e chimica applicata e ambientale LEZIONE 2 Rappresentazione delle informazioni: numeri e caratteri 1 Codice La relazione che associa ad ogni successione ben formata di simboli di

Dettagli

Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013

Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 In questo documento vengono illustrate brevemente le operazioni aritmetiche salienti e quelle logiche ad esse strettamente collegate.

Dettagli

Corso di. Strumentazione e Misure per l Automazione (Studenti Ingegneria Meccanica II anno Laurea Magistrale curr. Automazione e Produzione)

Corso di. Strumentazione e Misure per l Automazione (Studenti Ingegneria Meccanica II anno Laurea Magistrale curr. Automazione e Produzione) Corso di Strumentazione e Misure per l Automazione (Studenti Ingegneria Meccanica II anno Laurea Magistrale curr. Automazione e Produzione) Interfacciamento Andrea Bernieri bernieri@unicas.it Gruppo Misure

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici ISA di riferimento: MIPS Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello funzionale Livello logico Livello circuitale Livello del layout istruzioni macchina, ISA Reti logiche:

Dettagli

Il protocollo MODBUS. Il protocollo MODBUS Pag. 1 di 11

Il protocollo MODBUS. Il protocollo MODBUS Pag. 1 di 11 Il protocollo MODBUS Il protocollo MODBUS Pag. 1 di 11 1. IL PROTOCOL MODBUS II protocollo MODBUS definisce il formato e la modalità di comunicazione tra un "master" che gestisce il sistema e uno o più

Dettagli

Struttura dei dischi

Struttura dei dischi Università di Udine Facoltà di Scienze MM.FF.NN. A.A. 2007-2008 Copyright c 2000 04 Marino Miculan (miculan@dimi.uniud.it) La copia letterale e la distribuzione di questa presentazione nella sua integrità

Dettagli

C. P. U. MEMORIA CENTRALE

C. P. U. MEMORIA CENTRALE C. P. U. INGRESSO MEMORIA CENTRALE USCITA UNITA DI MEMORIA DI MASSA La macchina di Von Neumann Negli anni 40 lo scienziato ungherese Von Neumann realizzò il primo calcolatore digitale con programma memorizzato

Dettagli

Architettura hardware

Architettura hardware Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

ALGEBRA BOOLEANA FONDAMENTI DI INFORMATICA 1. Algebra di Boole. Definizione NOT, AND, OR

ALGEBRA BOOLEANA FONDAMENTI DI INFORMATICA 1. Algebra di Boole. Definizione NOT, AND, OR Università degli Studi di Cagliari Corso di Laurea in Ingegneria Biomedica, Chimica, Elettrica e Meccanica FONDAMENTI DI INFORMATICA 1 http://www.diee.unica.it/~marcialis/fi1 A.A. 2010/2011 Docente: Gian

Dettagli

Come funziona un sistema di elaborazione

Come funziona un sistema di elaborazione Introduzione Cosa è un Sistema Sste aoperativo? Come funziona un sistema di elaborazione Proprietà dei Sistemi Operativi Storia dei Sistemi di Elaborazione Sistemi Mainframe Sistemi Desktop Sistemi i Multiprocessori

Dettagli

DIARIO DEL CORSO DI ALGEBRA A.A. 2012/13 DOCENTE: ANDREA CARANTI

DIARIO DEL CORSO DI ALGEBRA A.A. 2012/13 DOCENTE: ANDREA CARANTI DIARIO DEL CORSO DI ALGEBRA A.A. 2012/13 DOCENTE: ANDREA CARANTI Lezione 1. lunedí 17 settembre 2011 (1 ora) Presentazione del corso. Esercizio: cosa succede a moltiplicare per 2, 3, 4,... il numero 052631578947368421,

Dettagli

Informatica Generale (Prof. Luca A. Ludovico) Presentazione 5.1 Operazioni aritmetiche nel sistema binario

Informatica Generale (Prof. Luca A. Ludovico) Presentazione 5.1 Operazioni aritmetiche nel sistema binario Operazioni aritmetiche nel sistema binario Operazioni aritmetiche basilari Le regole da imparare nel caso di una base b sono relative alle b 2 possibili combinazioni delle cifre da 0 a b- 1. Ad esempio,

Dettagli

Lezione 3 Prof. Angela Bonifati

Lezione 3 Prof. Angela Bonifati Lezione 3 Prof. Angela Bonifati Complemento a 2 Algebra booleana Le infrastrutture hardware Esercizi sulla codifica dei numeri Eseguire le seguenti conversioni: Da base 2 e 16 in base 10: 110 2 =???? 10

Dettagli

Storia dell informatica

Storia dell informatica Storia dell informatica INFORMATICA INFORMATICA INTRODUZIONE PERCHE' I COMPUTER? LIMITI DELLE CAPACITA' ELABORATIVE UMANE. VELOCITA' LIMITATA 2. PESANTI LIMITI ALLA COMPLESSITA DEI PROBLEMI AFFRONTABILI

Dettagli

Elementi di informatica

Elementi di informatica Elementi di informatica Sistemi di numerazione posizionali Rappresentazione dei numeri Rappresentazione dei numeri nei calcolatori rappresentazioni finalizzate ad algoritmi efficienti per le operazioni

Dettagli

ARCHITETTURA TRADIZIONALE DI UN SISTEMA DI CONTROLLO AUTOMATICO/1

ARCHITETTURA TRADIZIONALE DI UN SISTEMA DI CONTROLLO AUTOMATICO/1 ARCHITETTURA TRADIZIONALE DI UN SISTEMA DI CONTROLLO AUTOMATICO/1 Ogni sensore/attuatore è collegato direttamente al PLC Cablaggi relativamente semplici da eseguire Difficoltà a espandere l impianto Informazioni

Dettagli

Algebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( )

Algebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( ) Algebra di Boole Circuiti logici: componenti hardware preposti all'elaborazione delle informazioni binarie. PORTE LOGICHE (logical gate): circuiti di base. Allo scopo di descrivere i comportamenti dei

Dettagli

LABORATORIO di INFORMATICA

LABORATORIO di INFORMATICA Università degli Studi di Cagliari Corso di Laurea Magistrale in Ingegneria per l Ambiente ed il Territorio LABORATORIO di INFORMATICA A.A. 2010/2011 Prof. Giorgio Giacinto ARCHITETTURA DEI CALCOLATORI

Dettagli

Richiami di informatica e programmazione

Richiami di informatica e programmazione Richiami di informatica e programmazione Il calcolatore E una macchina usata per Analizzare Elaborare Collezionare precisamente e velocemente una grande quantità di informazioni. Non è creativo Occorre

Dettagli

SISTEMI OPERATIVI. Gestione dei dischi. Gestione dei dischi e sistemi RAID

SISTEMI OPERATIVI. Gestione dei dischi. Gestione dei dischi e sistemi RAID SISTEMI OPERATIVI 08.c Gestione dei dischi e sistemi RAID Gestione dei dischi Caratteristiche dei dischi magnetici Schedulazione degli accessi al disco Sistemi RAID 1 Struttura meccanica 2 traccia testina

Dettagli

Macchina di von Neumann

Macchina di von Neumann Il processore PD32 Macchina di von Neumann Unità di Ingresso Memoria di lavoro Unità di Uscita Unità di Calcolo Unità di Controllo Suddivisione SCA-SCO Unità di Ingresso Memoria di lavoro Unità di Uscita

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Dispositivi di I/O Francesco Lo Presti Rielaborate da Salvatore Tucci Organizzazione di un Calcolatore I/O 1 Dispositivi di I/O!! Un dispositivo di I/O è costituito da due componenti:!!

Dettagli

(71,1), (35,1), (17,1), (8,1), (4,0), (2,0), (1,0), (0,1) 0, 7155 2 = 1, 431 0, 431 2 = 0, 862 0, 896 2 = 1, 792 0, 724 2 = 1, 448 0, 448 2 = 0, 896

(71,1), (35,1), (17,1), (8,1), (4,0), (2,0), (1,0), (0,1) 0, 7155 2 = 1, 431 0, 431 2 = 0, 862 0, 896 2 = 1, 792 0, 724 2 = 1, 448 0, 448 2 = 0, 896 2 Esercizio 2.2 La rappresentazione esadecimale prevede 16 configurazioni corrispondenti a 4 bit. Il contenuto di una parola di 16 bit può essere rappresentato direttamente con 4 digit esadecimali, sostituendo

Dettagli

2.12 Esercizi risolti

2.12 Esercizi risolti Codifica dell'informazione 55 Lo standard IEEE prevede cinque cause di eccezione aritmetica: underflow, overflow, divisione per zero, eccezione per inesattezza, e eccezione di invalidità. Le eccezioni

Dettagli

Il Processore: i registri

Il Processore: i registri Il Processore: i registri Il processore contiene al suo interno un certo numero di registri (unità di memoria estremamente veloci) Le dimensioni di un registro sono di pochi byte (4, 8) I registri contengono

Dettagli

Operazioni binarie fondamentali

Operazioni binarie fondamentali Operazioni binarie fondamentali Operazioni fondamentali: operazioni elementari sui bit. Sono definite le operazioni aritmetiche più le operazioni logiche (AND, OR, NOT). Le operazioni possono essere descritte

Dettagli

Corso di studi in Ingegneria Elettronica A.A. 2003/2004. Calcolatori Elettronici. Esercitazione n 2. Ing Giovanni Costa

Corso di studi in Ingegneria Elettronica A.A. 2003/2004. Calcolatori Elettronici. Esercitazione n 2. Ing Giovanni Costa Corso di studi in Ingegneria Elettronica A.A. 2003/2004 Calcolatori Elettronici Esercitazione n 2 Ing Giovanni Costa Sommario: Codici a correzione di errori Dispositivi per: Memorizzazione Output Input

Dettagli

Dischi RAID. high-performance high-reliability. G.Serazzi a.a. 2003/04 Impianti Informatici RAID - 1/32

Dischi RAID. high-performance high-reliability. G.Serazzi a.a. 2003/04 Impianti Informatici RAID - 1/32 Dischi RAID high-performance high-reliability 15/03 03/04 G.Serazzi a.a. 2003/04 Impianti Informatici RAID - 1/32 indice caratteristiche generali dei dischi parallelismo ed alte prestazioni affidabilità

Dettagli

Corso di Laurea in Informatica Architetture degli Elaboratori

Corso di Laurea in Informatica Architetture degli Elaboratori Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Esonero del 25 maggio 2005 Esercizio 1 (punti 3) Una scheda di memoria di un telefono cellulare mette a disposizione 8Mbyte di

Dettagli

L Assembler 8086. Istruzioni Aritmetiche. M. Rebaudengo - M. Sonza Reorda. Politecnico di Torino Dip. di Automatica e Informatica

L Assembler 8086. Istruzioni Aritmetiche. M. Rebaudengo - M. Sonza Reorda. Politecnico di Torino Dip. di Automatica e Informatica L Assembler 8086 M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Si suddividono in: istruzioni per il calcolo binario istruzioni

Dettagli

Per essere inviato il dato deve essere opportunamente codificato in modo da poter essere trasformato in SEGNALE, elettrico oppure onda luminosa.

Per essere inviato il dato deve essere opportunamente codificato in modo da poter essere trasformato in SEGNALE, elettrico oppure onda luminosa. La trasmissione dell informazione N.R2 La comunicazione tra due calcolatori si realizza tramite lo scambio di dati su un canale di comunicazione, esiste quindi un TRASMETTITORE che invia dei dati e un

Dettagli

L architettura del calcolatore (Prima parte)

L architettura del calcolatore (Prima parte) L architettura del calcolatore (Prima parte) Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Calcolatore astratto e reale Concetto astratto

Dettagli

Organizzazione della memoria

Organizzazione della memoria Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010

Dettagli

SISTEMI DI NUMERAZIONE E CODICI

SISTEMI DI NUMERAZIONE E CODICI SISTEMI DI NUMERAZIONE E CODICI Il Sistema di Numerazione Decimale Il sistema decimale o sistema di numerazione a base dieci usa dieci cifre, dette cifre decimali, da O a 9. Il sistema decimale è un sistema

Dettagli

CORSO DI RETI SSIS. Lezione n.3 9 novembre 2005 Laura Ricci

CORSO DI RETI SSIS. Lezione n.3 9 novembre 2005 Laura Ricci CORSO DI RETI SSIS Lezione n.3 9 novembre 2005 Laura Ricci IL LIVELLO TRASPORTO realizza un supporto per la comunicazione logica tra processi distribuiti comunicazione logica = astrazione che consente

Dettagli

Architettura di un computer

Architettura di un computer Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su

Dettagli

Parte IV Architettura della CPU Central Processing Unit

Parte IV Architettura della CPU Central Processing Unit Parte IV Architettura della CPU Central Processing Unit IV.1 Struttura della CPU All interno di un processore si identificano in genere due parti principali: l unità di controllo e il data path (percorso

Dettagli

Sistemi RAID. Corso di Calcolatori Elettronici. Feragotto Elena

Sistemi RAID. Corso di Calcolatori Elettronici. Feragotto Elena Sistemi RAID Corso di Calcolatori Elettronici Feragotto Elena Cos è RAID Nato all Università di Berkeley nel 1968, RAID significa: Redundant Array of Inexpensive Disk L idea era quella di sostituire un

Dettagli

Lez. 3 L elaborazione (II parte) Prof. Pasquale De Michele Gruppo 2

Lez. 3 L elaborazione (II parte) Prof. Pasquale De Michele Gruppo 2 Lez. 3 L elaborazione (II parte) Prof. Pasquale De Michele Gruppo 2 1 Dott. Pasquale De Michele Dipartimento di Matematica e Applicazioni Università di Napoli Federico II Compl. Univ. Monte S.Angelo Via

Dettagli

Comparatori. Comparatori di uguaglianza

Comparatori. Comparatori di uguaglianza Comparatori Scopo di un circuito comparatore é il confronto tra due codifiche binarie. Il confronto può essere effettuato per verificare l'uguaglianza oppure una relazione d'ordine del tipo "maggiore",

Dettagli

Programma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori

Programma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Programma del corso Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Sistemi operativi di rete (locale) In una LAN si vogliono condividere

Dettagli

Rappresentazione dei numeri in un calcolatore

Rappresentazione dei numeri in un calcolatore Corso di Calcolatori Elettronici I A.A. 2010-2011 Rappresentazione dei numeri in un calcolatore Lezione 2 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Rappresentazione dei numeri

Dettagli

Linguaggio del calcolatore. Algebra di Boole AND, OR, NOT. Notazione. And e or. Circuiti e reti combinatorie. Appendice A + dispense

Linguaggio del calcolatore. Algebra di Boole AND, OR, NOT. Notazione. And e or. Circuiti e reti combinatorie. Appendice A + dispense Linguaggio del calcolatore Circuiti e reti combinatorie ppendice + dispense Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e nche per esprimere concetti complessi

Dettagli

Circuiti logici. Parte xxv

Circuiti logici. Parte xxv Parte xxv Circuiti logici Operatori logici e porte logiche....................... 729 Operatori unari....................................... 730 Connettivo AND...................................... 730

Dettagli

Lo strato di collegamento e le reti Ethernet Modulo 5 (Unità 1-2-3)

Lo strato di collegamento e le reti Ethernet Modulo 5 (Unità 1-2-3) Lo strato di collegamento e le reti Ethernet Modulo 5 (Unità 1-2-3) Il livello 2, Data-Link, è suddiviso in due sottolivelli: - il sottolivello MAC (Media Access Control) - il sottolivello LLC (Logical

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni Reti di Calcolatori Claudio Marrocco Componenti delle reti Una qualunque forma di comunicazione avviene: a livello hardware tramite un mezzo fisico che

Dettagli

UDP. Livello di Trasporto. Demultiplexing dei Messaggi. Esempio di Demultiplexing

UDP. Livello di Trasporto. Demultiplexing dei Messaggi. Esempio di Demultiplexing a.a. 2002/03 Livello di Trasporto UDP Descrive la comunicazione tra due dispositivi Fornisce un meccanismo per il trasferimento di dati tra sistemi terminali (end user) Prof. Vincenzo Auletta auletta@dia.unisa.it

Dettagli

Esercitazione Informatica I AA 2012-2013. Nicola Paoletti

Esercitazione Informatica I AA 2012-2013. Nicola Paoletti Esercitazione Informatica I AA 2012-2013 Nicola Paoletti 4 Gigno 2013 2 Conversioni Effettuare le seguenti conversioni, tenendo conto del numero di bit con cui si rappresenta il numero da convertire/convertito.

Dettagli

I BUS DI COMUNICAZIONE SERIALI

I BUS DI COMUNICAZIONE SERIALI Corso di Strumentazione e Misure per l Automazione (Studenti Ingegneria Meccanica II anno Laurea Magistrale curr. Automazione e Produzione) I BUS DI COMUNICAZIONE SERIALI Andrea Bernieri bernieri@unicas.it

Dettagli

1 Carattere 1 2 Carattere 2 4 Carattere 4 X Carattere diverso da 1, 2, 4. Porta chiusa Porta aperta

1 Carattere 1 2 Carattere 2 4 Carattere 4 X Carattere diverso da 1, 2, 4. Porta chiusa Porta aperta 1. Progettare una macchina a stati finiti (di Moore) che realizza una sistema di accesso a combinazione segreta: soltanto dopo aver premuto in sequenza i tasti: 1 4 4 2, l uscita che comanda l apertura

Dettagli

Il livello Network del TCP/IP. Il protocollo IP (versione 4)

Il livello Network del TCP/IP. Il protocollo IP (versione 4) Il livello Network del TCP/IP. Il protocollo IP (versione 4) L architettura TCP/IP (il cui nome più preciso è ) è formata da diversi componenti, che si posizionano nello stack dei protocolli a partire

Dettagli

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie

Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Anno Accademico 2013/2014 Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Semplici elementi alla base di sistemi complessi Riccardo Torlone - Corso

Dettagli

Le infrastrutture Hardware: architettura

Le infrastrutture Hardware: architettura Le infrastrutture Hardware: architettura Corso di Informatica CdL: Chimica Claudia d'amato claudia.damato@di.uniba.it Il calcolatore: modello concettuale 1. Elaborazione 2. Memorizzazione Interconnessione

Dettagli

Architettura degli elaboratori (A)

Architettura degli elaboratori (A) Laurea in Informatica a.a. 2010-2011 Laboratorio del corso di Architettura degli elaboratori (A) Modulo 1: l Architettura dell 8086 Valeria Carofiglio Linguaggi a vari livelli e loro relazioni Programma

Dettagli

6 ARITMETICA: ALGORITMI E CIRCUITI. Mariagiovanna Sami. Franco Fummi 6.1 INTRODUZIONE. Università di Verona. Politecnico di Milano

6 ARITMETICA: ALGORITMI E CIRCUITI. Mariagiovanna Sami. Franco Fummi 6.1 INTRODUZIONE. Università di Verona. Politecnico di Milano 6 6 1 6.1 INTRODUZIONE...2 6.2 LA RAPPRESENTAZIONE DEI NUMERI...3 6.2.1 I NUMERI INTERI POSITIVI...4 6.2.2 I NUMERI RELATIVI...4 6.2.3 I NUMERI REALI...5 6.2.4 CODICI BIUNIVOCI E CODICI RIDONDANTI...6

Dettagli

Redundant Array of Inexpensive (Independent) Disks. Disco magnetico

Redundant Array of Inexpensive (Independent) Disks. Disco magnetico 26/5/25 RAID Redundant Array of Inexpensive (Independent) Disks Disco magnetico Costituito da un insieme di piatti rotanti (da a 5) Piatti rivestiti di una superficie magnetica Esiste una testina (bobina)

Dettagli

Gestione Errori. Nelle informazioni digitali

Gestione Errori. Nelle informazioni digitali Gestione Errori Nelle informazioni digitali esempi Errori ITALA raid Pechino-Parigi 1907 16.000Km in due mesi! Quante gomme di scorta! Gestione degli Errori Cosa è un errore? Che danni provoca? Rilevazione!

Dettagli

Architettura del calcolatore

Architettura del calcolatore Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale

Dettagli

Reti di computer- Internet- Web. Concetti principali sulle Reti Internet Il Web

Reti di computer- Internet- Web. Concetti principali sulle Reti Internet Il Web Reti di computer- Internet- Web Concetti principali sulle Reti Internet Il Web Condivisione di risorse e comunicazione con gli altri utenti n n n Anni 70: calcolatori di grandi dimensioni, modello timesharing,

Dettagli