Elettronica applicata e misure Lezione D4

Transcript

1 Gruppo lezioni D4 Convertitori pipeline e differenziali 1, 2. Parte prima In questa lezione si parlerà delle strutture dei convertitori AD di tipo veloce; sono due: 1. convertitori a residui; 2. convertitori a pipeline. Si studierà come analizzarne le complessità e le prestazioni; i convertitori pipeline sono quelli che attualmente vengono comunemente usati. 3. Classificazione dei convertitori AD veloci La complessità di un convertitore è legata al numero dei comparatori che lo costituiscono. Il tempo di conversione è un fattore importante ed è legato al numero massimo di cicli di clock richiesti per eseguire una conversione. 4. Approssimazioni successive Il segnale di ingresso viene confrontato con S / 2, il risultato determina il MSB. Se MSB = 0 il confronto successivo avviene con S / 4, se invece MSB = 1 allora il confronto successivo avviene con 3 S / 4. 1 di 15

2 5. Confronti nel convertitore con SAR La sequenza di confronti e di decisioni eseguite nel convertitore ad approssimazioni successive è la base del meccanismo di tale tipologia di convertitore. in questo disegno si descrive in che modo un convertitore possa convertire un segnale. In alto si ha un convertitore SAR il quale confronta man mano il segnale effettivo con un segnale digitale generato man mano dal convertitore stesso. Analizzando il disegno si può dire che: si parte dalla parte destra del disegno in alto e si va a considerare il bit più significativo, se tale bit o meglio dire un segnale che genera la digitalizzazione mettendo il primo bit a 1 mentre tutti gli altri bit sono a zero si vede dove sta il segnale e il segnale da sopra al segnale reale oppure sta sotto al segnale reale. Decidendo da quale parte si vuole approssimare il segnale si mette o un 1 oppure uno 0. In seguito si ripete tale procedimento per il secondo bit meno significativo. Facendo (questo esempio è scorrelato dall'esempio in figura) finta che il primo bit sia stato scelto a 1 e la quantità di bit è pari a 3 allora si procede in questo modo e facendo finta che si approssima il segnale ogni volta che il segnale digitale e superiore rispetto al segnale reale: 100 il segnale è maggiore o minore del segnale reale? Il segnale per il secondo bit è minore allora si pone di nuovo il secondo bit uguale a 1. Il risultato sarà 110 si deve ora considerare l'ultimo bit o meglio dire il bit meno significativo. Ora il segnale digitale che si è ottenuto finora è 110 ora si deve considerare l'ultimo bit e capire se tale bit va messo a 1 oppure a 0. Il segnale finora è maggiore o minore rispetto al segnale reale mettendo l'ultimo bit pari a 0? Il segnale reale è minore rispetto ai segnale digitale allora per le convenzioni scelti in precedenza per tale esempio (e si ricorda è scorrelato dall'esempio in figura ) l'ultimo bit è pari a 0. Ora considerando il disegno di sotto esiste un altro modo o meglio dire un altro algoritmo per approssimare il segnale digitale al segnale reale. La linea rossa rappresenta il segnale digitale, si parte facendo finta in questo esempio che il segnale digitale sia superiore al segnale reale (riga blu) a questo punto si prende il residuo che non è altro che la differenza tra il segnale (riga blu) e il segnale digitalizzato e in questo spazio lo si chiama come residuo. Ora si moltiplica tale residuo per due e tale spazio che viene rappresentato nel disegno del secondo slot viene confrontato con S/2 (ossia vedi figure sotto tango fox ) a questo punto si imiterà il procedimento, tenendo presente che il segnale o meglio dire il residuo è maggiore del segnale s/2 allora si mette il bit pari a 1 mentre il segnale è minore del s/2 allora si mette il bit pari a 0. Per quanto riguarda il residuo invece se il segnale S/2 è maggiore del segnale reale allora il residuo è la differenza tra i due, mentre se il segnale digitale è minore il segnale reale allora si prende non più la differenza tra i due segnali ma l'ampiezza o meglio di uno spazio che c'è tra il residuo e l'asse zero (asse delle ascisse). Tutto questo non si può vedere nelle figure successive (è il prossimo poup pad le ho indicate con fox tango :) )... L algoritmo delle approssimazioni successive esegue una catena di confronti tra il residuo 2 di 15

3 6 11. Convertitore a residui In questo schema si vede la composizione di un convertitore a residuo. Per ogni bit si ha bisogno di un operatore, di un consumatore, di un moltiplicatore, e di un convertitore digitale analogico. Nel primo stadio si confronta il segnale analogico con S/2, il compratore da un risultato il quale verrà sottratto al segnale analogico, in modo tale da avere il residuo il quale verrà moltiplicato per due e entrerà nel secondo blocco. Il residuo ora verrà confrontato con s/2 e il compratore darà la sua opinione la quale il generale convertitore digitale analogico e verrà sottratto al residuo è stato in precedenza moltiplicato per due e questo risultato di questa differenza sarà moltiplicata per due e tale risultato entrerà nel terzo stadio. Il grado tale procedimento si può ottenere un convertitore residuo ipoteticamente anche su infiniti bit. Nota: A segnale reale, quello che viene confrontato con Al primo passo il segnale A viene confrontato con S / 2. Dato che A > S / 2, il MSB viene dettato a 1. Il residuo della conversione del MSB è R1. Tale R1 viene amplificato (del doppio) e confrontato con S / è minore di A allora prendo il residuo che è R1. E moltiplico R1 per 2. R2 è minore di S/2 allora metto il bit pari a zero e itero prendendo come rifermento S/2 Dato che 2 R1 < S / 2, il MSN-1 viene dettato a 0: il residuo della conversione del MSB-1 è R2. Tale R2 viene amplificato (sempre del doppio) e confrontato con S / 2. 3 di 15

4 Dato che 2 R2 > S / s, il MSN-2 viene messo a 1 e il residuo della conversione è R3. Tale procedimento continua per i bit successivi. Ri = differenza tra il segnale A e la sua approssimazione. Ado ogni passo il residuo viene amplificato del doppio e riconfrontato con S / Convertitore a residui La struttura a residui richiede, per ciascun bit: 1. un comparatore (C, per decidere il valore del bit); 2. un convertitore DA a 1 bit (per ricostruire l approssimazione); 3. un sommatore (S, per calcolare il residuo); 4. un amplificatore x2 (A, per riportare il residuo al fondoscala). 13. Confronto con altre tecniche Il convertitore a residui su N bit richiede: 1. N comparatori; 2. N cicli di confronto. Rispetto a un convertitore AD che usa la tecnica delle approssimazioni successive, il convertitore a residui è più complesso (usa più comparatori, N invece di 1 solo) e h la stessa velocità (N decisioni in N passi). Così com è, il convertitore a residui non presenta particolari vantaggi rispetto a quelli già noti, anzi presenta lo svantaggio di avere più comparatori. Ma le cose cambiano e diventano interessanti se si usa la tecnica di pipeline: il tempo di conversione equivalente diventa molto più breve. 4 di 15

5 14. Convertitori pipeline Se si inseriscono elementi di memoria nei convertitori a più stadi è possibile operare su campioni successivi in contemporanea. Dalla figura si vere la colonna degli stadi e le colonne degli istanti di tempo. Al tempo iniziale viene processato solo il campione A, al secondo istante vengono elaborati A e B. A quello successivo A, B e C e così via. Si istruisce un parallelismo di elaborazione. 15. Struttura di convertitore pipeline Se si osserva un compratore a residui e si vuol utilizzare tale compratore su N bit si avranno bisogno di N comparatori, N sommatori, N convertitore digitale analogico. E più precisamente ogni stadio deve aspettare che finisca l'ostaggio precedente, in altre parole se si vuole convertire un segnale ogni blocco lavorerà per un determinato periodo di tempo che è molto piccolo rispetto al totale del lavoro svolto dalla somma di tutti i vari blocchi. Come si vede nel disegno a sinistra al tempo uno lavora il primo blocco mentre gli altri due blocchi non lavorano, al tempo due invece è il blocco due che lavora mentre gli altri due blocchi non lavoro e al tempo tre è il terzo blocco che lavora mentre gli altri due rimangono inerti. Questo implica che è uno spreco hardware o di risorse poiché solamente un blocchetto alla volta lavora mentre gli altri due rimangono inerti. Per ovviare a questo problema o meglio dire per ovviare al problema dello spreco di risorse, si può inserire un altro componente che è una memoria, e utilizzare il convertitore a residui con un ritardo pari a un tempo che è determinato dal tempo di lavoro di un solo blocco. In altre parole alla fine di ogni blocco si ha una memoria la quale memorizza il risultato e il blocco successivo preleva da tale memoria di informazione che serve per svolgere il suo lavoro, integrando questo procedimento si può dire che il blocco uno riceve un dato e una volta processato tale dato lo mette nella memoria, e dopo il gruppo numero due appena pronto preleva dalla memoria il dato e lo processa. In seguito il gruppo numero due metterà in memoria per il gruppo numero tre un datto. Il gruppo numero tre procederà a sua volta a prelevare il dato dalla memoria e processarlo. 5 di 15

6 Se la memoria è abbastanza grande è intuitivo che il tempo di ritardo per inserire all'interno del convertitore a residui un nuovo segnale è dato dal tempo di ritardo nel primo blocco. In altre parole si potrebbe dire che tale convertitore è un convertitore che a un colpo di clock sputa fuori un dato come un processore ARM. Questa tecnica è detta pipeline. Tuttavia poiché il segnale che va memorizzato è un segnale analogico si dovranno utilizzare delle opportune " memorie" ossia dei moduli sample and hold. In altre parole come si vede dal disegno i moduli sample and hold prelevano dall'ingresso un'onda ad esempio in seno e lo sputano fuori come una specie di gradinata (vedi disegno in verde). 16. Confronto con altre tecniche Un convertitore con pipeline su N bit richiede: 1. N comparatori; 2. N cicli di confronto (per completare la conversione di un campione); 3. fornisce un risultato completo ad ogni confronto. Il tempo di conversione è molto veloce, poiché la conversione avviene in un solo ciclo (throughput). La latenza è di N cicli. Si ha la stessa velocità del convertitore flash, con il vantaggio di usare N bit contro 2 N e il ritardo nella disponibilità è un tempo irrilevante. 17. Classificazione dei convertitori AD I comparatori possono essere classificati in base alla loro complessità e in base alla loro velocità di conversione. Si ricordi che la complessità è legata al numero di comparatori e che tc viene definito dal numero massimo di cicli di clock per eseguire una conversione. Alcune tecniche di conversione sono di scarso interesse, altre invece sono ottimali. I migliori sono i pipeline perché hanno la stessa velocità dei flash ma la complessità è decisamente minore, sebbene ci siano dei problemi con i sample and hold poiché se si hanno tanto bit bisogna usare dei sample and hold molto più precisi.. L'altro metodo ottimale è quello delle approssimazioni successive che è poco complesso ma è molto lento. In questa classificazione si ha molti operatori analogici di digitali, e convertitori paralleli sono i più veloci e hanno il tempo di conversione pari a 1. Tuttavia questi convertitori hanno un problema ovvero ad una complicità estremamente elevata. Questi convertitori sebbene il primo sguardo non vengono utilizzati sono utilizzati sino a convertire 9bit. Quando invece si devono utilizzare delle conversioni più elevate si preferisce utilizzare dei 6 di 15

7 convertitori meno complessi ossia di convertitori a pipeline. Sebbene questi abbiano una complessità pari a N in realtà hanno una complessità un po' più elevata poiché anno in mezzo un modulino per un convertitore D/A. 18. Generalizzazione I convertitori a residui possono essere utilizzati in modalità pipeline o meno, in ogni caso non cambia il ritardo di conversione ma se usato con pipeline il throughput aumenta. Si ricordi che il throughput è l inverso di tc. Le tecniche a residui (con o senza pipeline) possono essere usate su più bit. Il comparatore diventa un convertitore AD ad N bit, la ricostruzione del valore approssimato richiede un convertitore DA da N bit. L amplificatore guadagna 2 N. 19. Esempio: AD da 8 bit Per esempio, un convertitore AD da 8 bit di tipo flash avrà: È possibile realizzare diversi compromessi tra complessità e velocità. 1. un numero di comparatori pari a: 2 N -1, e quindi = 255 (troppo elevato); 2. e il tempo di conversione è pari a tc stesso (estremamente elevato). Un convertitore con la tecnica a residui con due flash da 4 bit ciascuna in cascata avrà: 1. un numero di comparatori pari a 2 (2 N -1) e cioè 2 (2 4-1) = 30; 2. un tempo di conversione pari a 2 tc + tda; Se si usasse sempre un AD con la tecnica dei residui, ma con quattro flash da 2 bit in cascata avrei: 1. un numero di convertitori pari a 4 (2 N -1) e cioè 4 (2 2-1) = 12; 2. un tempo di conversione pari a 4 tc + 3 tda. 20. Convertitori a residui multibit In questa figura sono ripresi due esempi della sezione 19. Quello che vuole dire che è non esistono solamente le categorie descritte ma esistono incroci di vario tipo; per esempio: se si vuole andare veloci e si ha bisogno di avere tanti bit è meglio una soluzione ibrida (flash e pipeline). 7 di 15

8 Al posto di utilizzare dei comparatori in cui danno due valori di ritorno in altre parole dicono se i segnali che stava preparando è più in alto o in basso rispetto ad una soglia. Se invece di utilizzare tale comparatori si utilizzano dei convertitori analogici digitali si può avere dei comparatori che assomigliano a dei comparatori a soglia in altre parole si va a sostituire laddove nel circuito c'è un comparatori soglia un convertitore analogico digitale. Se si sostituisce il compratore con un convertitore analogico digitale ad esempio da 3 bit si ha a che il compratore di vento compratore a 8 livelli. Quindi come si vede in figura ho in uscita dal primo blocco i primi 3 bit e in seguito con un altro blocco utilizzando lo stesso meccanismo si ottiene i restanti 3 bit per un totale di 6 bit. Tuttavia il residuo in questo caso non va più moltiplicato per due ma per otto poiché si è utilizzato il compratore a otto livelli (zero, 1,2, 3,4, 5,6, 7,8, questi sono i otto livelli). Esempio: Il disegno si vede un compratore a 6 bit il quale è stato fatto con la tecnica dei residui. Più in particolare quando si deve utilizzare un compratore si ipotizza un convertitore analogico digitale il quale al suo interno (poiché deve convertire con pocchi si può utilizzare un convertitore flash il quale è molto veloce sebbene sia molto complesso. Quindi i compratori sono in totale sette per il primo gruppo mentre per il secondo sono ancora sette poiché compongono il convertitore flash. Il tempo di ritardo invece è pari a due Tc ossia 1Tc è uguale al tempo di ritardo di un convertitore analogico digitale. Il primo gruppo restituisce tre bit mentre secondo restituisce gli altri rimanenti tre bit per un totale di sei bit. Il tempo complessivo è pari a 2Tc mentre il numero totale di compratori è uguale a 14. Se si vuole utilizzare un convertitore flash a 6 bit bisogna utilizzare un totale di 63 convertitori tuttavia il tempo di conversione è immediato. 8 di 15

9 21. Esempio: AD da 8 bit con pipeline Se gli utili due convertitori della sezione 19, cioè da 2 e da 4 flash venissero usati tali e quali, ma con la tecnica di pipeline (con una memoria analogica all ingresso di ogni stadio) avrei, per il caso del convertitore con due flash da 4 bit ciascuno: 1. un numero di comparatori pari a 2 (2 N -1) e cioè 2 (2 4-1) = 30; 2. un tempo di conversione pari a tc + tda + tsh; 3. un tempo di latenza pari a 2 (tc + tda + tsh). Per il caso del convertitore con 4 flash da 2 bit ciascuno: 1. un numero di convertitori pari a 4 (2 N -1) e cioè 4 (2 2-1) = 12; 2. un tempo di conversione pari a tc + tda + tsh; 3. un tempo di latenza pari a 4 (tc + tda + tsh). 22. Parte seconda Nella seconda parte di tale lezione si parlerà dei convertitori differenziali e delle conversioni di tipo non lineare. 23. Conversione differenziale In un convertitore differenziale, la differenza tra il valore attuale (cioè ancora da ricostruire) e quello precedente (cioè quello appena costruito nei passi precedenti) viene quantizzata, cioè viene attribuito un valore a tale differenza. La conversione avviene tramite un AD da un bit, quindi un solo comparatore e il flusso di conversione è chiaramente di tipo seriale. I bit non sono pesati e si fa uso di un comando U/D di AD ad inseguimento. Questi tipi di convertitori ricordano a grandi linee i convertitori a successioni successive poiché abbiamo una specie di retroazione. 24. Convertitore delta (Δ) I convertitori differenziali si dividono in diverse categorie e tipo, uno di questo è il convertitore delta. Si tratta di un convertitore differenziale che utilizza un integratore. Si indica con L una serie di impulsi positivi o negativi che si susseguono con la stessa cadenza del clock (tck). Il segnalre ricostruito si indica con AR e altro non è che l integrale del segnale L. Il segnale analogico entra dentro un comparatore il quale restituisce con uscita o un impulso positivo o un impulso negativo. Se l'impulso è positivo significa che il segnale analogico è sopra un determinato segnale che il compratore prende dall'altro morsetto. Se invece l'uscita è un impulso negativo significa che il segnale analogico è sotto l'altro segnale. L'altro segnale è dato da un integratore il quale quando riceve un impulso positivo restituisce un gradino positivo mentre se riceve un impulso negativo allora restituisce un gradino. In questo modo il compratore compara i due segnali e " si può dire che il sistema segue il segnale analogico" poiché ogni volta che si ha analogico cambia anche gli impulsi cambiano e quindi anche i risultati che dà il integratore. 9 di 15

10 25. Segnali nel convertitore Δ L è un treno di impulsi positivi o negativi con una frequenza pari alla frequenza di clock. Il segnale ricostruito è l integrale di L ed ad ogni impulso R si sposta di un passo pari a γ (gamma). Insegue il segnale con una precisione di 1LSB. Con tanti passi successivi si riesce non tanto a misurare il segnale ma quanto a seguirlo. Perseguire tale segnale si ha sempre una variazione di un bit meno significativo. 26, 27. Dinamica del convertitore Δ La dinamica del convertitore delta è piuttosto semplice da capire: con Vi si indica il valore minimo rilevato (chiamato idle noise) ed è pari alla metà del passo gamma: Vi = γ / 2. Lo slew rate massimo è dato dal rapporto tra gamma e il periodo di clock: SlewRate = γ / tck. Vale la seguente relazione: Un convertitore differenziale del tipo delta non richiede componenti particolarmente precise e ha una dinamica limitata. Ci sono dei limiti per tale dispositivo: non tutti i segnali possono andare bene. Si ha un livello minimo rilevabile che equivale a γ. Il limite superiore della dinamica si chiama overload. Il fattore γ corrisponde all ampiezza AD di un convertitore standard. La dinamica è correlata alla frequenza di clock e non dipende da γ e la dinamica è pari a fck / p fs. Questo convertitore è un convertitore molto lento tuttavia è richiesta come circuiteria non tanti moduli e questi moduli devono avere una precisione dell'impulso ossia nell'altezza dell'impulso e della base dell'impulso stesso. Una volta tenuto questa precisione che è molto più semplice rispetto ad altri convertitori si può ottenere di convertitori a delta o 10 di 15

11 differenziali con una precisione di quasi 25 bit. In questi convertitori è richiesta tuttavia la stabilità. la circuteria la è molto semplice poiché non si hanno resistenze precise o comunque non siano tantissimi elementi devono essere precisi. Tuttavia tale convertitore è preciso nella sua limitata dinamica. Il convertitore di tipo destra o differenziale a piccolo problema se il segnale analogico varia in modo molto velocemente e di un'ampiezza molto elevata il convertitore differenziale impiegherà un po' di tempo per raggiungere tale livello e soprattutto si avranno delle ridondanze su i bit in altre parole per passare dal valore 0 al valore 3 uno convertitore differenziale farà: in altre parole sarebbe stato molto più semplice passare da 000 a 011 quindi si mette una parte digitale che in qualche modo riesca capire le ridondanze e quindi compatta il risultato quindi risultato ottenuto prima si potrà scrivere con la nuova parte digitale come: parte iniziale parte finale e il risultato è molto più compatto. Questo lo si fa con la parte digitale. 28. Convertitore differenziale ΣΔ In un convertitore sigma-delta la dinamica è legata allo slew rate del segnale. Per ampliare tale dinamica bisogna limitare lo slew rate e quindi ridurre l ampiezza al crescere della frequenza; a questo scopo si può utilizzare un integratore all ingresso e un derivatore all uscita. 29. Convertitore sigma-delta Il sistema descritto sopra può essere un po complesso e c è la possibilità di semplificarlo raggruppando i due integratori sugli ingressi del sommatore eliminando così la coppia integratore-derivatore nel modulo DA. In figura non sono rappresentati i filtri antialiasing di ingresso e di uscita, ma ci sono sempre. 11 di 15

12 30. Rumore di quantizzazione nel sigma-delta Nel convertitore sigma-delta il rumore di quantizzazione εq viene introdotto dopo l integratore (vedasi lo schemino) e la FdT (funzione di trasferimento) tra il rumore N e l uscita Y è di tipo passa-alto. 31. Sovracampionamento e decimazione Se si aumenta la frequenza di campionamento si distribuisce il rumore di quantizzazione su una banda più ampia, in tal modo si riduce la potenza del rumore nella banda di base. Inoltre, si allontano gli spettri secondati, cioè per i filtri antialiasing si hanno specifiche più morbide e meno stringenti. Ma questa strategia ha uno svantaggio: si devono trattare un numero di bit maggiore in un tempo minore e i consumi energetici aumentano. Se si vuole correre ai ripari la decimazione rappresentata un ottimo modo per filtrare il segnale digitale in uscita e per spostare il filtro dalla parte analogica a quella digitale. Tale soluzione è l operazione inversa a quella del convertitore DA che sostanzialmente esegue un interpolazione. Qui si vuole dimostrare o meglio dire far vedere che aumentando la frequenza di campionamento i vari spettri si allontanano in altre parole si riduce il rumore della frequenza base (prima figura in alto e seconda figura). Tuttavia allargando la frequenza di campionamento in qualche modo si può eliminare o comunque di stendere il filtro che deve togliere le frequenze elevate. Se tuttavia si campiona una frequenza maggiore si porteranno molti più bit i quali danno una specie di ridondanza soprattutto se si utilizza un convertitore analogico digitale differenziale. Allora per correre ai ripari si può utilizzare un decimatore e quindi via software (cosa molto semplice da fare) si può ridurre questa moltitudine di informazione inutile. Aumentando la frequenza di campionamento si riduce l'aliasing. 12 di 15

13 32. Schema a blocchi completo In questa figura si analizza con uno schema a blocchi un comparato differenziale. Partendo dal primo blocco in alto a sinistra si può dire che un segnale analogico deve essere filtrato prima di essere cantato e quindi devono essere tolte tutte quelle frequenze al di sopra delle quali un apparecchio (un convertitore) non uscirebbe a convertir poiché al di sopra delle sue possibilità. In seguito una volta che il segnale è stato filtrato si ha il convertitore differenziale il quale dà un segnale questo segnale che è composto da tantissimi bit (in altre parole quando si ha a un segnale analogico che varia velocemente come visto in precedenza invece di avere una sequenza infinita di bit si preferisce avere una sequenza più limitata di bit (vedi le due figure in rosso in alto che rappresentano due scalinate). La prima scalinata quella più piccola rappresenta per l'appunto ciò che accade quando un segnale varia velocemente e il convertitore analogico digitale con grande lentezza riesce ad arrivare a quell'altezza allora il decifratore toglie tutti quei valori spuri e mettere un bel-bello alto. Quest'operazione è un'operazione che viene fatta con un modulo digitale o meglio dire via software. Ritornando al convertitore analogico digitale bisogna ricordare che esso ha pocchi componenti. Questi componenti in qualche modo sono abbastanza precisi e vengono utilizzati dell'industria del consumo poiché è molto semplice costruire degli apparecchi che non hanno bisogno di tantissimi parti molto precise sta di fatto che questi convertitori stanno pure nel telefonino. A questo punto la catena analogico digitale è concluso si passa alla catena digitale analogica: il interpolatore il quale prende segnale e lo rimanipola in modo tale da creare un segnale più possibile simile al segnale che aveva in ingresso il decimatore. In seguito si ha un convertitore di stare analogico il quale crea il segnale ricostruito e alla fine si ha un filtro passa basso per eliminare le frequenze multiple della frequenza base. 33. Quantizzazione lineare e logaritmica La conversione AD con caratteristica lineare avviene in intervalli di quantizzazione AD costanti. Mentre la conversione AD con una caratteristica logaritmica gli intervalli di quantizzazione AD sono proporzionali all ampiezza del segnale in analisi e cioè, se i segnali in basso hanno un livello basso, gli intervalli di quantizzazione AD saranno brevi e viceversa, se il segnane è ampio gli intervalli di quantizzazione AD saranno più grandi. La potenza del rumore di quantizzazione (nella conversione AD con caratteristica logaritmica) è variabile: gli errori saranno tanto più piccoli quanto più piccola zarà l ampiezza del segnale, infatti per i livelli più bassi la quantizzazione è più fine (cioè più precisa). Il rapporto di SNRq è indipendente dall ampiezza del segnale e quindi non varia anche se varia l ampiezza del segnale. 34. Quantizzazione non lineare La quantizzazione di tipo lineare (cioè con intervalli di quantizzazione AD costanti) la potenza del rumore di quantizzazione è costante (in rosso) il rapporto SNRq (in blu) dipende dal livello del segnale. 13 di 15

14 Nella quantizzazione non lineare (cioè dove AD è variabile) la potenza del rumore di quantizzazione è legata al livello del segnale e il rapporto SNRq è indipendente dal livello del segnale. 35. Conversione del segnale vocale Il segnale vocale è caratterizzato da un ampia dinamica: il rapportino SNRq varia con il variare dell ampiezza del segnale. Nella voce umana la distribuzione di ampiezza è di tipo esponenziale, però i livelli bassi sono quelli più probabili/frequenti. Il rapporto medio SNRq è basso. Quindi è ideale la conversione AD con legge logaritmica poiché SNRq si mantiene costante su un ampia dinamica di segnale e si ha un minor numero di bit (N) per un definito SNRq. Se si vuole campionare la voce è meglio utilizzare un comparatore logaritmico il quale ha un rumore molto basso per basse frequenze mentre per le altre frequenze a un rumore più elevato. Essendo che la voce umana arriva ad le alte frequenze poche volte mentre è quasi sempre alle basse frequenze allora è meglio utilizzare un convertitore analogico digitale che abbia un rumore molto basso alle basse frequenze è un rumore più alto alle alte frequenze. Inoltre questi convertitori hanno un intervallo di frequenze di campionamento più limitato rispetto agli altri convertitori pertanto potranno avere una decisione maggiore alle basse frequenze e questo è meglio per campionare la voce umana che utilizza principalmente basse frequenze mentre si si ha nel rumore o se si ha una non buona precisione ad alte frequenze la cosa e quasi indolore. 14 di 15

15 36. Convertitori logaritmici reali Per segnali che hanno ampiezze piccole, la quantizzazione ritorna lineare e quindi SNRq varia con l ampiezza (6 bd per ottava). Dei telefonini per trasmettere la voce si utilizza questa tipologia di tecnologia ossia convertitore logaritmici i quali permettono di avere un buon segnale digitale sebbene non sia propriamente perfetto. In altre parole si vuole avere un segnale telefonico da inviare buono ma che non occupi troppo banda poiché i costi per trasmettere da una parete all'altro sarebbero troppo elevati allora si preferisce utilizzare questa tecnologia. 37. Esercitazione di laboratorio3 Funzionamento ed errori di un convertitore D/A: Convertitore D/A con resistenze pesate o rete a scala, deviatori di tensione, uscita in tensione Pilotaggio con circuiti logici CMOS (contatore) Misura della caratteristica di conversione A(D) Calcolo della retta approssimante e degli errori Riferimenti Del Corso: Convertitore con rete a scala 4.L1 Manuale su sito Areeweb Test finale Passaggio a convertitore A/D a inseguimento Verifica della dinamica e dello slew rate. In un convertitore a residui con stadi da 2 bit, quale deve essere il guadagno degli amplificatori? Quali sono i vantaggi e i difetti dei convertitori pipeline? Tracciare lo schema a blocchi per un convertitore pipeline da 12 bit realizzato con A/D flash da 4 bit. Elencare vantaggi e svantaggi della conversione differenziale Quale parametro determina la dinamica di un convertitore differenziale? Quali sono i vantaggi del sovracampionamento? Quale è il vantaggio principale della conversione logaritmica? 15 di 15