Identificazione e sintesi di reti compatte di feedback elettrotermico: confronto di topologie ed analisi di prestazioni in SPICE

Transcript

1 Università degli Studi di Napoli Federico II FACOLTÀ DI INGEGNERIA Corso di Laurea Triennale in Ingegneria Elettronica Tesi di laurea Identificazione e sintesi di reti compatte di feedback elettrotermico: confronto di topologie ed analisi di prestazioni in SPICE Relatore: Ch.mo Prof. Massimiliano de Magistris Correlatore: Ing. Alessandro Magnani Candidato: Andrea Stefanelli Matricola 528/1519 Anno Accademico

2 alla mia famiglia...

3

4 Indice 1 Introduzione 1 2 Problematiche termiche nei sistemi elettronici Resistenze e impedenze termiche Multiporta termici e matrice delle impedenze Identificazione di modelli equivalenti ridotti Processi di identificazione Identificazione nel dominio della Frequenza Identificazione nel dominio del tempo Topologie di reti elettriche per la sintesi di impedenze termiche Foster Standard Foster Generalizzata Rete compatta di Walkey IV

5 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale Ottimizzazione delle topologie per sostituzione Casi di studio Sistemi elettronici ad alta integrazione Array di transistori bipolari ad eterogiunzione su substrato di GaAs Confronto Complessivo Conclusioni Bibliografia 55 V

6 Capitolo 1 Introduzione In questa tesi vengono analizzate diverse topologie circuitali per la realizzazione di reti di feedback elettrotermico e ne vengono confrontate le prestazioni in SPICE. Nelle attuali tecniche di progettazione elettronica, a causa dell integrazione sempre più spinta dei componenti, la dissipazione di potenza ha raggiunto e superato le capacità dei moderni dissipatori di calore di limitare la temperatura dei chip. Di conseguenza, i problemi termici sono passati in primo piano e le tecniche di progettazione sono sempre più orientate al minor consumo di energia. Smaller and faster è questo che il mercato chiede per i prodotti elettronici e ciò come detto si traduce in alte dissipazioni di potenza, temperature di funzionamento più elevate e riduzione dell affidabilità. Se il calore non viene adeguatamente smaltito, le temperature crescono riducendo l affidabilità dei dispositivi elettronici. Nasce quindi la necessità di capire l effetto che 1

7 1 Introduzione la temperatura ha sull affidabilità e sulle prestazioni, studiarne i metodi di gestione, di trasferimento, e mettere a punto tecniche per modellare e analizzare tali trasferimenti di calore. È infatti ben noto che il surriscaldamento influisce negativamente sia sulle prestazioni che sulla affidabilità dei sistemi elettronici. Vari metodi sono stati proposti per derivare efficienti modelli termici dinamici di dispositivi e sistemi. Al fine di descrivere correttamente il comportamento dei sistemi elettronici è richiesta una soluzione del problema elettrico accoppiata con il problema termico: il problema congiunto è detto elettrotermico. Le analisi elettrotermiche possono essere eseguite con una molteplicità di tecniche caratterizzate da un diverso trade-off tra complessità ed accuratezza. L elaborato è così strutturato: nel Capitolo 2 sono introdotte le problematiche termiche dei sistemi elettronici. Nel Capitolo 3 viene affrontato il problema della identificazione dei modelli, sia nel dominio del tempo che della frequenza e vengono introdotte alcune topologie circuitali per la sintesi delle reti di feedback elettrotermico. Nel Capitolo 4 si applicano alcune tecniche di ottimizzazione delle topologie introdotte nel Capitolo 3 e si procede alla simulazione di due casi di studio, infine viene riportato un confronto finale tra le topologie. 2

8 Capitolo 2 Problematiche termiche nei sistemi elettronici Nelle moderne tecniche di progettazione l aumento del grado di integrazione e dei particolari materiali usati, il meccanismo di conduzione del calore sta assumendo un ruolo sempre più importante, mentre la convezione ha un ruolo sempre più piccolo, l onere della della gestione del calore sta passando quindi dal progettista di package al progettista dei chip stessi. In oltre l avvento di nuove tecniche di integrazione, per esempio quella tridimensionale ha reso i circuiti integrati ancora più sensibili agli effetti termici. L architettura 3-D se da un lato offre vantaggi unici in termini di dimensioni e performance, dall altro assorbe maggiore densità di potenza raggiungendo temperature che possono essere parecchio 3

9 2 Problematiche termiche nei sistemi elettronici elevate. La gestione della temperatura in queste strutture assume quindi un ruolo fondamentale. Infatti molti dei guasti che si manifestano nei circuiti elettronici sono causati o legati alle temperature elevate, alle improvvise variazioni di temperatura spaziali o temporali e alla presenza di hot spot. Le variazioni di temperatura in un circuito VLSI possono causare significative incertezze sul timing, aumento dei margini di rumore e quindi degradare le prestazioni dei circuiti. 2.1 Resistenze e impedenze termiche. Per modellare il legame tra dissipazione di potenza e il relativo aumento di temperatura del dispositivo è stato introdotto il concetto di resistenza termica e impedenza termica. Si parla di resistenza termica se siamo in regime stazionario, essa quantifica l attitudine di un percorso termico di trasferire calore. La definizione generale della resistenza di un percorso termico, che comprende i tre differenti metodi di trasferimento del calore (conduzione, convezione, irraggiamento), è il rapporto tra l incremento di temperatura misurato in un punto di riferimento e la potenza dissipata. R TH = T P (2.1) la cui unità di misura è [K/W]. È quindi possibile sfruttare un equivalente elettrico per il trasferimento del calore in regime stazionario, alle correnti si fa corrispondere la potenza P e alla tensione il relativo incremento di 4

10 2 Problematiche termiche nei sistemi elettronici temperatura e ovviamente alla resistenza elettrica si fa corrispondere la resistenza termica. Quindi la legge di Ohm V = RI si traduce, per il modello elettrico equivalente del problema termico, in: T = T T 0 = R TH P D (2.2) Per descrivere gli effetti del riscaldamento in transitorio si introduce il concetto di impedenza termica. Supponiamo di applicare ad un sistema un gradino di potenza unitario all istante t =0, l impedenza termica Z TH è l incremento di temperatura dinamico, rispetto alla temperatura ambiente, normalizzato all ampiezza del gradino applicato. Z TH (t) = T (t) T 0 P D! T (t) =Z TH (t)p D (2.3) Figura 2.1: Illustrazione schematica della definizione di impedenza termica Le definizioni viste valgono se si considera un solo dispositivo, ovvero 5

11 2 Problematiche termiche nei sistemi elettronici se si misura l incremento di temperatura del dispositivo dovuto all attivazione del dispositivo stesso; in questo caso si parla di resistenza/impedenza di auto-riscaldamento. Quando uno dei dispositivi è attivo, dissipa potenza, ciò causa un aumento della sua temperatura e di quella dei dispositivi che lo circondano, si instaura quindi un accoppiamento termico e tali interazioni termiche sono descritte dall impedenza termica mutua Z ij (t) definita come l incremento di temperatura dell i-esimo dispositivo dovuto all applicazione di un gradino di potenza al j-esimo dispositivo, normalizzato alla potenza dissipata. Z ij (t) = T i(t) T AMB P j (2.4) 2.2 Multiporta termici e matrice delle impedenze La diretta generalizzazione delle resistenze e impedenze termiche è la matrice delle resistenze/impedenze termiche, che descrive completamente i dispositivi con più sorgenti di calore. Per esempio un dispositivo con due fonti di calore in regime stazionario è descritto dalle seguenti relazioni: T = R 11 P D1 + R 12 P D2 T = R 21 P D1 + R 22 P D2 (2.5) 6

12 2 Problematiche termiche nei sistemi elettronici da cui si ricava la matrice 0 B R TH R 11 1 R 12 C A (2.6) R 21 R 22 In transitorio invece abbiamo: T 1 (s) =Z 11 (s)p D1 (s)+z 12 (s)p D2 (s) T 2 (s) =Z 21 (s)p D1 (s)+z 22 (s)p D2 (s) (2.7) da cui 0 1 B Z TH Z 11 Z 12 C A (2.8) Z 21 Z 22 Z 11,Z 22 self-heating impedances Z 12,Z 21 muthual-heating impedances L impedenza termica può essere caratterizzata nel dominio della frequenza dalla frequenza di cutoff termico e nel dominio del tempo dal risetime termico: La frequenza di cutoff termico f TH è definita dalla frequenza a 3db di Z TH (f), ovvero è la frequenza alla quale lo spettro dell impedenza termica si è ridotto rispetto al valore di regime di un fattore p 2 Z TH (f) = R TH p 2 (2.9) 7

13 2 Problematiche termiche nei sistemi elettronici Il risetime termico t R è definito come la differenza tra l istante di tempo in cui l impedenza termica raggiunge il 90% del suo valore di regime e l istante di tempo in cui raggiunge il 10%. t R = t 90% t 10% (2.10) Attraverso opportune misurazioni o simulazioni è possibile ottenente l andamento dell impedenza termica nel tempo o in frequenza. Mediante opportune tecniche di identificazione e sintesi è possibile ricavare una rete di feedback termico che consente, date le potenze in ingresso, di ottenere in uscita i relativi incrementi di temperatura. Questa rete accoppiata opportunamente a macromodelli elettrici del sistema da analizzare, dotati di terminali di temperatura e di potenza, consente di effettuare una simulazione elettrotermica completa all interno di un simulatore circuitale standard. Nel corso di questo lavoro di tesi verranno considerate alcune topologie di rete per la sintesi impedenze termiche, con l obiettivo di valutare comparativamente rispetto alla loro identificazione ed all utilizzo finale. In particolare il lavoro sarà strutturato come segue: Analizzare le diverse topologie di reti termiche dal punto di vista della struttura e delle proprietà. Descrivere gli specifici algoritmi di estrazione per l identificazione 8

14 2 Problematiche termiche nei sistemi elettronici (a) (b) Figura 2.2: (a) frequenza di cutoff termico e (b) risetime termico di parametri termici R i e C i, ottimizzati per ogni topologia di rete termica. Analizzare e confrontare le differenti topologie in termini di accuratezza, efficienza e numero di parametri estratti. 9

15 Capitolo 3 Identificazione di modelli equivalenti ridotti Per una progettazione orientata a minimizzare le riduzioni di prestazioni e affidabilità dovute agli effetti termici, l analisi elettrotermica dei dispositivi sta assumendo un ruolo chiave nelle moderne tecniche di progettazione. Gli effetti termici infatti assumono grande importanza nelle tecnologie allo stato dell arte a causa della spinta scala di integrazione e della crescita delle potenze in gioco. In letteratura sono stati introdotti diversi metodi per eseguire co-simulazioni elettrotermiche, ovvero per poter simulare l effetto termico che un dispositivo produce su se stesso o su altri dispositivi vicini. Tali metodi possono essere suddivisi in diverse categorie caratterizzate da gradi di precisione e complessità differenti. Per 10

16 3 Identificazione di modelli equivalenti ridotti strutture semplici le co-simulazioni elettrotermiche possono essere realizzate attraverso software che sfruttando algoritmi quali il Finite Element Method (FEM), calcolano il campo di temperatura dell intero sistema per ogni step di simulazione. Tali risultati abbinati poi ad una simulazione elettrica del circuito realizzano una simulazione elettrotermica completa. Tale procedura è eseguita per ogni step di simulazione ed è evidente che se la complessità del sistema aumenta risolvere le equazioni del calore ad ogni step diventa estremamente dispendioso dal punto di vista dell onere computazionale. Fintanto che la struttura è semplice calcolare il campo di temperatura in ogni punto è fattibile ed utile in termini di accuratezza di simulazione, ma se la struttura si complica diventa necessario cambiare approccio. Di solito infatti si è interessati a simulare l effetto che un dispositivo attivo ha su se stesso e sui dispositivi ad esso adiacenti, quindi si è interessati a calcolare il campo di temperatura esclusivamente in determinati punti della struttura, si è inoltre interessati a calcolare in maniera veloce e rapida l aumento della temperatura in un punto per effetto dell applicazione di potenza in un altro. La struttura quindi può essere considerata come un sistema multiporta che attraverso equivalenti elettrici modella il sistema dal punto di vista termico, essendo i problemi termici a parametri distribuiti il sistema equivalente sarà caratterizzato da infiniti poli. È evidente l impossibilità di simulare un sistema del genere se non si riduce il suo ordine. Si adottano quindi tecniche dette di riduzione d ordine, 11

17 3 Identificazione di modelli equivalenti ridotti si identifica cioè il sistema multiporta con un set di poli limitato. È ben noto infatti che i problemi di diffusione del calore, una volta discretizzati, possono essere interpretati mediante delle reti elettriche equivalenti passive, caratterizzate da un numero limitato di poli. Nei casi più semplici si può modellare l effetto dovuto all autoriscaldamento attraverso una semplice cella RC (e.g. reti RC) [2], mentre nei casi più complessi si adoperano sistemi multiporta caratterizzati da una matrice di impedenze termiche. Le impedenze saranno identificate sfruttando alternativamente due diverse tecniche di identificazione (una nel domino del tempo e una in quello della frequenza) e tre diverse topologie per la sintesi circuitale. A valle dei processi di identificazione si passa ad una fase di sintesi circuitale, ovvero la realizzazione pratica del circuito implementato in un blocchetto SPICE che accoppiato al macromodello del circuito consente di effettuare una simulazione elettrotermica completa della struttura senza fare ricorso a tecniche complesse come il precedentemente citato FEM. Tali tecniche in oltre devono garantire la conservazione delle proprietà del sistema: stabilità, passività, fisica realizzabilità ecc Processi di identificazione Il processo di identificazione per sistemi lineari consiste nel determinare una forma approssimata per la matrice o funzione di trasferimento del sistema. L espressione trovata analiticamente è in termini di rapporto 12

18 3 Identificazione di modelli equivalenti ridotti tra polinomi o in termini di poli e residui e deve approssimare in maniera accurata la risposta del sistema conservandone le caratteristiche fisiche. Tra gli algoritmi proposti in letteratura per la procedura di identificazione troviamo il Vector Fitting [], algoritmo iterativo basato sulla ricollocazione dei poli; ad ogni iterazione viene risolto un problema lineare, fino a quando non si raggiunge la migliore accuratezza possibile. Questo algoritmo suddivide il problema di partenza non lineare in due stadi, ognuno dei quali risolve un problema lineare. Riferendoci all algoritmo del Vector Fitting per l espansione approssimata di una funzione, si giunge a questo tipo di approssimazione per la f(s) f(s) = NX m=1 c m s p m + d + sh (3.1) Le incognite da determinare sono c m, p m, d, h e la non linearità del problema sta nella presenza delle incognite pm al denominatore. Il problema però è suddivisibile in due problemi lineari: in un primo stadio si determinano i poli della f(s), mentre in un secondo di calcolano i residui della f(s) con i poli fissati calcolati nel primo stadio. Questa procedura porta ad una funzione con poli stabili ma non assicura la passività, proprietà indispensabile al successo di una simulazione di una rete di grandi dimensioni, poiché anche se un circuito è stabile ma non passivo, inserito in un macro-modello può generare un comportamento instabile. 13

19 3 Identificazione di modelli equivalenti ridotti Per tanto si ricorre alle metodologie di forzamento della passività. Esistono due tipologie di approcci nell identificazione passiva: un approccio a-posteriori che consiste nel correggere le violazioni di passività del modello identificato con tecniche perturbative [1] [9], e un approccio a- priori nel quale si giunge ad un modello passivo imponendo dei vincoli durante la fase di identificazione [3]. Un approccio a-priori è il Positive Fraction Vector Fitting (PFVF) [12] [13]. Per questa procedura, i poli sono identificati mediante il Vector Fitting [5], formulando il calcolo dei residui come un problema di ottimizzazione convessa, e la matrice che si ottiene è un espansione in frazione positiva. 3.2 Identificazione nel dominio della Frequenza Supponiamo di avere a disposizione le caratteristiche ai terminali di un generico sistema multi-porta lineare, da tali caratteristiche come detto si vuole ricavare la matrice di trasferimento del sistema attraverso la procedura del PFVF. Nel dominio della frequenza a valle del PFVF la generica matrice H(s) (matrice delle impedenze, ammettenze o al più matrice ibrida) di un sistema ad M porte è rappresentata dalla seguente espansione [13]: N X cp apple rn H(s) =R r n s p n s p n n=1 A n + N rp X n=1 r n s p n A n (3.2) 14

20 3 Identificazione di modelli equivalenti ridotti dove s è la frequenza complessa, N cp è il numero di poli complessi coniugati, N rp è il numero di quelli reali, R 0 e A n sono matrici M M con M numero di porte del sistema. L espressione (3.2) può essere riscritta considerando solo i poli reali, nei problemi termici infatti non si hanno picchi di risonanza, quindi non sono mai presenti poli complessi coniugati. Si giunge quindi alla rappresentazione della matrice delle impedenze secondo la seguente espansione: Z n (s) = N p X n=1 R n s p n (3.3) dove N p è il numero di poli reali e R n = r n A n sono le corrispondenti matrici di residui. Tali matrici per le proprietà del sistema devono essere reali simmetriche e definite positive con il termine a 11 =(A n ) 11 che può essere fissato ad 1 nella fattorizzazione di r n. L equivalente elettrico per il problema termico è una rete di celle RC, in quanto tutti i poli sono reali. Empiricamente si è dimostrato che l assunzione di un unico, ma limitato, set di poli per tutte le impedenze termiche associate al sistema, è ragionevole in quanto, quando si lavora con problemi di propagazione termica si manifesta sempre una collezione di poli dominanti. Se tutte le condizioni sono rispettate, la passività è garantita con un criterio a- priori su tutto lo spettro di frequenze determinando le matrici di residui 15

21 3 Identificazione di modelli equivalenti ridotti attraverso un processo di ottimizzazione convessa {R n } = arg min Z n (j! k ) Zn (j! k ) 2 R n 0 (3.4) dove Z sono i dati dell impedenza termica e R n 0 è il vincolo di passività. Quindi per problemi termici che coinvolgono un numero limitato di porte e un numero relativamente basso di poli, l onere computazionale richiesto dal problema di identificazione è piuttosto basso, anche se va osservato, che deve essere eseguita una serie di misurazioni o una preliminare simulazione termica 3-D che può essere onerosa. Una volta ottenuta la matrice delle impedenze nella forma (3.3) deve essere eseguito un processo di diagonalizzazione alle matrici A n in modo da poter esprimere ogni termine di (3.3) come la somma di matrici di rango unitario. Tale rappresentazione corrisponde a celle elementari RC opportunamente collegate a trasformatori ideali, come mostrato nella Figura 3.1, dove N = N p M è il numero delle celle RC utilizzate [6], a causa del processo di diagonalizzazione. 3.3 Identificazione nel dominio del tempo Da un punto di vista teorico è possibile, forzando il sistema con un gradino di potenza unitario, esprimere nel dominio del tempo, la soluzione dell equazione del calore sotto particolari condizioni iniziali e al 16

22 3 Identificazione di modelli equivalenti ridotti Figura 3.1: Sintesi della matrice delle impedenze termiche nel caso di poli reali (impedenze RC) contorno, mediante una serie infinita di esponenziali Z ij (t) = 1X k=1 R ij k apple 1 exp t k k = R k C k (3.5) Da un punto di vista circuitale la (3.5) corrisponde ad una serie infinita di cappi RC [7]. A livello pratico però non è possibile simulare un impedenza di questo tipo per questo la serie viene troncata a N p cappi: 17

23 3 Identificazione di modelli equivalenti ridotti Z ij (t) = 1X k=1 R ij k apple 1 exp t k N p X! Z ij (t) = k=1 R ij k " 1 exp t ij k!# (3.6) Il processo di identificazione consiste nel determinare la rete di feedback termico necessaria per le simulazioni, si vogliono quindi determinare i vettori delle resistenze e delle costanti di tempo. L identificazione parte dalla misurazione o più in generale dalla simulazione degli andamenti delle impedenze termiche. Supponiamo di avere a disposizione l andamento di un impedenza termica, il processo di identificazione è costituito da due step: 1. Fissare opportunamente un set di costanti di tempo k e ricavare il corrispondente vettore R attraverso un problema ai minimi quadrati a costanti di tempo fissate. 2. selezionare il vettore delle costanti di tempo che minimizza lo scarto con la Z thin vedi (3.15) nel primo step si ricava il vettore delle resistenze termiche R, per le fissate costanti di tempo k, conoscendo R e k si può ricavare il vettore delle capacità C. Dai tre vettori calcolati è possibile ricavare l impedenza termica identificata Z thid. Il primo step si ripete per un numero elevato di volte (N), ottenendo quindi N Z thid, di queste si sceglie quella avente costanti di tempo tali da 18

24 3 Identificazione di modelli equivalenti ridotti minimizzare lo scarto con la Z thin. Si riporta per il primo step la procedura analitica: Abbiamo visto che la risposta in transitorio ad un gradino unitario di potenza è data dall equazione (3.6). Le costanti ti tempo vengono scelte con probabilità logaritmica uniforme nell intervallo t R Figura 4.10(b). Fissate le costanti di tempo si procede con il calcolo del vettore R. Si imposta quindi un problema lineare ai minimi quadrati a costanti di tempo fissate: la distanza quadratica da Z thin è data da ( XN t S = Z thin (t i ) i=1 ( XN t = Z thin (t i ) i=1 Xn c k=1 Xn c k=1 R k apple1 exp R k c (k, t i ) ti k ) 2 ) 2 (3.7) dove Z thin (t i ) sono i campioni (noti) agli istanti t i dell andamento nel tempo di Z thin, N t è il numero di campioni e c (k, t i ) sono dei coefficienti noti dall equazione: c (k, t i )= apple 1 exp ti k (3.8) Si ricordi che in ingresso è stato applicato un gradino di potenza quindi a regime tutte le capacità diventano dei circuiti aperti, si fa notare con riferimento alla Figura 3.2 che la somma delle R k è esattamente pari al valore di regime R th della Z thin. 19

25 3 Identificazione di modelli equivalenti ridotti A questo punto si minimizza la (3.7) annullando le derivate rispetto ai singoli valori k (" XN t = i=1 # ) Xn c Z th (t i )+ R k c (k,t i ) 2c (k,t i ) =0 (3.9) k=1 dove con R k indica un R k fissato. Dall equazione (3.9) si ricava XN t Xn c c (k,t i ) Z th (t i )= R k N t i=1 k=1 i=1 X c (k, t i ) c (k,t i ) (3.10) che può essere visto come un problema lineare sovradimensionato del tipo A x k a k k =0! R = b k. R th (3.11) con XN t a k k = c (k, t i ) c (k,t i ) (3.12) i=1 XN t b k = Z th (t i )c (k,t i ) (3.13) i=1 20

26 3 Identificazione di modelli equivalenti ridotti unito alla condizione Xn c k 1 R k = R th (3.14) risolto il problema per R si ripete lo step 1 per un numero ragionevolmente elevato di volte. Si passa quindi allo step finale valutando le quantità v ux err = t Nt [Z thin (t i ) Z thid (t i )] (3.15) i=1 si seleziona quindi il vettore di costanti di tempo a cui corrisponde una Z thid con il più basso scarto (errore) rispetto alla Z thin. 3.4 Topologie di reti elettriche per la sintesi di impedenze termiche Nei paragrafi precedenti si è visto come è possibile identificare nel dominio del tempo o della frequenza le impedenze termiche. Nel seguente paragrafo invece, sono presentate diverse topologie di sintesi: Tali topologie sono caratterizzate da differenti: Ipotesi sulle costanti di tempo Metodi di identificazione Numero di componenti e di parametri da estrarre Tempi di simulazione 21

27 3 Identificazione di modelli equivalenti ridotti Di seguito viene riportata la descrizione delle diverse topologie: Foster Standard La rete di Foster Standard implementa una singola impedenza attraverso una serie di N p cappi RC come mostrato in Figura 3.2. Le mutue interazioni tra diverse fonti di calore sono modellate estendendo la rete di Figura 3.2 come mostrato in Figura 3.3 per una matrice di impedenze 2 2. Figura 3.2: Rete di Foster per una singola impedenza termica Ogni Z ij è realizzata con N pij cappi RC, ogni serie di cappi poi, attraverso il proprio incremento di temperatura T 11, T 12 ecc., pilota un generatore di tensione controllato. Generalizzando per una matrice M M otteniamo la seguente rete Nella topologia standard non si fanno ipotesi sulle costanti di tempo: ogni elemento della matrice delle impedenze termiche è identificato 22

28 3 Identificazione di modelli equivalenti ridotti Figura 3.3: Rete di Foster per due dispositivi separatamente e con costanti di tempo in partenza diverse. Nei casi considerati l identificazione è stata realizzata nel dominio del tempo attraverso una procedura che consente di: trovare il minimo numero di poli per un assegnata accuratezza oppure ottenere la massima accuratezza da un assegnato numero dipoli. Sia N ps il numero medio delle celle RC che compongono la singola Z ij N ps = 1 M 2 la rete di Foster Standard richiede: MX i=1 j=1 MX N pij (3.16) 23

29 3 Identificazione di modelli equivalenti ridotti Figura 3.4: Rete di Foster per M dispositivi N ps M 2 coppie RC M 2 generatori controllati l estrazione di N M 2 +M ps 2 parametri se Z ij = Z ji con (i /= j) altrimenti vanno estratti N ps (M 2 + M) parametri 24

30 3 Identificazione di modelli equivalenti ridotti Foster Generalizzata Nella topologia Standard ogni impedenza è realizzata con un diverso numero di cappi RC quindi con un diverso numero di costanti di tempo. La topologia generalizzata invece implementa le impedenze a partire da un set comune di costanti di tempo. L ipotesi che si fa sulle costanti di tempo è che ogni impedenza condivide lo stesso set di k. A differenza della topologia Standard per l identificazione e la sintesi nella topologia Generalizzata si opera nel domino della frequenza. A valle del processo di sintesi circuitale, si perviene alla rete mostrata in Figura 3.5. Il processo di identificazione è stato effettuato nel dominio della frequenza, si basa sulle tecniche del Vector Fitting e sull imposizione a priori della passività attraverso processi di ottimizzazione convessa. La sintesi circuitale, che analizzeremo in seguito, viene realizzata solo dopo aver trasformato ogni polo della matrice identificata in M celle RC. Si può immediatamente notare la differenza con la topologia Standard, le N pg celle RC in questo caso sono comuni a tutte le impedenze (stesse costanti di tempo). Come sarà più chiaro in seguito i GCCC e i GTCT appartenenti alla stessa riga sono l implementazione circuitale del trasformatore ideale che realizza le impedenze viste dalle altre porte. Come per la topologia Standard analizziamo il numero di componenti e parametri richiesti per implementare la rete di Foster Generalizzata. 25

31 3 Identificazione di modelli equivalenti ridotti Assumiamo che sia già avvenuta la fase di identificazione per una matrice con M fonti di calore realizzata con un set di N pg poli comuni, il circuito teorico comprende: N pg M celle RC 2N pg M 2 M generatori controllati 26

32 3 Identificazione di modelli equivalenti ridotti Figura 3.5: Rete di Foster Generalizzata 27

33 3 Identificazione di modelli equivalenti ridotti Procedura di Sintesi Data la matrice delle impedenze termiche nella forma (3.3), la sintesi richiede la diagonalizzazione delle matrici R n in modo da poter esprimere ogni termine della (3.3) come somma di matrici di rango unitario. Supponiamo che R n sia diagonalizzabile attraverso la matrice colonna degli autovettori T n R n = T 1 n R n T n (3.17) dove R n è una matrice diagonale 0 1 rn,1 0 R n =. B.... A 0 rn,m (3.18) i cui coefficienti non nulli sono gli autovalori della matrice R n R n a n,mi u n,m =0 (3.19) Ogni R n può essere espressa come somma di M matrici di rango 1 con un solo elemento non nullo lungo la diagonale R n = MX m=1 R n,m R n = T 1 n R n,mt n (3.20) 28

34 3 Identificazione di modelli equivalenti ridotti La singola impedenza della matrice (3.3) ha una forma del tipo Z n = r n s p n (3.21) può essere sintetizzata con una singola cella RC con il polo p n e il residuo r n legati rispettivamente alla resistenza e alla capacità dalle seguenti equazioni Z n = 1/C 1/(RC)+s = r n C = 1 R = r n (3.22) s p n r n p n Tutte le celle RC nella parte sinistra della Figura 3.1 sono realizzate in questo modo e a causa del processo di diagonalizzazione, ad ogni polo corrispondono M coppie RC, dato che la matrice R n è stata espressa come somma di M elementi (matrici a rango unitario). Si spiega in questo modo perchè il numero delle celle RC utilizzate per questa topologia è pari a N pg M. I rapporti di trasformazione dei trasformatori ideali si ottengono dalla prima colonna della matrice R n raccogliendo l elemento (1,1) k n,1,1 k n,1,m 1 k n,1,1 kn,1,1 2 k n,1,1 k n,1,m 1. B..... A k n,1,m 1 k n,1,1 k n,1,m 1 kn,1,m 2 1 m (3.23) Le librerie SPICE non contengono il componente trasformatore ideale. 29

35 3 Identificazione di modelli equivalenti ridotti Ma un trasformatore ideale di rapporto k può essere implementato con un generatore di corrente controllato in corrente (GCCC) alla porta 1 e un generatore di tensione controllato in tensione (GTCT) alla porta 2 come mostrato in Figura 8 8 >< V 1 = kv 2 >< V 2 = 1! k V 1 >: i 2 = ki 1 >: i 1 = 1 k i 2 (3.24) Figura 3.6: Implementazione in SPICE del componente trasformatore ideale Questo conferma perchè il numero di generatori controllati è pari a 2N pg (M 2 M) in quanto il numero di celle RC è pari a N pg M ad ogni cella sono collegati M 1 trasformatori, ad ogni trasformatore corrispondono due generatori controllati e quindi N pg M 2(M 1) = 2N pg (M 2 M) Rete compatta di Walkey L ultima topologia analizzata è quella Compatta di Walkey [8][14] nella quale le impedenze termiche mutue Z ij sono descritte con le stesse constanti di tempo delle impedente di auto-riscaldamento Z ii, i/= j, tale rete 30

36 3 Identificazione di modelli equivalenti ridotti può essere estesa anche al caso dinamico come mostrato in Figura 3.7. Ogni impedenza di auto-risaldamento Z ii definisce le costanti di tempo da identificare per le impedenze mutue appartenenti alla stessa colonna. Figura 3.7: Rete compatta di Walkey Per quanto riguarda i processi di identificazione questi avvengono come descritto per la Topologia Foster Standard. Vale la pena notare che nella topologia Walkey il numero medio dei poli N pc utilizzato per le impedenze di auto-riscaldamento Z ii è leggermente superiore rispetto a quello utilizzato, a parità di accuratezza, nella topologia Standard per le 31

37 3 Identificazione di modelli equivalenti ridotti auto-impedenze. Al solito assumiamo che sia già avvenuta l identificazione della matrice delle impedenze termiche per un sistema con M fonti di calore, realizzata con una media N pc poli per ogni impedenza di auto-riscaldamento. La rete richiede: N pc M celle RC N pc M 2 M generatori controllati (il numero decresce per deboli accoppiamenti termici) 2N pc M parametri per le Z ii e N pc M 2 M parametri R per le Z ij 32

38 Capitolo 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale In questo capitolo le diverse topologie di sintesi viste precedentemente vengono valutate attraverso co-simulazioni elettrotermiche nell ambiente SPICE. Obiettivo preliminare del capitolo è quello di stimare l onere computazionale delle simulazioni delle topologie nella forma in cui vengono ricavate dalle procedure di sintesi viste nel Capitolo 3 e si fornisce una ottimizzazione a livello di simulazione. Nelle varie topologie viste si può notare la presenza di generatori controllati, la risoluzione in 33

39 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale SPICE di tali reti necessita dell introduzione di ulteriori variabili. Infatti nei circuiti contenenti generatori di tensione, siano essi indipendenti o controllati, SPICE, risolvendo il circuito con il metodo dei potenziali ai nodi modificato, introduce come incognite le correnti che scorrono nei generatori di tensione e parallelamente aggiunge al set di equazioni le relazioni costitutive dei generatori per chiudere il sistema. È evidente che aggiungere altre equazioni influisce sulla velocità di risoluzione del circuito, quindi le diverse topologie verranno simulate più o meno velocemente a causa dei particolari generatori che ne costituiscono la struttura. In un precedente lavoro sono state valutate le prestazioni di SPICE nella simulazione di diversi tipi di generatori controllati, confrontando differenti topologie regolari di rete a parità di numero di nodi. Il confronto è stato effettuato rispetto ad una rete di riferimento di soli resistori lineari, dopodiché sono stati valutati i tempi di simulaizione delle diverse topologie in SPICE, prima nel caso statico e poi in quello dinamico. In Figura 4.1 sono riportati i circuiti oggetto del confronto, per quanto riguarda la rete di riferimento, quella di soli resistori, il numero di incognite teoriche e quelle in SPICE coincidono, lo stesso vale per la rete formata dai GCCT. Le reti formate invece dai GTCT, GCCC e GTCC a causa del metodo di risoluzione usato (potenziale ai nodi modificato) presentano un numero di incognite maggiore. Inoltre SPICE per poter simulare i generatori controllati in corrente introduce ulteriori generatori di tensione nulla (generatori di sense) tale procedura aumenta ulteriormente l ordine 34

40 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale del sistema. La simulazione è stata realizzata facendo variare il numero di nodi da 5000 a in 6 step in modo da ottenere tempi significativi, il risultato di tale analisi dimostra che il componente che meglio viene implementato in SPICE risulta essere il generatore di corrente controllato in tensione (GCCT). Alla luce di tale risultato nei paragrafi successivi si mostra come ottimizzare le topologie viste (Foster standard, Foster generalizzata e Walkey) sostituendo ai vari generatori controllati i GCCT, e attraverso due casi di studio verranno simulate reti di feedback termico con e senza ottimizzazione per verificare se c è un effettivo miglioramento nelle prestazioni. 35

41 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale Figura 4.1: Tabella dei circuiti di confronto 36

42 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale 4.1 Ottimizzazione delle topologie per sostituzione Nel Capitolo 3 sono state introdotte tre diverse topologie per la sintesi circuitale di sistemi multi-porta lineari. Come evidenziato nel paragrafo precedente effettuiamo delle sostituzioni per equivalenza con i GCCT, che sono risultati essere i componenti con le migliori prestazioni in SPICE. Di seguito vengono mostrare le sostituzione per i tre tipi di rete: Foster Standard Alla serie degli M GTCT in uscita, si sostituisce il parallelo di M GCCT e di una resistenza di valore unitario, pilotati dalle stesse tensioni che pilotavano i GTCT. Figura 4.2: sostituzione dei generatori nella topologia Foster Standard 37

43 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale Foster Generalizzata Come visto nel paragrafo Figura 3.6 i trasformatori ideali in SPICE vengono implementati alla porta 1 del trasformatore come un GCCC controllato dalla corrente della porta 2, ed un GTCT alla porta 2 controllato dalla tensione alla porta 1. Sostituiamo i GCCC con i GCCT e inseriamo una resistenza di valore unitario agli ingressi p i per poter prelevare la tensione di pilotaggio. Come fatto per la topologia Foster Standard alla serie degli M N p GTCT sostituiamo un parallelo di M N p GCCT che termina su un resistore di valore unitario. Figura 4.3: sostituzione dei generatori nella topologia Foster Generalizzata 38

44 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale Rete Compatta di Walkey Come illustrato nel paragrafo le impedenze di auto-riscaldamento definiscono il numero delle costanti di tempo da identificare per le impedenze mutue appartenenti alla stessa colonna, realizzate da una serie di GTCT. La serie di N GTCT viene sostituita con un parallelo di N GCCT chiuso su una resistenza di valore unitario. Figura 4.4: sostituzione dei generatori nella topologia Walkey 39

45 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale Prima di analizzare i casi di studio, viene riportato un riepilogo delle topologie viste: Foster Standard L identificazione delle singole impedenze è stata realizzata nel dominio del tempo, per come è definita la topologia ogni impedenza viene identificata separatamente. Per la simulazione e la sintesi la rete di Foster Standard richiede: N ps M 2 coppie RC M 2 generatori controllati l estrazione di N ps (M 2 + M) parametri Foster Generalizzata Nel caso della rete generalizzata, l identificazione è stata realizzata nel dominio della frequenza e tutte le impedenze sono identificate a poli comuni. Per una matrice con M fonti di calore realizzata con un set di N pg poli comuni, il circuito teorico comprende: N pg M celle RC 2N pg M 2 M generatori controllati Rete compatta di Walkey Anche questo caso l identificazione è effettuata nel dominio del tempo, per un sistema con M fonti di calore l identificazione è realizzata 40

46 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale con una media N pc poli per ogni impedenza di auto-riscaldamento. La rete richiede: N pc M celle RC N pc M 2 M generatori controllati (il numero decresce per deboli accoppiamenti termici) 2N pc M parametri per le Z ii e N pc M 2 M parametri R per le Z ij La tabella 4.1 riassume per ogni topologia di rete il numero di celle RC necessarie a sintetizzare la rete di feedback termico, il numero di generatori controllati per la simulazione, gli elementi totali e i parametri da estrarre per eseguire le simulazioni in SPICE. 41

47 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale generatori celle RC elementi controllati parametri da estrarre Foster standard NpS M 2 M 2 (2 NpS + 1) M 2 NpS M 2 + M Foster generalizzata NpG M 2 N pg M 2 M 2 NpG M 2 NpG M 2 +1 Walkey compatta NpC M N pc M 2 M NpCS (M 2 + M) NpC M 2 + M Tabella

48 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale 4.2 Casi di studio Le architetture 3-D nelle quali più die vengono sovrapposti e opportunamente collegati, sono concepite per aumentare l integrazione dei circuiti a semiconduttore, portando quindi alla realizzazione di prodotti più piccoli, più leggeri e più economici. Tuttavia tali strutture sono particolarmente soggette agli effetti termici poiché l aumento di potenza dissipata non è accompagnato da un corrispondente miglioramento nell efficienza di raffreddamento Sistemi elettronici ad alta integrazione Gli effetti termici sono ancora più amplificati nei moduli di chip realizzati in tecnologia UTCS (ultra-thin chip stacking) principalmente a causa dello strato di benzociclobutene (BCB) [4] utilizzato per isolare elettricamente i chip (delle dimensioni di 10 µm) integrati verticalmente. Una conseguenza ben nota del riscaldamento di tale modulo è l aumento del ritardo di propagazione dei segnali che attraversano la Figura 4.5: Sezione trasversale del modulo di 2 chip realizzato in tecnologia UTCS 43

49 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale linea di interconnessione dei chip, dovuta alla crescita, a causa della temperatura, del valore della resistenza distribuita. La struttura del modulo UTCS è illustrata in Figura 4.5, dall alto osserviamo che le interconnessioni tra i chip attivi sono realizzate mediante vias in tugsteno e una linea di rame dello spessore di 2 µm; il chip sepolto (1 st -level) è fissato al substrato di silicio attraverso uno strato di BCB a sua volta saldato al package attraverso uno strato di Piombo (Pb) o Stagno (Sn). La Figura 4.6 mostra invece una rappresentazione 3D dei due chip e della linea di interconnessione. Il modello termico del modulo è stato realizzato utilizzando la Figura 4.6: Vista 3D del collegamento tra i due chip seguente strategia. La linea di rame è stata divisa in sette elementi, identificati nella Figura 4.5 con le lettere a, b,..., g ognuno dei quali è associato ad una fonte di calore, sono in oltre state considerate due ulteriori fonti 44

50 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale di calore per descrivere la circuiteria integrata nei chip. Tutte le impedenze sia auto che mutue definite dalle (2.4) sono state valutate preventivamente attraverso una simulazione termica 3D basata sul Finite-Element Method (FEM) [?] attivando alternativamente solo una fonte di calore per volta. La simulazione ha richiesto circa elementi (tetraedri) per la mesh della struttura sfruttando gradi di libertà e la simulazione finale del transitorio su 64 istanti di tempo spaziati logaritmicamente ha richiesto 10 ore di lavoro da parte di una workstation equipaggiata con 2 CPU hexacore a 2.43 GHz e 100GB di RAM. Una volta noti gli andamenti delle impedenze termiche è possibile generare la rete termica equivalente. Attraverso procedure come la network identification by deconvolution [10], [11] vengono valutate tutte le costanti di tempo delle impedenze, in particolare sono state valutate in questo stadio circa 600 costanti di tempo RC. Sfruttando le tecniche di riduzione dell ordine dei modelli come il Vector Fitting (VF) è possibile identificare un set ridotto di poli, in particolare per questa simulazione, è stato dimostrato che un set Figura 4.7: Step della simulazione 45

51 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale di 7 poli è più che sufficiente per raggiungere una buona accuratezza. Tale procedura è stata realizzata senza la necessità di imporre che i poli siano reali, infatti non appaiono mai poli complessi coniugati quando si vogliono rappresentare impedenze termiche ottenute attraverso simulazioni 3D che sfruttano le tecniche FEM. A questo punto è possibile passare alla fase dell identificazione passiva della matrice dei residui e come fase finale la sintesi del circuito equivalente incluso in un blocco di feedback termico compatibile con il software di simulazione PSPICE. Tale blocco calcola, per tutte le fonti di calore, l aumento della temperatura rispetto a quella ambiente dovuto alla potenza dissipata. Il circuito di sintesi è realizzato con M =9porte, considerando come porte i sette segmenti della linea di interconnessione e i due chip. In base al tipo di topologia scelta il numero di poli necessario ad identificare la struttura varia: per la topologia Foster standard, dove ogni impedenza è identificata separatamente, si considera il numero medio di poli necessario all identificazione, per questa simulazione è sufficiente considerare N ps =1.60 per la Foster generalizzata sono sufficienti N p =7poli infine per la topologia compatta di Walkey, dove vanno identificate solo le impedenze di autoriscaldamento, queste sono state identificate con N pc =3 46

52 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale All inizio di questo capitolo è stata effettuata un analisi per verificare quale generatore controllato sia effettivamente meglio implementato in SPICE. Le simulazioni sono state realizzare alla luce di tali dati, si simula la rete di feedback termico sintetizzata senza sostituzioni e in un secondo momento si effettuano le sostituzioni. Sono state effettuate in un primo Figura 4.8: Simulazione termica della linea di interconnessione del modello UTCS momento le simulazioni della rete di feedback sintetizzata con la topologia Foster Generalizzata. La simulazione consiste nel porre in ingresso un gradino di potenza alla porta 1 e misurare il tempo impiegato affiché le uscite vadano a regime. Si è simulato prima il circuito senza le 47

53 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale sostituzioni e il tempo di simulazione, come mostrato in Figura 4.8, è risultato essere di 78,72s dopo le sostituzioni (sostituzione dei GCCT solo sulle uscite) il tempo misurato è di 77.99s con un risparmio di meno di un secondo. Lo stesso è stato fatto per la topologia Standard, in questo caso il risparmio è leggermente maggiore, ma comunque non considerevole. Alla luce dei risultati ottenuti simulazioni si è deciso di simulare la topologia di Walkey senza effettuare le sostituzioni, perché il risparmio si è dimostrato essere trascurabile. Il definitiva risultato di tale analisi ha evidenziato che sostituire i generatori controllati con i GCCT comporta dei piccoli miglioramenti in termini di onere computazione, e che la topologia standard risulta essere quella con le prestazioni migliori Array di transistori bipolari ad eterogiunzione su substrato di GaAs Come secondo caso di studio si sono presi in considerazione due array di transistori bipolari adottati nello stadio di uscita di un amplificatore di potenza in tecnologia GaAs illustrati schematicamente in Figura 4.9, caratterizzati da diversi valori di accoppiamento termico, debole nel primo array e forte nel secondo. Il numero M di transistori (quindi delle fonti di calore) è fatto variare nelle simulazioni. L identificazione è stata eseguita a parità di accuratezza. Le reti di feedback termico ottenute sono state sottoposte ad una simulazione esclusivamente termica: ponendo in ingresso alla rete un gradino di potenza e 48

54 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale Figura 4.9: array di transistori misurando il tempo impiegato per effettuare la simulazione del transitorio di accensione a parità di step di simulazione, per un numero variabile di sorgenti di calore (HBT) e considerando due diversi valori di accoppiamento termico, debole (array #1) e forte (array #2). Le simulazioni sono state eseguite in questo modo: la topologia generalizzata, essendo la topologia con più generatori controllati, è stata simulata sia nella forma non ottimizzata sia in quella ottimizzata, procedendo cioè alla sostituzione dei generatori. Anche in questo caso il guadagno ottenuto dalle sostituzioni è stato minimo, quindi si è deciso di procedere alle simulazioni delle altre reti senza ottimizzare i circuiti. In Figura?? vengono riportati i tempi di simulazione: le reti sintetizzate con le topologie standard e compatta, fatta eccezione nel caso di accoppiamento debole, hanno prestazioni comparabili, mentre la generalizzata a causa del forte incremento di generatori controllati che aumentano l onere computazionale di SPICE ha le prestazioni peggiori. 49

55 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale (a) (b) Figura 4.10: (a) accoppiamento debole e (b) accoppiamento forte 50

56 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale 4.3 Confronto Complessivo In questo paragrafo viene proposto un confronto complessivo sulle topologie viste. Nel corso di questo lavoro i passi seguiti per analizzare e confrontare le topologie di sintesi sono sostanzialmente tre: 1. Fase di identificazione: a partire da dati noti nel dominio del tempo o in frequenza, attraverso tecniche come il Vector Fitting nel dominio della frequenza e il Time Domain Vector Fitting in quello del tempo, si ricavano i modelli del sistema sotto forma di matrice di trasferimento. 2. Fase di sintesi: legata alle ipotesi fatte nella fase di identificazione, si deciderà di sintetizzare il circuito sfruttando una delle tre topologie viste a seconda se le impedenze vengono identificate a poli distinti (Foster Standard) a poli comuni (Foster Generalizzata) oppure come ipotesi intermedia si identificano separatamente le impedenze di autoriscaldamento e si identificano a poli comuni le impedenze appartenenti alla stessa colonna, in numero uguale ai poli necessari a sintetizzare l impedenza di autoriscaldamento di quella colonna (Rete compatta di Walkey). 3. Verifica SPICE della sintesi: si simulano i circuiti sintetizzati e se ne verifica la convergenza e le prestazioni. 51

57 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale A valle dei primi due step otteniamo la rete di feedback termico che se accoppiata a macromodelli elettrici del sistema consente di eseguire una simulazione elettrotermica completa in SPICE. La fase di identificazione può avvenire sia nel dominio del tempo che della frequenza e come detto in base alle ipotesi assunte nella fase di identificazione, si sintetizzerà il circuito sfruttando la topologia scelta. In questo lavoro, per motivi di disponibilità del software la topologia Foster generalizzata è stata nel dominio della frequenza mentre le topologie Foster Standard e Walkey sono state identificate nel dominio del tempo. Nei casi di studio analizzati si sono ottenuti i seguenti risultati elencati di seguito per le diverse topologie: Foster Standard Simulazione interconnessione modulo UTCS Le singole impedenze sono state identificate con una media di N ps =1.6. Si osserva che il tempo di simulazione richiesto è risultato essere il più piccolo di tutte le prove eseguite 19.66s nel caso senza la sostituzione dei generatori e 17.00s con le sostituzioni. Array di transistori bipolari Anche nel caso degli array di HBT la rete si è dimostrata essere la più veloce ed è risultata essere particolarmente adatta a descrivere sistemi caratterizzati da debole accoppiamento 52

58 4 Co-simulazioni elettrotermiche in Spice ed onere computazionale termico. Foster Generalizzata Simulazione interconnessione modulo UTCS Le impedenze sono state identificate nel con N p =7poli comuni, si vede che il tempo di simulazione è il più alto (78,72s e 77,99s) e le ottimizzazioni non comportano particolari miglioramenti in termini di velocità di simulazione. Array di transistori Nel caso dell array sia per il caso di accoppiamento debole che forte, anche in questo caso i tempi sono i più alti, questo per effetto dell elevato numero di generatori controllati che aumentano sensibilmente l onere computazionale di SPICE. Rete compatta di Walkey L identificazione nel caso UTCS è stata eseguita sfruttando N pc =3poli per ogni impedenza di autoriscaldamento. Il tempo di simulazione richiesto sia nel caso del modulo UTCS sia nella simulazione dell array di HBT è superiore rispetto alla Foster standard, il numero di generatori controllati è maggiore. La procedura di identificazione però è più semplice e meno onerosa rispetto alla Foster Standard. 53